JPS6068634A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6068634A JPS6068634A JP17743483A JP17743483A JPS6068634A JP S6068634 A JPS6068634 A JP S6068634A JP 17743483 A JP17743483 A JP 17743483A JP 17743483 A JP17743483 A JP 17743483A JP S6068634 A JPS6068634 A JP S6068634A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- layers
- silicon layer
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特に多結晶半導体層を２層以上有する半導体
装置に関するものである・ 多結晶半導体層、例えば多結晶シリコン層を２層以上有
する半導体装置に於いて、従来、一層目多結晶シリコン
層と２層目の多結晶シリコン層とが導伝型が異なる場合
、１層目多結晶シリコン層と２層目多結晶シリコン層と
を直接接触させると、接触した部分にＰＮ接合が出来、
ＰＮ接合に逆バイアスが掛った場合電流が流れなくなる
という欠点がある・このため、１層目多結晶シリコン層
と、２層目多結晶シリコン層とをつなぐ場合には、配線
材料（例えばＡｔ等）を用いてつないでいる。
装置に関するものである・ 多結晶半導体層、例えば多結晶シリコン層を２層以上有
する半導体装置に於いて、従来、一層目多結晶シリコン
層と２層目の多結晶シリコン層とが導伝型が異なる場合
、１層目多結晶シリコン層と２層目多結晶シリコン層と
を直接接触させると、接触した部分にＰＮ接合が出来、
ＰＮ接合に逆バイアスが掛った場合電流が流れなくなる
という欠点がある・このため、１層目多結晶シリコン層
と、２層目多結晶シリコン層とをつなぐ場合には、配線
材料（例えばＡｔ等）を用いてつないでいる。
この方法では、１層目多結晶シリコン層と配線材料とを
つなぐためのコンタクト部分と、２層目多結晶シリコン
層と配線材料とを結ぶだめのコンタクト部分とが必要で
あシ、無駄なスペースが必要となシ、半導体装置の微細
化にとって不利な要素であり、同時に配線の自由度も失
われる。又、１層目の多結晶シリコン層と２層目の多結
晶シリコン層とを結ぶために２つのコンタクト抵抗が入
シ、かつ、多結晶シリコン層は不純物を濃くドープして
も層抵抗が数十Ω／口程度にしか下らず半導体装置の高
速化にも不利である。
つなぐためのコンタクト部分と、２層目多結晶シリコン
層と配線材料とを結ぶだめのコンタクト部分とが必要で
あシ、無駄なスペースが必要となシ、半導体装置の微細
化にとって不利な要素であり、同時に配線の自由度も失
われる。又、１層目の多結晶シリコン層と２層目の多結
晶シリコン層とを結ぶために２つのコンタクト抵抗が入
シ、かつ、多結晶シリコン層は不純物を濃くドープして
も層抵抗が数十Ω／口程度にしか下らず半導体装置の高
速化にも不利である。
本発明は半導体装置の微細化、高速化にも有効な半導体
装置を提供するものである。
装置を提供するものである。
本発明は、二つの多結晶シリコンｊ−を下層の多結晶シ
リコン上に形成された金属シリサーｆト層で接続するこ
とを特徴とする特 以下、本発明を図面を用いて詳細に説明する・従来の方
法による半導体装置の構造断面図を第１図に示す。シリ
コン基板１上の絶縁膜２の上に形成された一層目の多結
晶シリコン層３と、二層目の多結晶層５とが逆の導伝型
であると、直接２つの多結晶シリコン層？接触させると
ｌ） Ｎ接合が出来るため、配線材料７（例えばＡ ／
＝ ）を介して２層の多結晶／リコン層３，４を結んで
いる。この場合、コンタクト用の面積が必要であること
。
リコン上に形成された金属シリサーｆト層で接続するこ
とを特徴とする特 以下、本発明を図面を用いて詳細に説明する・従来の方
法による半導体装置の構造断面図を第１図に示す。シリ
コン基板１上の絶縁膜２の上に形成された一層目の多結
晶シリコン層３と、二層目の多結晶層５とが逆の導伝型
であると、直接２つの多結晶シリコン層？接触させると
ｌ） Ｎ接合が出来るため、配線材料７（例えばＡ ／
＝ ）を介して２層の多結晶／リコン層３，４を結んで
いる。この場合、コンタクト用の面積が必要であること
。
一層目多結晶クリコン層３上の絶縁体膜層４，６の厚が
厚いためコンタクト孔が大きくなる等の欠点がある。又
、多結晶シリコン層は不純物を濃く拡散しても層抵抗は
数十〇／口種度にしか下がらず、高速動作には不利であ
る〇 本発明の一実施例の半導体装置の構造断面１ｑを第２図
に示す。本発明では一層目多結晶シリコンｊ裔３形成後
、この上に高融点金属１層（例えばモリブデン等）を形
成し、例えば高温の１素分間気中にさらすことによジモ
リブデンシリサイド層８を形成する。シリサイド層８上
に絶縁膜４を形成し、シリサイド層８上の絶縁膜４の所
定の部分を、例えばリングラフイー技術を用い除去する
。次に２層目多結晶シリコン層５を形成し、既知の方法
によシ２層目多結晶シリコン層の所定の部分を残す。
厚いためコンタクト孔が大きくなる等の欠点がある。又
、多結晶シリコン層は不純物を濃く拡散しても層抵抗は
数十〇／口種度にしか下がらず、高速動作には不利であ
る〇 本発明の一実施例の半導体装置の構造断面１ｑを第２図
に示す。本発明では一層目多結晶シリコンｊ裔３形成後
、この上に高融点金属１層（例えばモリブデン等）を形
成し、例えば高温の１素分間気中にさらすことによジモ
リブデンシリサイド層８を形成する。シリサイド層８上
に絶縁膜４を形成し、シリサイド層８上の絶縁膜４の所
定の部分を、例えばリングラフイー技術を用い除去する
。次に２層目多結晶シリコン層５を形成し、既知の方法
によシ２層目多結晶シリコン層の所定の部分を残す。
上記方法によれば、一層目多結晶シリコン層３と、二層
目多結晶シリコン層５とが逆の導伝型であっても、２層
間にシリサイド層８があることによＪ）ＰＮ接合は出来
ないＯこれによシ配線材料によって結んでいた一層目多
結晶シリコン層３と２層目多結晶シリコン層５とは２層
のオーツく一うップ分だけとな夛コンタクト用のスペー
スは不要となり、配線の自由度も増大する。１層目多結
晶層３をシリサイド化することによシ層抵抗を下げるこ
とが出来、高速化にも有効である。又、第３図に示すよ
うに前記２層目多結晶シリコン層５にも例えば白金シリ
サイド層９（低融点金属シリサイド）を形成することに
よシよシ一層の高速化が期待出来る。２層目の多結晶シ
リコン層５には、高融点金属シリサイド層を形成しても
よい。
目多結晶シリコン層５とが逆の導伝型であっても、２層
間にシリサイド層８があることによＪ）ＰＮ接合は出来
ないＯこれによシ配線材料によって結んでいた一層目多
結晶シリコン層３と２層目多結晶シリコン層５とは２層
のオーツく一うップ分だけとな夛コンタクト用のスペー
スは不要となり、配線の自由度も増大する。１層目多結
晶層３をシリサイド化することによシ層抵抗を下げるこ
とが出来、高速化にも有効である。又、第３図に示すよ
うに前記２層目多結晶シリコン層５にも例えば白金シリ
サイド層９（低融点金属シリサイド）を形成することに
よシよシ一層の高速化が期待出来る。２層目の多結晶シ
リコン層５には、高融点金属シリサイド層を形成しても
よい。
上記の様に本発明によれば２層多結晶シリコン間のコン
タクト面積を縮小出来、又シリサイド層を用いることに
より半導体装置の高速化が期待出来る・
タクト面積を縮小出来、又シリサイド層を用いることに
より半導体装置の高速化が期待出来る・
第１図は従来例を示す断面図、第２図、第３図はそれぞ
れ本発明の実施例を示す断面図である。 １は半導体基板、２は絶縁膜、３は１層目多結晶シリコ
ン層、４は１層目多結晶シリコン層と２層目多結晶シリ
コン層との間の眉間絶縁膜、５は２層目多結晶シリコン
層、６は２層目多結晶シリコン層と配線材料との間の層
間絶縁膜、７は配線材料、８は高融点金属シリサイド層
（例えばモリブデンシリサイド）・９は低融点金属シリ
サイド層（例えば白金シリサイド）ｔ−それぞれ示す。 代理人 弁理士 円 原 諸
れ本発明の実施例を示す断面図である。 １は半導体基板、２は絶縁膜、３は１層目多結晶シリコ
ン層、４は１層目多結晶シリコン層と２層目多結晶シリ
コン層との間の眉間絶縁膜、５は２層目多結晶シリコン
層、６は２層目多結晶シリコン層と配線材料との間の層
間絶縁膜、７は配線材料、８は高融点金属シリサイド層
（例えばモリブデンシリサイド）・９は低融点金属シリ
サイド層（例えば白金シリサイド）ｔ−それぞれ示す。 代理人 弁理士 円 原 諸
Claims (1)
- １．２層以上の多結晶半導体層を有する半導体装置に於
て、二つの多結晶半導体層間に金属半導体化層が形成さ
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17743483A JPS6068634A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17743483A JPS6068634A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068634A true JPS6068634A (ja) | 1985-04-19 |
Family
ID=16030873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17743483A Pending JPS6068634A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0455339A2 (en) * | 1990-04-30 | 1991-11-06 | STMicroelectronics, Inc. | Polycrystalline silicon contact structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131189A (ja) * | 1974-09-11 | 1976-03-17 | Sony Corp | Handotaisochi |
| JPS567450A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Semiconductor device |
-
1983
- 1983-09-26 JP JP17743483A patent/JPS6068634A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131189A (ja) * | 1974-09-11 | 1976-03-17 | Sony Corp | Handotaisochi |
| JPS567450A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0455339A2 (en) * | 1990-04-30 | 1991-11-06 | STMicroelectronics, Inc. | Polycrystalline silicon contact structure |
| US5279887A (en) * | 1990-04-30 | 1994-01-18 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
| JPH0737885A (ja) * | 1990-04-30 | 1995-02-07 | Sgs Thomson Microelectron Inc | 集積回路素子のコンタクト構造及びその形成方法 |
| USRE37769E1 (en) | 1990-04-30 | 2002-06-25 | Stmicroelectronics, Inc. | Methods for fabricating memory cells and load elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| KR970023863A (ko) | 반도체장치 및 그 제조방법 | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JPS6068634A (ja) | 半導体装置 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPS633436A (ja) | 半導体装置の製造方法 | |
| JPS6068633A (ja) | 半導体装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPS59121855A (ja) | 半導体装置 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JP3161044B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置の製造方法 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JP3331671B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5929458A (ja) | 半導体装置 | |
| JPS60242662A (ja) | 半導体装置 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPS63104448A (ja) | 半導体集積回路装置 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPH0235719A (ja) | 半導体装置の製造方法 | |
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JPH0222544B2 (ja) | ||
| JPH0530056B2 (ja) | ||
| JPS62130559A (ja) | 集積回路素子の製法 |