JPS6065528A - ｐｎ接合形成法 - Google Patents

ｐｎ接合形成法

Info

Publication number
JPS6065528A
JPS6065528A JP58172987A JP17298783A JPS6065528A JP S6065528 A JPS6065528 A JP S6065528A JP 58172987 A JP58172987 A JP 58172987A JP 17298783 A JP17298783 A JP 17298783A JP S6065528 A JPS6065528 A JP S6065528A
Authority
JP
Japan
Prior art keywords
mass separation
separation method
junction
ion
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58172987A
Other languages
English (en)
Inventor
Haruo Ito
晴夫 伊藤
Tadashi Saito
忠 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58172987A priority Critical patent/JPS6065528A/ja
Priority to FR848414336A priority patent/FR2552265B1/fr
Priority to DE19843434552 priority patent/DE3434552A1/de
Publication of JPS6065528A publication Critical patent/JPS6065528A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はｐｎ接合形成法に係り、特に逆方向電流即ち逆
バイアス印加時の電流の小さなｐｎ接合、さらに、開放
電圧（Ｖｏｃ）の大きな太陽醒池の製造に好適なｐｎ接
合形成方法に関する。
〔発明の背景〕
従来の低分解能質量分離方式あるいは非質量分離方式イ
オン打込仝後のアニール法としては、窒素ガス雰囲気中
のシ気炉アニール（Ｍ、Ｄ、　５ｉｒｋｉ６゜ｅｔ　ａ
ｌ、　、　ｐｒｏｃ、ｏｆ　ｔｈｅ　１５ｔｈ　ＩＥＥ
Ｅ’　ＰｈｏｔｏｖｏｌｔａｊＣ８ｐｅｃｉａ１　ｉｓ
ｔ　Ｃｏｎｆ１１９８１　ｐ、　９８１　Ｂ）Ｌ　ｌ：
ｔｏｈ、　ｅｔ　ａｌ−ｒＪｐｎ、　Ｊ、ＡＩ）ｐｌ、
　Ｐｈｙｓ、　２０　（１９８１）Ｓｕｐｌ）１．２０
−２゜３９）やレーザーアニール（特開昭５３−１３０
９７５）を用いていたので、高効率太陽電池を得るには
、イオン打込み時の結晶損傷を浅くするため打込エネル
ギーを２〜１０　ＫｅＶと低くしなければならない欠点
があった。打込みエネルギーを低くすると、一般に打込
みイオンビーム電流が低下し、イオン打込み処理速度が
低下することとなる。例えば、太陽１池用打込み装置で
は、打込みエネルギー１０　ＫｅＶＯ時、打込みビーム
電流は５ｍＡ以下であるが、２５　ＫｅＶＯ時、１５ｍ
Ａ以上である。従って、打込みエネルギーが２５　Ｋｅ
Ｖ前後の時のアニール法が望まれる。
一方、酸素ガス雰囲気中のアニールは、従来高いＶｏｃ
（開放′電圧）を得る目的で吹用されている（　Ｊ、　
Ａ９Ｍｉｎｎｕｃｃｉ　ｅｔ　ａｌ、　ＩＥＥＥ　Ｔｒ
ａｎｓ、　ＥＩｅｃｔｒｏｎｌ）ｅｖｉｃｅｓ、　ｖｏ
ｌ　’ＥＤ−２７，ｐ、　８０２．１９８０）が、通常
の高分解能質量分離方式イオン打込み法との組み合わせ
であシ、かなり特殊な方法にとどまっている。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、ダイオード
の逆方向電流が小さく、高効率な太陽−池の製造に有な
ｐｎ接合形成法を提供することにβる。
〔発明の概要〕
イオン打込み法は、今日では半導体工業にお込で重要な
要素技術となっているが、半導体プロセス用イオン打込
み装装置は高分解能で質量分離を行う方式（高分解能質
量分離方式）のため、導入不純物純度が高いという長所
を有する反面、質量分離器を装備するため装置コストと
ランニングコストが高いという欠点を有する。
他方、特に太陽電池のｐｎ接合形成用として、上記の欠
点を除いた、低分解能で質量分離を行う方式（低分解能
質量分離方式）あるいは質量分離をしない方式（非ｆｊ
、址分離方式）がある。
これらの方式によれば、装置コストとシンニングコスト
が低酸するだけでなく、イオンビームの行路が短くなる
ため装置内壁等との衝突散乱による損失分が減シ打込み
電流が増大し、しだがって、打込み処理速度が増すとい
う特長をＭする。
非質量分離方式イオン打込み法には、固体原料（−打込
みの場合には赤燐、以下、括弧内は憐打込みの場合）を
用いる固体イオン源方式と、放電ガスとして水素化物（
ＰＨ８）、ハロゲン化物（ＰＦｓ　ｅｔｃ）　４を用い
る気体イオン源方式がある。
前者は、蒸発炉が必要なことと蒸発炉からイオン源まで
を加熱（約４００Ｃ）Ｌ蒸気の固化を防・ぐ必要があり
取扱いが面倒であるが、談者は気体状原料のため取扱い
が容易でるる。
しかし、水素化物やハロゲンエし物の気体を用いる場合
には、イオン源内で導電性不純物単独イオン（Ｐ”、　
Ｐ”、　Ｐ２”）以外のイオン、即ち導電性不純物と水
素やハロゲンと結合したイオン（ＰＨ９゜ＰＨｚ”、Ｐ
Ｈ３等）およびＨ”、Ｈ２＋の水素イオンやハロゲンイ
オンが発生し、低分解能質量分離方式や非質量分離方式
イオン打込み法では、導電性不純物単独イオン以外のイ
オンが試料へ打込まれる。
これらのイオンはｐｎ接合の成流−電圧特性および太陽
電池特性に悪影響を及ぼす（Ｈ，Ｉｔｏｈ　ｅｔａｌ、
Ｊ、Ｊ、Ａ、Ｐ、２０（１９８１）ＳＬＩＰ＋）１．２
０　２．１）Ｉ）、３９８よびＪ、Ｊ、Ａ、Ｐ、　２１
　（１９８２）Ｓｕｐｐｌ、　２１−２．ｐｐ、　７）
ため、これらの悪影響を抑えるためにはイオン打込みエ
ネルギーを低くするか、打込みイオンビームを磁場走査
することにより専心性不純物以外のイオンの打込み濃度
を低くする必要がある。
本発明は上記問題点解決のために行なわれたものであり
、酸化性雰囲気中でアニールすることによシ上記導畦性
不純物以外のイオンの悪影響を取除き、逆方向電流の小
さなｐｎ接合を形成し、さらに高効率太陽′電池の製造
を可能とするものである。
〔発明の実施例〕
以下、本発明の一実施例を第１図により説明する。
放電ガスとしてＰ　Ｈ３を用い、質量分離を行わずに、
比抵抗３Ω・・ｍのｐ型Ｓｉ基板へイオン打込みを行っ
た。打込み条件は、エネルギー２５ＫｅＶ、全イオン打
込み敵を５Ｘ１０”ｚ−２とした。
この後、７００〜１ｏｏｏｃの温度範囲でウェット０２
中でアニールし、裏面にＡ７電極、表面にＴｉ／Ａｇ電
極を形成し太陽１池とした。作成した太陽電池の開放゛
成圧（Ｖｏｃ）のウエッ）０２中アニ一ル温度依存性を
第１図曲線１１で示す。また、同一条件でイオン打込み
を行った試料をドライＮ２中でアニールした結果を曲線
１２、通常の質量分離方式イオン打込みにより、エネル
ギー２５　ＫｅＶで打込み量５Ｘ１０１１Ｉｃｍ−２の
Ｐ＋を打込んだ試料をウエツ）０２中とドライＮ２中で
アニールし作成した太陽電池の結果もそれぞれ曲線１３
および１４で示した。非質量分離打込み＋ウェット０２
アニール太陽覗池のＶｏｃは、非質量分離打込み＋ドラ
イＮ２アニール太陽醒池のＶｏｃに比べ高く、かつ、適
当な温度範囲を選べば、質量分離打込み＋ウェット０２
アニール太陽心池のＶｏｃと同等の１直となっている。
即ち、アニール温度８００〜９００Ｃにおいて、非質量
分離打込み太陽電池は質量分離打込み太ｌ＠亀池に比べ
、アニール雰囲気をドライＮ２からウェット０２へ変更
することの効果を著しく受けることを意味する。
以上、４種類の太陽電池のＶｏｃのアニール温度依存性
は次の様に説明できることが明らかとなった。まず、質
量分離打込み＋ドライＮ２アニール太陽電池のＶｏｃが
アニール温度上昇に伴い単調に減少しているのは、少数
キャリアの拡散距離が減少しているためである。これは
、太陽電池の分光感度特性からｐ型Ｓｉ基板の少数キャ
リア拡散距離をめたところ判明した。質量分離打込み＋
ウエツ）０２アニール太陽成池のＶｏｃのアニール温度
依存性は、Ｐ濃度プロファイルのアニール温度による変
化で説明される。これは、形成される酸化膜とＳｉ基板
との間にＰが再分布し、Ｓｉ表面にＰ＋講度の高い層が
形成されＰｇ度分布の平坦部分がなくなるためでめると
考えられる。Ｖｏｃのアニール温度依存性は上記のＰの
再分布がアニール温度により異なり、Ｐｄ度プロファイ
ルがＶｏｃの決定妥因のひと３となっていることを示し
ている。
非質量分離打込み＋ドライＮ２アニール太陽成池のＶｏ
ｃのアニール温度依存性は、イオン打込み時に■］＋イ
オンの造る結晶損傷位置と接合深さの位置関係によって
説明されることが明らかとなった。即ち、２５ＫｅＶで
イオン打込みした時のＨ＋の結晶損傷分布は表面から約
０．２６μｍの位置にピーク値を有し、この結晶損傷は
７００〜８５０ｃでは完全に回復せずあまり位置が動か
ない。他方、接合深さは、アニール温度とともに増大し
、７００〜１０００Ｃに対し、０．３μｍ〜０．５μｍ
　の値を示す。
したがって、７００，８００Ｃでは結晶損傷分布位置と
接合深さがオーバーラツプし、ダイオードの醒流−電圧
特性、および太陽電池のＶｏｃが悪くなる。
９００Ｃ以上でのＶｏｃの低下は質量分離打込み十ドラ
イＮ２アニール太陽電池と同様、少数キャリアの拡散距
離の低下で説明される。
非質量分離打込み＋ウエツ）０２　アニール太陽電池の
Ｖｏｃのアニール温度依存性は、形成される酸化膜厚と
接合深さのアニール温度依存性と関係している。この点
について第２図を用い説明する。
第２図曲線２１（・印）は、酸化膜として除去されるＳ
ｉ層の厚さであシ、同図曲線２２（○印）は除去される
Ｓｉ層に接合深さを加えたものであり、酸化前の、９ｉ
表面から接合位置までの仮想的な深さである。さらに同
図斜線部２３は、打込みエネルギー２５　ＫｅＶ　の時
にＨ＋イオンが形成スる結晶損傷領域である。また曲線
２２と斜線２３がオーバーラツプするアニール条件の試
料においてダイオードの直流−電圧特性および太陽電池
のＶｏ　ｃが悪くなる。第１図曲線１１のＶｏｃがアニ
ール温度７００〜８００Ｃで低いのはこのためである。
８５００以上では２２と２３が離れオーツ（−ラップし
ないため本試料のＶｏｃは質量分離打込み＋ウェット０
２アニール太陽電池とほとんど同等となる。
以上、太陽電池のＶｏｃについて議論したが、Ｖｏ　ｃ
は次式 ｎ：ダイオード因子 に：ボルツマン定数 Ｔ：温度 ｑ；累眠荷 ＪＬ：光覗流密度 Ｊｏ：ダイオードの飽和電流密度 で表わされるため、ダイオードの電流−電圧特性の特性
値であるｎ、Ｊｏの関数である。拡散電流支配の理想ダ
イオードではｎ　＝　ｌであるが、生成・再結合電流成
分が大きくなるに伴い、ｎは１よシ大きくなシ、同時に
Ｊｏが大きくなるためＶｏｃは低下する。Ｊｏの大小は
逆方向電流の大小と相関関係がちｊ）、Ｖｏｃが大きい
ことと逆方向電流の小さいことは対応する。
また、本実施例は、打込みエネルギーが２５ＫｅＶの時
について述べたが、打込みエネルギーの変化は、第２図
２３の結晶損傷位置の位置を変化させるため、この２３
の位置変化に応じたアニール温度の最適値が存在するこ
ととなる。即ち、任意の打込みエネルギーに対し、アニ
ール条件（特に温度）の最適値がある。
以上、本実施例によれば、非質量分離イオン打込みに起
因するデバイス上のデメリットがなくなり、質量分離イ
オン打込みと同等のデノ（イス特性が得られる。このた
め、非質量分離イオン打込みの装置上、打込み処理速度
上のメリットが生かされるとの効果がある。
〔発明の効果〕
本発明によれば、低分解能質量分離方式もしくは非質量
分離方式イオン打込み法によシ作成されるｐｎ接合の特
性は、質量分離方式イオン打込み法によシ作成したもの
と同等にできるため、本打込み方式の経済性、簡略化が
積極的に利用可能となり、ｐｎ接合および太陽電池のコ
ストパフォーマンスを高くできるとの効果がある。
【図面の簡単な説明】
第１図および第２図は、それぞれ本発明の詳細な説明す
るだめの曲線図である。

Claims (1)

    【特許請求の範囲】
  1. 低質量分離方式もしくは非寅量分離方式によって基板に
    イオンを打込む工程と、上記基板を酸素を含む雰囲気中
    においてアニールする工程を含ｔｒことを特徴とするｐ
    ｎ接合形成法。
JP58172987A 1983-09-21 1983-09-21 ｐｎ接合形成法 Pending JPS6065528A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58172987A JPS6065528A (ja) 1983-09-21 1983-09-21 ｐｎ接合形成法
FR848414336A FR2552265B1 (fr) 1983-09-21 1984-09-19 Procede de formation d'une jonction pn
DE19843434552 DE3434552A1 (de) 1983-09-21 1984-09-20 Verfahren zur bildung einer pn-grenzschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58172987A JPS6065528A (ja) 1983-09-21 1983-09-21 ｐｎ接合形成法

Publications (1)

Publication Number Publication Date
JPS6065528A true JPS6065528A (ja) 1985-04-15

Family

ID=15952071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58172987A Pending JPS6065528A (ja) 1983-09-21 1983-09-21 ｐｎ接合形成法

Country Status (3)

Country Link
JP (1) JPS6065528A (ja)
DE (1) DE3434552A1 (ja)
FR (1) FR2552265B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3727825A1 (de) * 1987-08-20 1989-03-02 Siemens Ag Serienverschaltetes duennschichtsolarmodul aus kristallinem silizium
DE3727826A1 (de) * 1987-08-20 1989-03-02 Siemens Ag Serienverschaltetes duennschicht-solarmodul aus kristallinem silizium
US6982215B1 (en) * 1998-11-05 2006-01-03 Chartered Semiconductor Manufacturing Ltd. N type impurity doping using implantation of P2+ ions or As2+ Ions
KR101832230B1 (ko) 2012-03-05 2018-04-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4915377B1 (ja) * 1968-10-04 1974-04-15

Also Published As

Publication number Publication date
FR2552265A1 (fr) 1985-03-22
DE3434552C2 (ja) 1989-10-19
DE3434552A1 (de) 1985-04-11
FR2552265B1 (fr) 1990-02-02

Similar Documents

Publication Publication Date Title
US6096968A (en) Solar cell with a back-surface field
US5637510A (en) Method for fabricating solar cell
US4404422A (en) High efficiency solar cell structure
JP3468670B2 (ja) 太陽電池セルおよびその製造方法
US5086011A (en) Process for producing thin single crystal silicon islands on insulator
US4948742A (en) Method of manufacturing a semiconductor device
GB2034973A (en) Solar cell with multi-layer insulation
JPS6215864A (ja) 太陽電池の製造方法
EP0175567B1 (en) Semiconductor solar cells
US4276137A (en) Control of surface recombination loss in solar cells
JPH0349176B2 (ja)
JP2808004B2 (ja) 太陽電池
US4171997A (en) Method of producing polycrystalline silicon components, particularly solar elements
JPS6065528A (ja) ｐｎ接合形成法
JP2661676B2 (ja) 太陽電池
US4045252A (en) Method of manufacturing a semiconductor structure for microwave operation, including a very thin insulating or weakly doped layer
JPH0513543B2 (ja)
JPH0737893A (ja) 半導体装置およびその製造方法
JPS63143876A (ja) 太陽電池の製造方法
JPS6273667A (ja) 半導体素子の製造方法
US4483063A (en) Oxide charge induced high low junction emitter solar cell
JP3368854B2 (ja) 太陽電池
Koschier et al. Improved open circuit voltage using metal mediated epitaxial growth in thyristor structure solar cells
JP3173392B2 (ja) 太陽電池素子及びその製造方法
Sopori Crystal defects in RTR ribbons: Their characteristics and influence on the ribbon cell performance