JPS6053098A - Multilayer ceramic board - Google Patents

Multilayer ceramic board

Info

Publication number
JPS6053098A
JPS6053098A JP16036883A JP16036883A JPS6053098A JP S6053098 A JPS6053098 A JP S6053098A JP 16036883 A JP16036883 A JP 16036883A JP 16036883 A JP16036883 A JP 16036883A JP S6053098 A JPS6053098 A JP S6053098A
Authority
JP
Japan
Prior art keywords
tungsten
conductor
substrate
holes
cracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16036883A
Other languages
Japanese (ja)
Inventor
尭三 戸田
喬 黒木
毅 藤田
昌作 石原
大沢 義幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16036883A priority Critical patent/JPS6053098A/en
Publication of JPS6053098A publication Critical patent/JPS6053098A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、多層セラミック基板の内部応力を軽減してク
ラックの発生を防止し、配線の高密度化に適した多層セ
ラミック基板に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a multilayer ceramic substrate that reduces internal stress in the multilayer ceramic substrate to prevent the occurrence of cracks, and is suitable for increasing wiring density.

〔発明の背景〕[Background of the invention]

電子部品の小型化及び高性能化に伴って、これに用いら
れる配線基板は、益々高密度且つ微細配線化を強いられ
るようになってきている。
2. Description of the Related Art As electronic components become smaller and more sophisticated, the wiring boards used therein are being forced to have increasingly higher density and finer wiring.

これを満す基板として、現在は、多層配線基板が有力視
されている。
Currently, a multilayer wiring board is considered to be a promising board that satisfies this requirement.

この多層配線基板は、タングステンやモリブデンのよう
な高融点の硬質金属からなる導体と、アルミナを主体と
した絶縁体とで構成されている。
This multilayer wiring board is composed of a conductor made of a hard metal with a high melting point such as tungsten or molybdenum, and an insulator mainly made of alumina.

このように多層配線基板は、物理的、機械的性質を大き
く異にする金属とセラミックの結合体であるため、この
基板製作プロセスにおいて焼成などをした場合、両者間
の熱膨張差によって内部応力が生じ、クラックが発生す
るという技術的な問題が内在している。
As described above, a multilayer wiring board is a combination of metal and ceramic that have significantly different physical and mechanical properties, so when baking is performed in the manufacturing process of this board, internal stress is generated due to the difference in thermal expansion between the two. There is an inherent technical problem that cracks occur.

この内部応力を軽減するために、導体には、タングステ
ンが広く実用化されてしる。
In order to reduce this internal stress, tungsten is widely used as a conductor.

即ちタングステンの性質として、セラミックスとの接着
強度が高いこと、化学的耐蝕性に優れていること、アル
ミナセラミックスとの焼結収縮ホのマツチングがとり易
いので寸法精度の高い基板が得られること及び安価であ
ることがあげられ、これらの性質は、多層配線基板の導
体として、適して込るからである。
In other words, the properties of tungsten include high adhesive strength with ceramics, excellent chemical corrosion resistance, easy matching of sintering shrinkage with alumina ceramics, so a substrate with high dimensional accuracy can be obtained, and it is inexpensive. This is because these properties make it suitable as a conductor for multilayer wiring boards.

上記性質においてモリブデンは、タングステンより劣る
。このような理由で、家庭電気、通信機、電子計算機の
分野では、タングステン導体/アルミナ系セラミックス
から成る基板が古くから使用されてきている。
Molybdenum is inferior to tungsten in the above properties. For these reasons, substrates made of tungsten conductors/alumina ceramics have long been used in the fields of household electrical appliances, communications equipment, and electronic computers.

然しなから、配線が高密度化されるにつれて、基板中に
占めるタングステン金属の比率が大きくなり、基板にク
ラックが発生するという重大か問題が生じた。
However, as wiring density increases, the proportion of tungsten metal in the substrate increases, creating a serious problem of cracks occurring in the substrate.

このクラックの発生原因は、タングステンの熱膨張率が
、アルミナ系セラミックスの熱膨張率よりも小さいため
に、基板製作プロセスの冷却過程において、セラミック
側に眼力が作用し、この張力が基板内に内部応力として
働き、この内部応力が、セラミックスの破壊応力を越え
た時にクラックが発生することが、応力解析により明ら
かとなった。
The cause of this cracking is that the coefficient of thermal expansion of tungsten is smaller than that of alumina ceramics, so during the cooling process of the board manufacturing process, tension acts on the ceramic side, and this tension is internally generated within the board. Stress analysis revealed that cracks occur when this internal stress exceeds the fracture stress of the ceramic.

このように基板上にクラックが存在すると、例えそのク
ラックが微細なものであっても、基板上へのめっき、は
んだ付等の基板実装プロセスにおりて、めっき液の滲透
やクラックの進展等を生じさせ、これが基板の導通不良
を誘発享せることになる。
If cracks exist on the board in this way, even if the cracks are minute, the plating solution may seep through and the cracks may develop during the board mounting process such as plating or soldering on the board. This leads to poor conduction of the substrate.

従って配線の高密度化は難しく、クラックの発生し寿い
基板の開発を急がれているのが実情である。
Therefore, it is difficult to increase the density of wiring, and the reality is that there is an urgent need to develop substrates that are less prone to cracking.

〔発明の目的〕[Purpose of the invention]

本発明は、上記実情に鑑みなされたものであり、クラッ
クが発生しない、多層配線基板を提供せんとするもので
ある。
The present invention has been made in view of the above-mentioned circumstances, and aims to provide a multilayer wiring board that does not generate cracks.

〔発明の概要〕[Summary of the invention]

即ち本発明は、タングステン金属にレニウムを添加し、
基板焼成時の絶縁体と導体との収縮差を導体の塑性変形
によって吸収し、セラミック基板のクラック発生を防止
したことを特徴とする。
That is, the present invention adds rhenium to tungsten metal,
The ceramic substrate is characterized by absorbing the difference in shrinkage between the insulator and the conductor during substrate firing through plastic deformation of the conductor, thereby preventing the generation of cracks in the ceramic substrate.

以下本発明の一実施例につ込て詳細に説明する。An embodiment of the present invention will be described in detail below.

発明者等は1次のような仮説を立て、これを実験により
確認した。
The inventors made the following hypothesis and confirmed it through experiments.

先ず、タングステンの熱膨張率は、5.5 Xl 0−
7/’C、アルミナ系セラミックスの熱膨張率は、7.
5x1o/℃であり、タングステンの熱膨張率の方が小
さい。
First, the coefficient of thermal expansion of tungsten is 5.5 Xl 0-
7/'C, the coefficient of thermal expansion of alumina ceramics is 7.
5x1o/°C, and the coefficient of thermal expansion is smaller than that of tungsten.

又セラミック基板に発生するクラックは、基板焼結時の
冷却過程において発生する。
Cracks that occur in ceramic substrates occur during the cooling process during substrate sintering.

このクラックの発生能様は、冷却過程において、アルミ
ナ系セラミックスの収縮量が、タングステンの収縮量よ
りも大きく、この収縮量の差に相当する眼力が、セラミ
ックス内部に内部応力となって現われ、この内部応力が
、セラミックスの破壊強度以上に達したとき、クラック
が発生する。
The ability of this crack to occur is that during the cooling process, the amount of contraction of alumina ceramics is greater than the amount of contraction of tungsten, and the force corresponding to the difference in the amount of contraction appears as internal stress inside the ceramic. Cracks occur when the internal stress reaches more than the fracture strength of the ceramic.

このことから推測して、クラックを防止するには、セラ
ミックス内の内部応力を小さくすればよいことになる。
It can be inferred from this that in order to prevent cracks, it is sufficient to reduce the internal stress within the ceramic.

この内部応力を小さくする手段として、発明者等は、配
線導体の物理的な性質として、塑性変形が可能で且つ降
伏値の小さい金属を用い、セラミックス基板に発生する
眼力を、配線導体の塑性変形によって吸収すれば、内部
応力の緩和が可能であるとの仮説を立てた。
As a means to reduce this internal stress, the inventors used a metal that can be plastically deformed and has a small yield value as a physical property of the wiring conductor, and the inventors used a metal that can be plastically deformed and has a small yield value. We hypothesized that internal stress could be alleviated by absorbing it.

この仮説は、セラミックスは脆性材料であるので、導体
側を塑性変形させればよいとの考えに立脚するものであ
る。
This hypothesis is based on the idea that since ceramics are brittle materials, it is sufficient to plastically deform the conductor side.

タングステンは、前述の通り、セラミックス基板の導体
として優れた性質を有する材料であるが、周知の通りタ
ングステンは、通常硬質金属と云われている通り、脆性
材料にほぼ近い機械的挙動を示す。
As mentioned above, tungsten is a material that has excellent properties as a conductor for ceramic substrates, but as is well known, tungsten is generally said to be a hard metal and exhibits mechanical behavior almost similar to that of a brittle material.

即ち、タングステンの歪と応力との関係を示す第1図に
おいて、タングステンのヤング車ハ、図の曲線勾配で示
すように大きく、且つほとんど塑性変形なしに破断する
のが特徴である。
That is, in FIG. 1, which shows the relationship between strain and stress in tungsten, the Young's wheel of tungsten is characterized by being large, as shown by the slope of the curve in the figure, and breaking with almost no plastic deformation.

然しなから発明者等は、タングステンはセラミックス基
板の導体として優れた性質を有することを考慮して、タ
ングステンの機械的性質を改良することにした。
However, the inventors decided to improve the mechanical properties of tungsten, considering that tungsten has excellent properties as a conductor for ceramic substrates.

即ち、タングステンにレニウムを添加することによって
、タングステンの靭性(塑性変形能)を著しるしく改善
できることが知られておシ、これを応用することにした
That is, it is known that the toughness (plastic deformability) of tungsten can be significantly improved by adding rhenium to tungsten, and we decided to apply this.

第2図に、レニウムを添加したタングステンの歪と応力
との関係を示す。
FIG. 2 shows the relationship between strain and stress in tungsten doped with rhenium.

図より明らかな如く、純タングステンに比べ(第1図)
、塑性変形能において大巾に改善されて−ることが判る
As is clear from the figure, compared to pure tungsten (Figure 1)
It can be seen that the plastic deformability is greatly improved.

タングステンに対するレニウムの添加量が多−程、上記
効果は大きくなるが、レニウムの固溶限界が57wt%
でるるので、これ以上添加しても効果は変らない。
The greater the amount of rhenium added to tungsten, the greater the above effect, but the solid solubility limit of rhenium is 57wt%.
Even if you add more than this, the effect will not change.

次に発明者等が行方っだ実験について詳細に説明する。Next, the inventors will explain in detail the experiment they were involved in.

〔実施例1〕 アルミナ及びフラックス(マグネシア、アルミナ、シリ
カの三元共晶組成)の微粉末を、それぞれ重量比にして
アルミナ90. フラックス1゜を秤量し、これに適当
量の有機結合剤と浴剤を加え、ボールミル等により充分
混合してスリップを作る。次にこのスリップを原料とし
て、通常のドクターブレード法により薄膜化し、アルミ
ナ系セラミックスの生シートを作った。この生シートは
、多層セラミック基板の絶縁層に相当するものである。
[Example 1] Fine powders of alumina and flux (ternary eutectic composition of magnesia, alumina, and silica) were mixed in a weight ratio of 90% alumina. Weigh 1° of flux, add appropriate amounts of organic binder and bath agent, and mix thoroughly using a ball mill or the like to make a slip. Next, using this slip as a raw material, it was made into a thin film using the usual doctor blade method to create a green sheet of alumina ceramics. This green sheet corresponds to the insulating layer of the multilayer ceramic substrate.

一方、平均粒径20μmのタングステン粉末と、平均粒
径05μmのレニウム粉末を重量比にしてそれぞれタン
グステンを85.レニウム15を秤量し混合1.、これ
にエチルセルロース、ブチルカルピトール等のビヒクル
を適量加えて充分混練し、導体ペーストを作った。
On the other hand, the weight ratio of tungsten powder with an average particle size of 20 μm and rhenium powder with an average particle size of 05 μm was 85. Weigh out rhenium 15 and mix 1. A suitable amount of a vehicle such as ethyl cellulose or butyl calpitol was added to this and thoroughly kneaded to prepare a conductor paste.

次に、上記のセラミック生シートに、パンチング等の方
法で、 Q2z++φ程度のスルーホール用の孔を、0
51間隔で2500個形成し、この孔の中に上記の導体
ペーストを密充填した。
Next, holes for through holes of approximately Q2z++φ are made in the above raw ceramic sheet using a method such as punching.
2,500 holes were formed at 51 intervals, and the above conductive paste was densely filled into the holes.

このように導体ペーストを充填したセラミック生シート
を25枚重ね、100℃、3oKt/mの圧力を加えて
相互に接着させ一体化した。
25 raw ceramic sheets filled with the conductive paste were stacked in this way and bonded to each other at 100° C. and a pressure of 3 kt/m to integrate them.

この一体化した積層体を、窒紫−水素−水蒸気の雰囲気
中で、1600℃1時間焼成し、多層セラミック基板と
した。
This integrated laminate was fired at 1600° C. for 1 hour in a nitrogen-hydrogen-steam atmosphere to form a multilayer ceramic substrate.

この基板のスルーホール間のセラミック部を100部の
顕微鏡で観察し、マイクロクラックの有無を調べた結果
、基板表裏スルホール5000個に対して、マイクロク
ラックの発生は、1つたく見られなかった。
The ceramic portion between the through-holes of this substrate was observed using a 100-part microscope to check for the presence of microcracks. As a result, no microcracks were observed among the 5,000 throughholes on the front and back of the substrate.

因みに、従来のタングステンペースト(平均粒径1.0
μm)を用い、上記と同様の方法で基板を作製し、クラ
ックの有無を調べた結果、スルーホール5000個当り
のクラックの発生率は7%であった。
By the way, conventional tungsten paste (average particle size 1.0
A substrate was prepared in the same manner as described above using a substrate (μm), and the presence or absence of cracks was examined. As a result, the occurrence rate of cracks per 5,000 through holes was 7%.

この実施例によって、基板焼結時に発生する内部応力が
、導体金属の塑性変形によって緩和されるということが
立証された。
This example proves that the internal stress generated during substrate sintering is alleviated by plastic deformation of the conductive metal.

〔実施例2〕 実施例2では、実施例1に比べ孔の径を小さくし、約2
倍の密度に孔を明は実験した。
[Example 2] In Example 2, the diameter of the hole was made smaller than that in Example 1, and the diameter of the hole was made smaller than that in Example 1.
Ming experimented with making holes twice as dense.

即ち実施例1と同様に作製したセラミック生シートに、
015龍φの孔を0.25111間隔で25oO個明け
た。この2500個の孔に、レニウムを2.5重量%を
含ムタングステン導体ペーストを充填し、25層に積層
した後、実施例1と同一条件で焼結し、多層セラミック
基板を作製した。
That is, on a ceramic raw sheet produced in the same manner as in Example 1,
25oO holes of 015 dragon φ were drilled at 0.25111 intervals. These 2,500 holes were filled with mutungsten conductor paste containing 2.5% by weight of rhenium, laminated in 25 layers, and then sintered under the same conditions as in Example 1 to produce a multilayer ceramic substrate.

この基板の表裏面のスルーホール5000個CD間のマ
イクロクラックの有無を調べた結果、マイクロクラック
の発生は、まったく見られなかった。
As a result of examining the presence or absence of microcracks between the 5,000 CDs of through holes on the front and back surfaces of this substrate, no microcracks were observed at all.

因みに、タングステンペース)を用いて同sの実験をし
た結果、スルーホール5000個嶋りのクラックの発生
率は、18%もの高い値であった。
Incidentally, as a result of conducting the same experiment using tungsten paste (tungsten paste), the occurrence rate of cracks after 5,000 through holes was as high as 18%.

応力解析の結果によれば、基板のスルーホールのr!I
J隔が小さく彦る程発生する内部応°力が太きくなる。
According to the stress analysis results, the r! I
The smaller the J distance, the greater the internal stress generated.

上記実施例2に卦−て、タングステンペーストを用いた
クラックの発生率が18%もの高す値を示したことは、
上記応力解析の正しいことを裏付けるものである。
In addition to Example 2 above, the fact that the crack occurrence rate using tungsten paste was as high as 18% is that
This confirms that the above stress analysis is correct.

又、この実施例におして、スルーホール間隔を0251
という極めて狭いものであってもクラックが発生しなか
った理由は、添加するレニウム量を多くして、導体の塑
性変形能を効果的に改善したためである。
Also, in this example, the through hole spacing is 0251
The reason why no cracks occurred even in such a narrow space is because the amount of rhenium added was increased to effectively improve the plastic deformability of the conductor.

〔実施例6〕 実施例1と同様に作製したセラミック生シートに、0.
21111φの孔を0.7B間隔で2500個明けた。
[Example 6] A green ceramic sheet produced in the same manner as in Example 1 was coated with 0.
2500 holes of 21111φ were drilled at 0.7B intervals.

この2500個の孔に、レニウム5重量係ヲ含むタング
ステン導体ペーストを充填し、20層に積層した後、実
施例1と同一条件で焼結し、多層セラミック基板を作製
した。この基板の表裏面のスルーホール5000個の間
のマイクロクラックの有無を調べた結果、マイクロクラ
ックの発生は、まったく見られなかった。
These 2,500 holes were filled with a tungsten conductor paste containing 5 parts by weight of rhenium, laminated in 20 layers, and then sintered under the same conditions as in Example 1 to produce a multilayer ceramic substrate. As a result of examining the presence or absence of microcracks between the 5,000 through holes on the front and back surfaces of this substrate, no microcracks were observed at all.

又レニウム5重量%f:含むタングステン導体ペースト
を、実施例2と同じセラミックシートのスルーホールに
充填し、20層積層した後、焼結した基板でのクラック
の発生率は、04%であった。
Furthermore, after filling the through holes of the same ceramic sheet as in Example 2 with a tungsten conductor paste containing 5% by weight of rhenium and laminating 20 layers, the crack occurrence rate in the sintered substrate was 0.4%. .

因みに、タングステン導体を用いた基板では、02闘φ
t ”7” Ih’l隔のスルーホールにおいて、クラ
ックの発生率は32%であった。
By the way, for a board using a tungsten conductor, 02 to φ
The crack occurrence rate in the through holes with t"7"Ih'l spacing was 32%.

高密度のスルーホールを有する基板のクラック発生傾向
は、スルーホールの間隔やタングステンへのレニウム添
加量に大きく影響される。
The tendency of cracks to occur in a substrate having a high density of through holes is greatly influenced by the spacing between the through holes and the amount of rhenium added to tungsten.

この実験より、07〜0.25mのスルーホール間隔に
対し、クラックの発生を防止するには、レニウムの添加
量が5重量%以上必要であることがわかる。
From this experiment, it was found that in order to prevent the occurrence of cracks for a through-hole spacing of 07 to 0.25 m, the amount of rhenium added must be 5% by weight or more.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、高密度に配線された
多層セラミック基板におりて、導体金属としてレニウム
を添加したタングステンを用することにより、基板焼結
時に発生する内部応力を導体金属の塑性変形によって緩
和することができ、クランクの全くないセラミック基板
を得ることが可能になった。
As described above, according to the present invention, by using rhenium-added tungsten as the conductor metal in a multilayer ceramic substrate with high density wiring, internal stress generated during substrate sintering is reduced by the conductor metal. This can be relaxed by plastic deformation, making it possible to obtain a ceramic substrate completely free of cranks.

この結果、電子部品の小型化、高性能化に充分対応する
ことができると共に、実装プロセスにお−て、めっき工
程に卦ける不具合や導通不良などの問題もなく、信頼性
をも向上させるなど優れた効果を有する。
As a result, it is possible to fully respond to the miniaturization and high performance of electronic components, and in the mounting process, there are no problems such as defects or poor conduction associated with the plating process, and reliability is improved. Has excellent effects.

なお、配線基板のスルーホールのみならず、グランド層
や配線層に卦いても同様の効果が得られる。
Note that the same effect can be obtained not only in the through holes of the wiring board but also in the ground layer and wiring layer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はタングステンの応力と歪の関係を示す線図、第
2図はレニウムを添加したタングステンの応力と歪の関
係を示す線図である。 代理人弁理士 高 橋 明 夫 $jIf1 0 0.04− θOε $ 2 図 0 θ、04 0.θθ 0.12 玉
FIG. 1 is a diagram showing the relationship between stress and strain in tungsten, and FIG. 2 is a diagram showing the relationship between stress and strain in tungsten doped with rhenium. Representative Patent Attorney Akio Takahashi $jIf1 0 0.04- θOε $ 2 Figure 0 θ, 04 0. θθ 0.12 balls

Claims (1)

【特許請求の範囲】[Claims] アルミナを主体とする絶縁体と、タングステン導体とよ
り成るセラミック基板において、上記タングステンにレ
ニウムを添加し、基板焼成時の絶縁体と導体との収縮差
を導体の塑性変形によって吸収し、セラミック基板のク
ラック発生を防止した多層セラミック基板。
In a ceramic substrate consisting of an insulator mainly made of alumina and a tungsten conductor, rhenium is added to the tungsten, and the shrinkage difference between the insulator and the conductor during substrate firing is absorbed by plastic deformation of the conductor. A multilayer ceramic substrate that prevents cracks from occurring.
JP16036883A 1983-09-02 1983-09-02 Multilayer ceramic board Pending JPS6053098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16036883A JPS6053098A (en) 1983-09-02 1983-09-02 Multilayer ceramic board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16036883A JPS6053098A (en) 1983-09-02 1983-09-02 Multilayer ceramic board

Publications (1)

Publication Number Publication Date
JPS6053098A true JPS6053098A (en) 1985-03-26

Family

ID=15713460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16036883A Pending JPS6053098A (en) 1983-09-02 1983-09-02 Multilayer ceramic board

Country Status (1)

Country Link
JP (1) JPS6053098A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093186A (en) * 1989-09-26 1992-03-03 Ngk Spark Plug Co., Ltd. Multilayer ceramic wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093186A (en) * 1989-09-26 1992-03-03 Ngk Spark Plug Co., Ltd. Multilayer ceramic wiring board

Similar Documents

Publication Publication Date Title
US3423517A (en) Monolithic ceramic electrical interconnecting structure
JPS599992A (en) Method of producing multilayer circuit board
JPS6028296A (en) Ceramic multilayer printed circuit board
KR100462289B1 (en) Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate
JPS6084711A (en) Paste for filling in through hole
JP3467872B2 (en) Method for manufacturing multilayer ceramic substrate
JPH10172345A (en) Conductive paste and manufacture of ceramic substrate using the same
JP3467873B2 (en) Method for manufacturing multilayer ceramic substrate
JPH025315B2 (en)
JP4038602B2 (en) Conductive paste and ceramic multilayer substrate
JPS6053098A (en) Multilayer ceramic board
JPH11251751A (en) Wiring board and its production
JPS60253294A (en) Multilayer ceramic board
JPH06338214A (en) Conductive paste for ceramic wiring board
JPS61108192A (en) Low temperature sintered multilayer ceramic substrate
JPH0714421A (en) Conductive paste for via hole and multi-layer ceramic substrate using same
JPS59172295A (en) Ceramic multilayer circuit board
JPS6030196A (en) Method of producing multilayer circuit board
JPH1154865A (en) Multilayered printed wiring board and its manufacture
JPH10256730A (en) Multilayer ceramic board
JP2996548B2 (en) Heat dissipation composite board
JPH1051089A (en) Wiring board and its manufacture
JP3071514B2 (en) Multilayer circuit board
JP4762564B2 (en) Conductor composition, wiring board using the same, and method for producing the same
JP2003318541A (en) Method for manufacturing ceramic multilayer wiring board