JPS6051962A - デ−タ通信方式 - Google Patents

デ−タ通信方式

Info

Publication number
JPS6051962A
JPS6051962A JP58160890A JP16089083A JPS6051962A JP S6051962 A JPS6051962 A JP S6051962A JP 58160890 A JP58160890 A JP 58160890A JP 16089083 A JP16089083 A JP 16089083A JP S6051962 A JPS6051962 A JP S6051962A
Authority
JP
Japan
Prior art keywords
data
communication
control mechanism
host computer
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58160890A
Other languages
English (en)
Inventor
Kunihiko Kashiwara
柏原 邦彦
Naoto Kitazawa
北沢 直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58160890A priority Critical patent/JPS6051962A/ja
Publication of JPS6051962A publication Critical patent/JPS6051962A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ホスト計算機と、通信制御機構と、複数の端
末と、各端末と上記通信制御機構とを接続する回線とを
具備し、且つ上記回線上を流れるデータがセグメント単
位に分割されて伝送されるようになった通信システムに
おいて、上記ホスト計算機がデータ送出を上記通信制御
機構に依頼するときセグメント長とセグメント個数を指
示する制御CCW(Channel Command 
Word)、Wr i t eコマンドおよびデータを
用意した後に、上記通信制御機構に5IO(スタートエ
10命令)欠発行し、SIO命令を受取ると、通信制御
機構は制御コマンドおよびWr i t eコマンドを
読出し、Wr it eコマンドで指定されたデータを
セグメントに分割して回線上に送出するようになったデ
ータ通信システムに関するものである。
〔従来技術と問題点〕
第1図はデータ通信システムの1例な示すものである。
第1図において、1はホスト計算機、2は通信制御機構
、3は端末、4は通信回線をそれぞれ示している。ホス
ト計算機1は、ソフトウェア構成として、 O8,VT
AM(Vertual Te1ec。
rnmunication Access Metho
d)および応用プログラムAPPLを有している。通信
制御機構2は、ホスト計算a1上のVTAMと連系動作
し、ネットワークにおける通信回線や端末の制御を行う
ものである。通信回線上のデータはセグメント単位に分
割されている。従来技術においては一データをセグメン
ト単位に分割する処理をVTAMが実行しており、VT
AMは送信すべきデータをセグメント単位に分割し、各
セグメント単位に1個のWrite CCWを用意して
いる。このような従来方式では、セグメント長より大き
いデータを送信する場合1通信制御機構が複数個のWr
ite CCWを読取る必要があり、ホスト計算機1と
通信制御機構2との間で無駄なデータ転送が行われる。
〔発明の目的〕 本発明は、上記の考察に基づくものであって。
ホスト計算機と通信制御機構との間のデータ転送を出来
るだけ減少できるようになったデータ通信システムを提
供することを目的としている。
〔発明の効果〕
そしてそのため1本発明のデータ通信方式は。
ホスト計算機と、通信制御機構と、端末と、上記通信制
御機構と上記端末とを接続する通信回線とを具備し、且
つ上記通信制御機構と端末との間のデータ転送がセグメ
ント単位に分割されて行われるようになったデータ通信
方式であって、上記ホスト計算機は、端末へデータを送
信する際、セグメント長およびセグメント個数を指示す
る制御コマンド、WRITEコマンドおよび送信データ
を用意して入出力開始命令を上記通信制御機構に対して
発行し、上記通信制御機構は、入出力開始命令を受取る
と、上記制御コマンドを参照して上記WRITEコマン
ドで指定されるデータをセグメント単位に分割して端末
に送信するよう構成されていることを特徴とするもので
ある。
〔発明の実施例〕
以下1本発明を図面を参照しつつ説明する。
第2図は本発明で使用される通信制御機構のハードウェ
ア構成の1例を示す図−第3図はネットワークのノード
の論理階層および各階層を流れるデータのフォーマット
を説明する図、第4図は本発明の通信制御機構で行われ
る処理を説明する図である。
第2図において、5はチャネル−プロセス・インタフェ
ースlL6はコントロール・ストレージ。
7はマイクロプロセッサ、8は入出力インタフェース部
をそれぞれ示している。マイクロプロセッサ7は、コン
トロール・ストレージ6内に格納されているマイクロプ
ログラムを実行するものであり、このマイクロプログラ
ムは通信制御機構2全体を制御するためのものである。
チャネル・プロセス・インタフェース制御部5は、ホス
ト計算機1からのSIOを受けたり、ホスト計算機1に
割込み要求を出したりする部分である。入出力インタフ
ェース制御部8は、入出力要求を出し、データ転送を制
御するものである。
第3図はネットワークのノードの論理階層および各階層
を流れるデータのフォーマットを示すものである。第3
図において−EUはエンド・ユーザ、NAUはネットワ
ーク・アドレサプルOユニット、TCはトランスミッシ
ョン・コントロール、PCはバス・コントロール、nr
、cは−y−タφリング・コントロールをそれぞれ示し
ている。
エンド−ユーザEUから渡されたデータは、NAU、T
C,PC及びDLCの各論理階層を経由して相手ノード
に渡されるが、この過程において各種の制御情報が付加
される。NAUは、エンド・ユーザEUから渡されたデ
ータをRU(Request/Re5ponse Un
it)に変換し、制御情報と共にTCを渡す。TCは、
NAUから渡された制御情報をもとにRH(Reque
st/Reaponse Header)を作成し、R
Hを付加してB I U (BasicInforma
tion Unit)を作成する。その後、制御情報と
共にBIUをPCに渡す。PCは、TCから渡された制
御情報を基にT H(TransmissionHea
der)を作成し、それをBTUに付加してPIU(P
ath Infomation Unit)とする。ま
た。
PCは、ブロッキングの指足がある場合、その処理を行
いB T U (Ba5ic Transmissio
n Unit)とする。ブロッキングがなされていない
場合、 BTUは1個のPIUからなる。DLCは、P
Cから渡されたBTUの前後に伝送制御情報を付即し、
BLU (Ba5ic Lin1c Unit)とする
。BLUはデータ・リンクを通して隣接ノードに転送さ
れる。DLCとしてHDLCを使用している場合、この
BLUはフレームと呼ばれる。
第4図は本発明の通信制御機構で行われる処理を説明す
る図である。データを送信する場合、ホスト計算機1は
、コントロール・コマンド(制御コマンド)、Writ
eコマンドおよびデータ(図示せず)を用意して通信制
御機構2に対してSIO命令を発行する。コントロール
・コマンドは、セグメント長および連続して送信可能な
セグメントの個数を示している。Writeコマンドは
、Write要求であること、データ・アドレスおよび
全体のデータ長を示す。SIO命令を受取ると、通信制
御a構2は、コントロール・コマンド及びWr i t
 eコマンドを読取る。そして、下記に示すような処理
を行う。
■ コントロール・コマンドを参照して、パラメータ、
即ちセグメント長およびセグメント個数を所定の記憶域
に格納する。
■ Writeコマンドを参照してデータ長(送信デー
タの全体の長さ)を格納する。
■ データ長−TH長−RH長がセグメント長より大き
いか否かを調べる。Ye+sのときは■の処理を行い、
NOのときは■の処理を行う。
■ THを記録し、THのデータ長を書き換える。
なお、THは、セグメントのデータ長および第何番のセ
グメントであるかを示す情報を含んでいる。
■ 連続送信可能セグメント数をワーク域1に格納する
。連続送信可能セグメント数は例えば“7”とされる。
[相] セグメント長をワーク域2に格納する。
■ セグメント開始文字を送出する。
■ データを通信回線4に送出し、データ長から送信デ
ータ長を減算し、ワーク域2の内容から送信データ長を
減算する。
■ 残りデータ長が“O”であるか否かを詞べる。
Yesのときは■の処理を行い、NOのときは■の処理
を行う。
■ ワーク域2の内容が0#であるか否かを調べる。Y
esのときは■の処理を行い、NOのときは■へ戻る。
■ セグメント終了文字な送出12.ワーク域1の内容
を−1する。
■ セグメント終了文字を送出し、ホスト計算機1に対
してチャネル・エンドCEおよびデバイス・エンドDE
を報告する。
■ ワーク域1の内容がO″であるか否かを調べる。Y
esのときは0の処理を行いNOのときは■へ戻る。
■ 端末から応答を待つ。
[相] 再送の要否を調べる。要のときはホスト計算機
1に対してチャネル・エンドCE、デバイス・エンドD
Eおよびユニット・エクセブションUEを報告し、不要
のときはTHを新たに作成して■の処理に戻る。通信制
御機構2が例えばセグメント番号1以降ないし7以降の
セグメント・データを送ったとする。このとき、端末が
例工ば第3番目のセグメン)−データまで受信したこと
を応答で報告すると、再送要となり。
第4番目以降ないし第10番目以降のセグメントデータ
が送られる。端末が第7番目までのセグメント・データ
を受信したことを応答で報告すると、再送不要とされ、
第8番以降のセグメント・データが端末に送られる。
〔発明の効果〕
以上の説明から明らかなように1本発明によれば、送信
データのセグメント分割を通信制御機構で行っているの
で、ホスト計算機と通信制御機構との間における無用の
データ転送をなくすることが出来る。
【図面の簡単な説明】
第1図はデータ通信システムの1例を示す図。 第2図は本発明で使用される通信制御機構のノ・−ドウ
エア構成の1例を示す図、第3図はネットワークのノー
ドの論理階層および各階層を流れるデータのフォーマン
トを説明する図、第4図は本発明の通信制御機構で行わ
れる処理を説明する図である。 1・・・ホスト計算機、2・・・通信制御機構、3・・
・端末、4・・・通信回線、5・・・チャネル・プロセ
ス・インタフェース部、6・・・コントロール・スト1
/−ジ、7・・・マイクロプロセッサ−8・・・入出力
インタフェース部。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 362−

Claims (1)

    【特許請求の範囲】
  1. ホスト計算機と1通信制御機構と、端末と、上記通信制
    御機構と上記端末とを接続する通信回路とを具備し、且
    つ上記通信制御機構と端末との間のデータ転送がセグメ
    ント単位に分割されて行われるようになったデータ通信
    方式であって、上記ホスト計算機は、端末へデータを送
    信する際、セグメント長およびセグメント個数を指示す
    る制御コマンド、WRITEコマンドおよび送信データ
    を用意して入出力開始命令を上記通信制御機構に対して
    発行し、上記通信制御機構は、入出力開始命令を受取る
    と、上記制御コマンドを参照して上記WRITEコマン
    ドで指定されるデータをセグメンを単位に分割して端末
    に送信するよう構成されていることを特徴とするデータ
    通信方式。
JP58160890A 1983-08-31 1983-08-31 デ−タ通信方式 Pending JPS6051962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58160890A JPS6051962A (ja) 1983-08-31 1983-08-31 デ−タ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58160890A JPS6051962A (ja) 1983-08-31 1983-08-31 デ−タ通信方式

Publications (1)

Publication Number Publication Date
JPS6051962A true JPS6051962A (ja) 1985-03-23

Family

ID=15724574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58160890A Pending JPS6051962A (ja) 1983-08-31 1983-08-31 デ−タ通信方式

Country Status (1)

Country Link
JP (1) JPS6051962A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183940A (ja) * 1988-01-18 1989-07-21 Nec Corp データ集配信方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183940A (ja) * 1988-01-18 1989-07-21 Nec Corp データ集配信方式

Similar Documents

Publication Publication Date Title
US6065087A (en) Architecture for a high-performance network/bus multiplexer interconnecting a network and a bus that transport data using multiple protocols
JP2003526156A (ja) 転送中のデータのブリッジ・ボリューム及び内部スナップショット・コピーを使用して、一次記憶装置と二次記憶装置との間でデータを転送する方法及びそのシステム
JPH076099A (ja) リモート・データの2重化のためのシステム及び方法
JPH05502314A (ja) データ転送方法
JP3127523B2 (ja) 通信制御装置およびデータ送信方法
US6122681A (en) Super pipelined architecture for transmit flow in a network controller
EP0558433A2 (en) Independent computer storage addressing in input/output transfers
US5459838A (en) I/O access method for using flags to selectively control data operation between control unit and I/O channel to allow them proceed independently and concurrently
US6463498B1 (en) Transmission of FCP response in the same loop tenancy as the FCP data with minimization of inter-sequence gap
Chesson The network UNIX system
JPH0844649A (ja) データ処理装置
JPS6051962A (ja) デ−タ通信方式
JP2901882B2 (ja) 計算機システムおよび入出力命令の発行方法
US5603057A (en) System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages
JPH11149455A (ja) メモリディスク共有方法及びその実施装置
JPH06236340A (ja) データ転送方法及び転送装置
US5692218A (en) System for transferring data between input/output devices having separate address spaces in accordance with initializing information in address packages
JPS60219851A (ja) 通信制御方式
JPS60116061A (ja) 入出力処理方式
JPS59146347A (ja) プロセス間通信方式
CN109491840A (zh) 一种数据传输方法和装置
JPH06244902A (ja) 通信制御装置
JP2000354083A (ja) データ伝送装置
JPS6263348A (ja) リモ−トフアイルコピ−方式
JPS5922462A (ja) 通信制御方式