JPS605005B2 - Key input control method - Google Patents

Key input control method

Info

Publication number
JPS605005B2
JPS605005B2 JP55176223A JP17622380A JPS605005B2 JP S605005 B2 JPS605005 B2 JP S605005B2 JP 55176223 A JP55176223 A JP 55176223A JP 17622380 A JP17622380 A JP 17622380A JP S605005 B2 JPS605005 B2 JP S605005B2
Authority
JP
Japan
Prior art keywords
key
circuit
input
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55176223A
Other languages
Japanese (ja)
Other versions
JPS57100526A (en
Inventor
波男 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP55176223A priority Critical patent/JPS605005B2/en
Publication of JPS57100526A publication Critical patent/JPS57100526A/en
Publication of JPS605005B2 publication Critical patent/JPS605005B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/02Details
    • H03M11/04Coding of multifunction keys

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は小型電子機器のキー入力制御方式に関する。[Detailed description of the invention] The present invention relates to a key input control method for small electronic equipment.

近時、小型電子式計算機に時計機能、楽音発生機能等の
種々の機能を複合化させたものが製品化されているが、
本出願人は先に特願昭55−63000号としてゲーム
機能を備えた小型電子式計算機を出願した。
Recently, small electronic calculators with various functions such as clock function and musical sound generation function have been commercialized.
The present applicant previously applied for a compact electronic calculator equipped with a game function in Japanese Patent Application No. 1983-63000.

これは表示部において数字及び記号を順次シフト表示さ
せ、照準数を一致させた後、シフト表示されている数字
及び記号を標的として撃ちおとすというゲームを実施例
としている。この場合、照準数を‐−致させる際に操作
する「A」キーと、標的を撃ちおとす際に操作する「F
」キーをキーボード中のキーとして設けるのであるが、
例えば腕時計タイプの小型電子式計算機の如くキーボー
ドが小さくキー間隔も狭いものにあっては上記「A」「
F」キーの操作がしずらく、また、早い操作も行なえな
いという問題がある。本発明は上記の点に鑑みてなされ
たもので、特定機能にモード指定された際にキーボード
として構成されている内の少なくとも複数個のキーをこ
のキー数より少ない数に分割し、各分割部分のキー操作
を全て同一の働きとして作用するように制御することに
より、キーボードが小さくキー間隔も狭いものにあって
もキー操作を容易に行ない得るキー入力制御方式を提供
することを目的とする。
This is an example of a game in which numbers and symbols are sequentially shifted and displayed on the display section, and after matching the number of sights, the player attempts to shoot the numbers and symbols that are shifted and displayed as targets. In this case, the "A" key is used to match the number of sights, and the "F" key is used to shoot the target.
” key is provided as a key on the keyboard,
For example, if the keyboard is small and the key spacing is narrow, such as a wristwatch-type small electronic calculator, the above "A" and "
There is a problem in that the "F" key is difficult to operate and cannot be operated quickly. The present invention has been made in view of the above points, and when a mode is specified for a specific function, at least a plurality of keys configured as a keyboard are divided into a number smaller than the number of keys, and each divided portion is To provide a key input control system which allows key operations to be easily performed even if the keyboard is small and the key spacing is narrow by controlling all key operations to have the same function.

以下本発明の詳細を図示の計算機館を備えた電子腕時計
に実施した場合の例について説明する。
The details of the present invention will be described below with reference to an example in which the present invention is implemented in an electronic wristwatch equipped with the illustrated computer library.

0第1図は電子腕時計の外観を示すもので、1はケース
本体であり、その上面に表示部2及びキーボード3が設
けられている。
0 FIG. 1 shows the external appearance of an electronic wristwatch. Reference numeral 1 denotes a case body, and a display section 2 and a keyboard 3 are provided on the upper surface of the case body.

上記表示部2は「時」「分」「秒」の時刻、午前及び午
後の区分、日付、曜日が表示できるようになっている。
また、キータボード3にはテンキーと共に加算キー及び
小数点キーが設けられている。上記キーボード3に設け
られているキーは、ゲームモードでは2分割され、左側
の「1」「2」「4」「5」「7」「8」の第1のキー
群4aが照準0数の設定を行なう際に操作する「A」キ
ーとなり、右側の「3」「6」「9」「0」「十一「・
」の第2のキー群4bが標的を撃つ際に操作する「F」
キーとなる。
The display section 2 can display the time in hours, minutes, and seconds, morning and afternoon divisions, date, and day of the week.
Further, the keyboard board 3 is provided with an addition key and a decimal point key as well as a numeric keypad. The keys provided on the keyboard 3 are divided into two in the game mode, and the first key group 4a of "1", "2", "4", "5", "7", and "8" on the left side is the number of zeros to aim at. This is the "A" key you use when making settings, and the keys on the right are "3", "6", "9", "0", "11".
"'s second key group 4b is "F", which is operated when shooting a target.
This is the key.

そして、上記ケース本体1の一方の側部例えば右側部に
は「÷ハ「×ハタ「一一、「=」に対するファンクショ
ンキーF,〜F4が設けられ、左側部にはライト点灯キ
ーSL、セットモードキーS2、計算と時計とのモード
を切換えるモード切換キーS,、ゲームモードキーS3
が設けられている。
One side of the case body 1, for example, the right side, is provided with function keys F, ~F4 for "÷Ha", Mode key S2, mode switching key S to switch between calculation and clock modes, game mode key S3
is provided.

このゲームモードキーS3は計算モードではクリアキー
となる。また、上記ファンクションキーF,は、ゲーム
モードではゲームスタートキーとなる。次に第2図によ
り電子回路の構成について説明する。
This game mode key S3 becomes a clear key in the calculation mode. Further, the function key F serves as a game start key in the game mode. Next, the configuration of the electronic circuit will be explained with reference to FIG.

同図において11はキーマトリクス回路で、第1図に示
したテンキ−、加算キー、小数点キー、F,〜F4、S
,〜S4の各キーがマトリクス状に配列され、5本の入
力ライン1,〜15と4本の出力ライン○,〜04との
間に接続されている。そして「上記キーマトリクス回路
11には、キーサンプリングデコーダ12からキーサン
プリング信号K,〜&が直接あるいはゲート回路13を
介して与えられる。このゲート回路13は、アンド回路
14a〜14d及びオア回路15a,15bからなり、
アンド回路14a,14cに上記キーサンプリング信号
K3,K4がそれぞれ入力され、アンド回路14b〜1
4dに上記サンプリング信号&が入力される。また、ア
ンド回路14a,14cには、制御部16から信号ライ
ン16aに出力される信号がィンバータ17を介して入
力され、アンド回路14b,14dには制御部16から
信号ライン16aに出力される信号、つまり、ゲーム機
能が選択されている間“1”となる信号が直接入力され
る。そして、アンド回路14a,14bの出力がオア回
路15aを介して、また、アンド回路14c,14dの
出力がオア回路15bを介してキーマトリクス回路11
へ送られ、入力ライン13,14へそれぞれ入力される
。キーマトリクス回路11の他の入力ライン1,,12
,15には、キーサンプリングデコーダ1から出力され
るキーサンプリング信号K,,K2,K5が直接入力さ
れる。また、上記キーサンプリング信号K5及び制御部
16から信号ライン16aに出力される信号は、アンド
回路18へ入力される。このアンド回路18の出力は、
アンド回路19a,19bヘゲート信号として入力され
る共に、インバータ20を介してアンド回路21a〜2
1dヘゲート信号として入力される。これらのアンド回
路21a〜21dには、キーマトリクス回路11の出力
ライン○,〜04から出力される信号がそれぞれ入力さ
れる。また、アンド回路19aにはキーマトリクス回路
11の出力ライン○,,02から出力される信号がオア
回路22aを介して入力され、アンド回路19bにはキ
ーマトリクス回路11の出力ライン03,04から出力
される信号がオア回路22bを介して入力される。そし
て、アンド回路21a,21dの出力は、それぞれオア
回路23a,23bを介して4ビットレジスタ24の第
1,第4ビットへ入力され、アンド回路21b,21c
の出力はしジスタ24の第2,第3ビットにそれぞれ入
力される。さらに、レジスタ24の第1,第4ビットに
は、アンド回路19a,19bの出力がそれぞれオア回
路23a,23bを介して入力される。上記しジス夕2
4に保持された入力データは、演算部25へ送られる。
また、この演算部25には制御部16から各種コードデ
ータ並びに数値データが与えられる。そして、この演算
部25から出力される演算結果は記憶部26へ送られ、
出力データの有無及びキャリ−信号の有無を示す信号は
制御部16へ送られる。上記記憶部26は制御部16か
らの制御信号に従って入力データの書込み、あるいは記
憶データの読出しが行なわれ、この記憶部26から謙出
されるデー外ま、表示部2へ送られて表示される。上記
記憶部26には、各種演算用レジス夕と共に計時用レジ
スタが構成され、この計時用レジスタに制御部16の制
御により演算部25を介して計時データの書込みが行な
われている。上記計時データの書込み処理により、記憶
部26の計時用レジスタに現在時刻、日付、曜日等のデ
ータが保持される。そして、上註記億部26の計時用レ
ジス外こ保持される計時信号の一部は、キーサンブリン
グデコーダ12へ謙出されてデコードされ、キーサンプ
リング信号K,〜&となる。また、27はゲーム機能部
で、制御部16の制御に従って動作し、ゲームデータを
表示部2へ送って表示させる。次に上記のように構成さ
れた本実施例の動作を説明する。時計モードにおいて第
3図aに示すようにモード切換キーS,を操作すると計
算モードに切換わる。すなわち、ゲームモード以外にお
いて制御部16から信号ライン16aに“0”信号が出
力されており、アンド回路14b,14d,18のゲー
トが閉じている。また、上記信号ライン16aに“0”
信号が与えられている場合、インバータ17の出力が“
1”となってアンド回路14a,14cに入力されてい
る。一方、制御部16は記憶部26から計時データの一
部を周期的に読出してキーサンプリングデコーダ12へ
与えている。キーサンプリングデコーダ12は、記憶部
26から謙出されるデータをデコードし、キーサンプリ
ング信号K,〜K5を出力する。キーサンブリング信号
K,,K2,K5は、直接キーマトリクス回路11へ送
られ、キーサンプリング信号K3,Kはゲート回路13
を介してキーマトリクス回路11へ送られる。この場合
、つまりゲームモード以外においては、上記したように
インバータ17の出力が“1”となってアンド回路14
a,14cに与えられているので、キーサンプリング信
号K3はアンド回路14a及びオア回路15aを介して
、また、キーサンプリング信号にはアンド回路14c及
びオア回路15bを介してキーマトリクス回路11へ送
られる。従って、ゲームモード以外では、キーマトリク
ス回路11の入力ライン1,〜Wこそれぞれキーサンプ
リング信号K,〜&が入力されている。このため上記し
たようにモード切換キーS,が操作されると、キーマト
リクス回路11の出力ライン○,からキーサンプリング
信号K,のタイミングで“1”信号が出力され、アンド
回路21aに入力されると共にオア回路22aを介して
アンド回路13aに入力される。この場合、上記したよ
うにアンド回路18の出力は“0”でインバータ20の
出力が‘‘1”となっているので、キーマトリクス回路
11の出力ライン○,から出力された信号は、アンド回
路21a及びオア回路23aを介してレジスタ24へ送
られて一時記憶される。このレジスタ24に保持された
キー入力データは演算部25へ送られ、制御部16から
の各種コード信号との比較によってその内容が判断され
る。そして、制御部16は、モード切換キーS,が操作
されたことを判断すると、それまでの時計モードから計
算モードに切換え、以後のキー入力に従って演算制御を
行ない、入力データ、演算結果等を第3図aに示すよう
に表示部2に表示させる。そして、上記計算モード‘こ
おいて、モード功換キーS,を操作すると、制御部16
がそのキー入力データを判断して時計モードに切換え、
第3図bに示すように表示部2に現在時刻、日付、曜日
等を表示させる。
In the figure, 11 is a key matrix circuit, which includes the numeric keypad, addition key, decimal point key, F, ~F4, and S shown in Figure 1.
, -S4 are arranged in a matrix and are connected between five input lines 1, -15 and four output lines ○, -04. The key matrix circuit 11 is supplied with key sampling signals K, - & from a key sampling decoder 12 directly or via a gate circuit 13. Consisting of 15b,
The key sampling signals K3 and K4 are input to the AND circuits 14a and 14c, respectively, and the AND circuits 14b to 1
The above sampling signal & is input to 4d. Further, the AND circuits 14a and 14c receive a signal output from the control unit 16 to the signal line 16a via the inverter 17, and the AND circuits 14b and 14d receive a signal output from the control unit 16 to the signal line 16a. That is, while the game function is selected, a signal that is "1" is directly input. The outputs of the AND circuits 14a and 14b pass through the OR circuit 15a, and the outputs of the AND circuits 14c and 14d pass through the OR circuit 15b to the key matrix circuit 11.
and input to input lines 13 and 14, respectively. Other input lines 1, 12 of the key matrix circuit 11
, 15 are directly inputted with the key sampling signals K, , K2, K5 output from the key sampling decoder 1. Further, the key sampling signal K5 and the signal output from the control section 16 to the signal line 16a are input to the AND circuit 18. The output of this AND circuit 18 is
It is input as a gate signal to AND circuits 19a and 19b, and is also input to AND circuits 21a to 21 through an inverter 20.
1d as a gate signal. Signals output from output lines ◯ and 04 of the key matrix circuit 11 are input to these AND circuits 21a to 21d, respectively. Further, signals output from the output lines ○, 02 of the key matrix circuit 11 are input to the AND circuit 19a via the OR circuit 22a, and signals output from the output lines 03, 04 of the key matrix circuit 11 are input to the AND circuit 19b. The signal is input via the OR circuit 22b. The outputs of the AND circuits 21a and 21d are input to the first and fourth bits of the 4-bit register 24 via OR circuits 23a and 23b, respectively, and the outputs of the AND circuits 21b and 21c
The outputs of are input to the second and third bits of the register 24, respectively. Further, the outputs of the AND circuits 19a and 19b are input to the first and fourth bits of the register 24 via OR circuits 23a and 23b, respectively. The above-mentioned Jisu evening 2
The input data held in 4 is sent to the calculation section 25.
Further, various code data and numerical data are given to this calculation unit 25 from the control unit 16. Then, the calculation result output from the calculation unit 25 is sent to the storage unit 26,
Signals indicating the presence or absence of output data and the presence or absence of a carry signal are sent to the control section 16. Input data is written into the storage section 26 or stored data is read out according to a control signal from the control section 16, and the data extracted from the storage section 26 is also sent to the display section 2 for display. The storage section 26 includes a timekeeping register as well as various calculation registers, and timekeeping data is written into this timekeeping register via the calculation section 25 under the control of the control section 16. By the timekeeping data writing process described above, data such as the current time, date, day of the week, etc. are held in the timekeeping register of the storage unit 26. A part of the clock signal held outside the clock register of the note recording unit 26 is output to the key sampling decoder 12 and decoded to become key sampling signals K, .about.&. Further, 27 is a game function section which operates under the control of the control section 16 and sends game data to the display section 2 for display. Next, the operation of this embodiment configured as described above will be explained. When the mode switching key S is operated in the watch mode as shown in FIG. 3a, the mode is switched to the calculation mode. That is, in a mode other than the game mode, a "0" signal is output from the control section 16 to the signal line 16a, and the gates of the AND circuits 14b, 14d, and 18 are closed. In addition, “0” is applied to the signal line 16a.
When the signal is given, the output of the inverter 17 is “
1" and is input to the AND circuits 14a and 14c. On the other hand, the control section 16 periodically reads out a part of the clock data from the storage section 26 and supplies it to the key sampling decoder 12.The key sampling decoder 12 decodes the data retrieved from the storage unit 26 and outputs key sampling signals K, . K is gate circuit 13
It is sent to the key matrix circuit 11 via. In this case, that is, in a mode other than the game mode, the output of the inverter 17 becomes "1" as described above, and the AND circuit 14
a, 14c, the key sampling signal K3 is sent to the key matrix circuit 11 via the AND circuit 14a and the OR circuit 15a, and the key sampling signal is sent to the key matrix circuit 11 via the AND circuit 14c and the OR circuit 15b. . Therefore, in a mode other than the game mode, the key sampling signals K, .about.& are input to the input lines 1, .about.W of the key matrix circuit 11, respectively. Therefore, when the mode switching key S is operated as described above, a "1" signal is output from the output line ○ of the key matrix circuit 11 at the timing of the key sampling signal K, and is input to the AND circuit 21a. It is also input to the AND circuit 13a via the OR circuit 22a. In this case, as mentioned above, the output of the AND circuit 18 is "0" and the output of the inverter 20 is "1", so the signal output from the output line ○ of the key matrix circuit 11 is the output of the AND circuit 21a and the OR circuit 23a, and is temporarily stored in the register 24.The key input data held in this register 24 is sent to the arithmetic unit 25, and is compared with various code signals from the control unit 16. When the control unit 16 determines that the mode switching key S has been operated, it switches from the clock mode to the calculation mode, performs calculation control according to subsequent key inputs, and converts the input data. , the calculation results, etc. are displayed on the display unit 2 as shown in FIG.
judges the key input data and switches to clock mode,
As shown in FIG. 3b, the display unit 2 displays the current time, date, day of the week, etc.

記憶部26内には計時用レジスタが設けられており、時
刻、日付、曜日等のデータが書き込まれている。この計
時用レジスタに保持された計時デー外ま、制御部16か
らの指令により一定周期毎に例えば1秒毎に更新され、
常に現在時刻のデータが保持されるようになっている。
そして、上記計時用レジスタに保持されたデータは、制
御部16により読出され、表示部2において表示される
。第3図bは「23日、金曜日(FR)、午後lq時斑
分5の彰一の表示例を示したものである。しかして、上
記時計モードにおいて、ゲームモードキーS3を操作す
ると、制御部16がそのキー入力データを判断してゲー
ムモードに切換える。
A timekeeping register is provided in the storage unit 26, and data such as time, date, day of the week, etc. are written therein. In addition to the timekeeping data held in this timekeeping register, the timekeeping data is updated at regular intervals, for example every second, according to commands from the control unit 16.
The current time data is always retained.
The data held in the time register is read out by the control section 16 and displayed on the display section 2. FIG. 3b shows an example of the display of Shoichi on the 23rd, Friday (FR), pm 1q hour, minute 5. However, in the clock mode, when the game mode key S3 is operated, the control section 16 determines the key input data and switches to the game mode.

このゲ−ムモードでは、ゲーム機能部27が動作し、第
3図cに示すように表示部2の曜日表示部を利用してゲ
ームモードを示す「GA」の表示が行なわれると共に時
刻表示部にそれまでのゲーム最高得点例えば「1345
0」点が表示される。また、ゲームモードが指定される
と、制御部16から信号ライン16aに“1”信号が出
力され、アンド回路18,14b,14dに入力される
。上記信号ライン16aが“1”信号レベルとなると、
インバ−夕17の出力が“0”となり、アンド回路14
a,14cのゲートを閉じる。この結果、キーサンプリ
ングデコーダ12から出力されるキーサンプリング信号
K3,Kはアンド回路14a,14cで阻止され、キー
マトリクス回路11への入力が禁止される。しかし、制
御部16から信号ライン16aに出力される信号によっ
てアンド回路14b,14dのゲートが開かれるので、
キーサンプリングデコーダ12から出力されるキーサン
プリング信号&がアンド回路14b,14d及びオア回
路15a,15bを介してキーマトリクス回路11の入
力ライン13,14‘こ与えられる。この結果、キーマ
トリクス回路11の入力ライン1,,ら‘こはキーサン
プリング信号K,,K2が入力され、入力ライン13〜
15には全てキーサンプリング信号K5が入力されるよ
うになる。そして、キーサンプリング信号K5のタイミ
ングでは、アンド回路18から“1”信号が出力され、
アンド回路19a,19bへ入力される。従ってキーボ
ード3上の第1のキー群4a、つまり「1」「2」「4
」「5」「7」「8」のキーを操作した場合は、キーサ
ンプリングデコーダ12から出力されるキーサンプリン
グ信号K5が出力ライン○,,02の何れかから出力さ
れ、オア回路22a、アンド回路19a、オア回路23
aを介してレジスタ24の第1ビットへ送られる。また
、キーボード3上の第2のキー群4b、つまり「3」「
6」「9」「0」「十一「・」のキーを操作した場合は
、デ−タサンプリングデコーダ12からのキーサンプリ
ング信号が出力ライン03,04の何れかから出力され
、オア回路22b、アンド回路19b、オア回路23b
を介してレジスタ24の第4ビットへ送られる。すなわ
ち、上記第1のキー群4aは何れのキーを操作してもサ
ンプリング信号K5のタイミングでレジスタ24の第1
ビットに“1”信号が書込まれ、「A」キーとして作用
する。また、上記第2のキー君羊4bは何れのキーを操
作してもサンプリング信号K5のタイミングでレジスタ
24の第4ビットに“1”信号が書込まれ、「F」キー
として作用する。しかして、上記ゲームモー日こ切換え
た後、ファンクションキーF,つまりゲームモードでは
ゲームスタートキーとして機能するF.キーを操作する
とゲームが開始される。
In this game mode, the game function section 27 operates, and the day of the week display section of the display section 2 is used to display "GA" indicating the game mode, as shown in FIG. For example, the highest game score up to that point was 1345.
0” point is displayed. Furthermore, when the game mode is designated, a "1" signal is output from the control section 16 to the signal line 16a, and is input to the AND circuits 18, 14b, and 14d. When the signal line 16a reaches the "1" signal level,
The output of the inverter 17 becomes "0", and the AND circuit 14
Close the gates a and 14c. As a result, the key sampling signals K3 and K output from the key sampling decoder 12 are blocked by the AND circuits 14a and 14c, and input to the key matrix circuit 11 is prohibited. However, since the gates of the AND circuits 14b and 14d are opened by the signal output from the control section 16 to the signal line 16a,
A key sampling signal & output from the key sampling decoder 12 is applied to input lines 13 and 14' of the key matrix circuit 11 via AND circuits 14b and 14d and OR circuits 15a and 15b. As a result, key sampling signals K, and K2 are input to input lines 1 and 1 of the key matrix circuit 11, and input lines 13 to
15, the key sampling signal K5 is input to all of them. Then, at the timing of the key sampling signal K5, a "1" signal is output from the AND circuit 18,
It is input to AND circuits 19a and 19b. Therefore, the first key group 4a on the keyboard 3, that is, "1", "2", "4"
, ``5'', ``7'', and ``8'' keys are operated, the key sampling signal K5 output from the key sampling decoder 12 is output from any of the output lines ○, 02, and the OR circuit 22a and the AND circuit are output. 19a, OR circuit 23
a to the first bit of register 24. Also, the second key group 4b on the keyboard 3, that is, "3""
When the keys 6, 9, 0, and 11 are operated, the key sampling signal from the data sampling decoder 12 is output from either of the output lines 03 and 04, and the OR circuit 22b, AND circuit 19b, OR circuit 23b
is sent to the fourth bit of register 24 via . In other words, no matter which key is operated in the first key group 4a, the first key in the register 24 is activated at the timing of the sampling signal K5.
A "1" signal is written to the bit, which acts as an "A" key. Furthermore, no matter which key is operated in the second key master 4b, a "1" signal is written in the fourth bit of the register 24 at the timing of the sampling signal K5, and it functions as an "F" key. After switching to the game mode, the function key F, that is, the F key that functions as the game start key in the game mode. The game starts when you press a key.

本実施例におけるゲーム機能は、表示の1桁から6桁目
に順次進行してくる標的を「F」キ−、「A」キーの操
作により与えられた条件以内で撃墜するもので、ゲーム
の開始時点において第3図dに示すように例えば日付表
示部の1桁目を利用して侵略回数の有余を示す記号「三
一が表示される。なお、この記号「三一は侵略回数の有
余が3回あることを示し、侵略回数の有余が2回、1回
となるごとに−」と記号表示が変わる。
The game function in this embodiment is to shoot down targets that advance from the first digit to the sixth digit on the display within the given conditions by operating the "F" and "A" keys. At the start point, as shown in Figure 3d, for example, the symbol ``31'' is displayed using the first digit of the date display to indicate the number of invasions remaining. It shows that there are three invasions, and the symbol display changes to "-" each time the remaining number of invasions becomes 2 and 1.

また、日付表示部の2桁割こは照準数が表示されるもの
で、最初は「0」が表示される。
Additionally, the two-digit mark on the date display section displays the number of sights, and initially "0" is displayed.

上記スタート状態の表示は1秒間行なわれ、1秒を経過
すると時刻表示部の1桁目に乱数が標的として表示され
る。この1桁目に表示された乱数は、一定周期例えば1
秒毎に上位桁方向に順次シフトし、同時に1桁目には次
の新しい乱数が表示される。第3図dは上記乱数つまり
標的が4桁目まで進攻し、「8027」となった状態を
示している。そして、上記の標的表示が開始されると、
それ以後操作者は「F」キー及び「A」キーを適宜操作
することによりゲームを行なう。まず、操作者は、「A
」キーつまり第1のキー群4aを操作して日付表示部の
2桁目に表示されている照準数を標的の何れかに一致さ
せる。上記「A」キーを操作することによって、その都
度照準数がカウントアップして表示される。第3図eは
「A」キーを2回操作して照準数を「2」に合わせた状
態を示している。このようにして照準数を合わせた後、
「F」キーつまり第2のキー群4bを操作する。この「
F」キーの操作によって第3図fに示すように照準数に
一致する標的「2」が撃墜される。このようにして表示
部2の1桁から6桁目に進攻する標的を撃墜するが、そ
の操作が遅れ6桁目までに撃墜できないと侵略される。
侵略された場合は侵略回数の有余を示す記号表示が「!
」となると共に標的が初期状態に戻り、ゲームを再開す
る。そして、3回の侵略が行なわれるとゲームを終了す
る。また、ゲーム条件として例えば標的数が「16」、
標的を撃墜する玉数が「30」に設定され、1句固の標
的を全て撃墜した場合、全ての玉数を使用した場合もゲ
ーム終了となり、第3図gに示すようにゲーム終了を示
す「GO」(曜日表示部を利用して表示される)の表示
及び得点の表示が行なわれる。上記得点は、例えば標的
を撃墜した桁位置、撃墜数等によって決定される。なお
、上記実施例では、本発明をゲーム機能を備えた電子腕
時計に実施した場合について示したが、その他例えばス
トップウオッチ機能に対してスタート及びストップのキ
ー入力制御として使用することも可能である。
The start state is displayed for one second, and after one second, a random number is displayed as a target in the first digit of the time display section. The random number displayed in the first digit is displayed at a fixed period, for example, 1
It is sequentially shifted toward the higher digits every second, and at the same time, the next new random number is displayed in the first digit. FIG. 3d shows a state in which the random number, that is, the target, has advanced to the fourth digit and has become "8027". Then, when the above target display starts,
Thereafter, the operator plays the game by appropriately operating the "F" key and the "A" key. First, the operator
'' key, that is, the first key group 4a, to match the aiming number displayed in the second digit of the date display with one of the targets. Each time the "A" key is operated, the number of sights is counted up and displayed. FIG. 3e shows a state in which the "A" key is operated twice to set the number of sights to "2". After adjusting the number of sights in this way,
Operate the "F" key, that is, the second key group 4b. this"
By operating the "F" key, the target "2" corresponding to the number of sights is shot down as shown in FIG. 3f. In this way, targets advancing from the first digit to the sixth digit on the display section 2 are shot down, but if the operation is delayed and the target cannot be shot down by the sixth digit, the target will be invaded.
If you are invaded, the symbol indicating the number of invasions will be displayed as “!
”, the target returns to its initial state and the game restarts. The game ends when three invasions are carried out. Also, as a game condition, for example, the number of targets is "16",
If the number of balls to shoot down a target is set to ``30'' and all the targets in one hit are shot down, the game ends even if all the balls are used, and the game ends as shown in Figure 3g. "GO" (displayed using the day of the week display section) and scores are displayed. The score is determined by, for example, the digit position where the target was shot down, the number of shots shot down, etc. In the above embodiment, the present invention is applied to an electronic wristwatch with a game function, but it can also be used to control start and stop key inputs for a stopwatch function, for example.

また、上記実施例では12個のキーを2分して使用する
場合について示したが、キー数、分割数は任意に設定し
得るものである。
Further, in the above embodiment, the case where 12 keys are divided into two is shown, but the number of keys and the number of divisions can be set arbitrarily.

さらに、上記実施例では、キーサンプリング信号等を制
御してキーの機能を2分割して使用するようにしたが、
その他マイクロプログラムによってもキーの機能を分割
制御することが可能である。
Furthermore, in the above embodiment, the key sampling signal etc. are controlled so that the key function is divided into two parts.
It is also possible to divide and control key functions using other microprograms.

以上述べたように本発明によれば、特定機能にモード指
定された際にキーボードのキーをこのキー数より少ない
数で分割し、各分割部分のキー操作を全て同一の働きと
して作用するようにしたので、腕時計タイプの小芸電子
式計算機の如くキーボードが4・ごくキー間隔も狭いも
のにあってもキー操作が容易となり、早い操作も可能で
ある。
As described above, according to the present invention, when a mode is specified for a specific function, the keys of the keyboard are divided into a number smaller than this number of keys, and all the key operations of each divided part function as the same function. Therefore, even if the keyboard has 4 keys and the spacing between the keys is very narrow, such as a wristwatch-type electronic calculator, key operations are easy and quick operations are possible.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すもので、第1図は外観正
面図、第2図は回路構成図、第3図a〜gは表示状態の
変化を示す図である。 1・・・・・・ケース本体、2……表示部、3・・・・
・・キーボード、11・・・・・・キーマトリクス回路
、12・…・・キーサンプリングデコーダ、13……ゲ
ート回路、24……レジスタ。 第1図 第2図 第3図
The drawings show one embodiment of the present invention; FIG. 1 is an external front view, FIG. 2 is a circuit configuration diagram, and FIGS. 3 a to 3 g are diagrams showing changes in display state. 1...Case body, 2...Display section, 3...
...Keyboard, 11...Key matrix circuit, 12...Key sampling decoder, 13...Gate circuit, 24...Register. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1 キーボードを備えた小型電子機器において、特定機
能にモード指定された際に上記キーボードの複数個のキ
ーをこのキー数より少ない数に分割制御する手段と、こ
の手段で分割された各部分におけるキー操作をそれぞれ
各分割部分毎に同一キー機能として作用するように制御
する手段とを具備してなるキー入力制御方式。
1. In a small electronic device equipped with a keyboard, when a mode is specified for a specific function, a means for dividing and controlling the plurality of keys of the keyboard into a number smaller than this number of keys, and a key in each divided part by this means. A key input control method comprising: means for controlling operations so that each divided portion functions as the same key function.
JP55176223A 1980-12-13 1980-12-13 Key input control method Expired JPS605005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55176223A JPS605005B2 (en) 1980-12-13 1980-12-13 Key input control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55176223A JPS605005B2 (en) 1980-12-13 1980-12-13 Key input control method

Publications (2)

Publication Number Publication Date
JPS57100526A JPS57100526A (en) 1982-06-22
JPS605005B2 true JPS605005B2 (en) 1985-02-07

Family

ID=16009773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55176223A Expired JPS605005B2 (en) 1980-12-13 1980-12-13 Key input control method

Country Status (1)

Country Link
JP (1) JPS605005B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59174937A (en) * 1983-03-25 1984-10-03 Toshiba Corp Input circuit
ATE163116T1 (en) * 1990-08-08 1998-02-15 Advanced Micro Devices Inc PROGRAMMABLE MONITORING DEVICE FOR A KEYBOARD

Also Published As

Publication number Publication date
JPS57100526A (en) 1982-06-22

Similar Documents

Publication Publication Date Title
JP3993544B2 (en) Electronic clock with game mode
US3834153A (en) Electronic timepiece with a multi-timer
US4035627A (en) Scientific calculator
US4385291A (en) Electronic diary watch
US4158285A (en) Interactive wristwatch calculator
US4033108A (en) Automatic cut-off setting system for LED display in a solid-state watch
US4618927A (en) Electronic game apparatus
JPS605005B2 (en) Key input control method
CH615316B (en) ELECTRONIC CALCULATOR WATCH.
JPS57185561A (en) Small-sized electronic device
US4083175A (en) Solid state watch with single time and date selector button
JPS6249875A (en) Golf data memory apparatus
JP2545063B2 (en) Golf counter
CA1088326A (en) Electronic alarm timepiece with independent alarm actuation
GB2099314A (en) Electronic game apparatus
JP2560279B2 (en) Data storage device
GB2173406A (en) Electronic cribbage board
JPS6233554B2 (en)
JPS54161973A (en) Electronic watch
JPH0446233Y2 (en)
JPH07108324B2 (en) Golf counter
JP2513600Y2 (en) Data bank device
JPS6236557B2 (en)
JPS6362712B2 (en)
JPH0728944B2 (en) Golf counter