JPS6048670A - Picture processing device - Google Patents

Picture processing device

Info

Publication number
JPS6048670A
JPS6048670A JP58156412A JP15641283A JPS6048670A JP S6048670 A JPS6048670 A JP S6048670A JP 58156412 A JP58156412 A JP 58156412A JP 15641283 A JP15641283 A JP 15641283A JP S6048670 A JPS6048670 A JP S6048670A
Authority
JP
Japan
Prior art keywords
picture
signal
density
block
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58156412A
Other languages
Japanese (ja)
Inventor
Hiroshi Tanioka
宏 谷岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58156412A priority Critical patent/JPS6048670A/en
Priority to US06/644,558 priority patent/US4709274A/en
Publication of JPS6048670A publication Critical patent/JPS6048670A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain an excellent reproduced picture with simple constitution by addressing a table with a signal detecting a picture tone of an image area of plural picture elements and selecting any of plural different picture processing means by means of an output signal. CONSTITUTION:A picture signal from a solid-state image pickup element 1 is quantized into a 6-bit digital picture signal by an A/D converter 2. Picture tone detection blodks 3, 4 detect picture density Lmax at a high level and a picture element density Lmin at a minimum level in a picture block consisting of plural picture elements respectively and its detection signal addresses a table 5. A binary-coding block 6 obtains the maximum value and the munimum value of the picture element density, and a binary-coded signal is inputted to a selection circuit 8 by selecting a slicing threshold value to obtain its intermediate density automatically. A binary-coded block 7 inputs a pseudo intermediate tone binary- coded signal to the circuit 8 by a dither matrix. A numeral value for a slice processing or dither processing is written in a table 5 based on the picture tone data, and the output of the block 6 or the block 7 is selected respectively depending on a density difference being over a prescribed value or below.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、固体撮像素子等で読取られた画像データを
2値化して像再生する画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image processing device that binarizes image data read by a solid-state image sensor or the like and reproduces an image.

〔従来技術〕[Prior art]

従来の像域分離処理装置においては、画像濃度に応じた
画像処理を行うのに、CCI)で代表される固体撮像素
子の入射光強度に比例する出力を利用しており、上記濃
度との対応をどるために、アナログ補正回路を用いたり
、あるいは量子化された画像信号全ROM等によって変
挾(γ補正)すること等によって、濃度に比例する信号
を作り、その後、2値化あるいけその他の処理を行って
いた。
Conventional image area separation processing devices use output proportional to the incident light intensity of a solid-state image sensor, represented by CCI, to perform image processing according to the image density. In order to trace the density, a signal proportional to the density is created by using an analog correction circuit or by changing (γ correction) using a quantized image signal full ROM, etc., and then binarizing or other processing. was being processed.

しかしながら、前記のアナログ補正回路は調整を必要と
し、またROMによる補正も、補正後の情報量が減少す
るため、かならずしも良い方法とは云い難いという問題
点があった。
However, the analog correction circuit described above requires adjustment, and correction using a ROM also has the problem that it is not necessarily a good method because the amount of information after correction decreases.

〔目的〕〔the purpose〕

この発明は、以上の問題点にかんがみてなされたもので
、簡単な装置構成により優れた再生画像を得ることがで
きる画像処理装置を提供することを目的とする。すなわ
ち、像域の画調を検出する手段と、これにより検出され
た画調信号をアドレスとしたテーブルと、複数の光なる
画像処理手段と、そのテーブルの出力信号により、前記
複数の異なる画像処理手段を選択する手段とを設けるこ
とによって前記問題点f:M決17た画像処理装置全提
供すること全目的としている。
The present invention has been made in view of the above problems, and it is an object of the present invention to provide an image processing device that can obtain excellent reproduced images with a simple device configuration. That is, a means for detecting the image tone of an image area, a table whose address is the image tone signal detected thereby, a plurality of optical image processing means, and an output signal of the table to perform the plurality of different image processing. The overall object of the present invention is to provide an image processing apparatus which solves the above-mentioned problem f:M by providing a means for selecting a means.

〔実施例〕〔Example〕

以下にこの発明全図面によって説明する。第1図は、本
発明の画像処理装置の一実施例のブロック図である。図
中、信号ライン上の数字は信号のビット数を示したもの
である。
This invention will be explained below with reference to all the drawings. FIG. 1 is a block diagram of an embodiment of an image processing apparatus of the present invention. In the figure, the numbers on the signal lines indicate the number of bits of the signal.

1は、CC1)で代表される固体撮像素子で、A1)コ
ンバータ2によって、そのアナログ画像信号は63レベ
ル(6bit )のデジタル画像信号に量子化される。
1 is a solid-state image sensor represented by CC1), and its analog image signal is quantized into a 63-level (6-bit) digital image signal by a converter 2 (A1).

3,4は、複数画素で構成される画像ブロック内の画調
を抽出するブロックであり、本実施例においては、4×
4で囲まれたブロックを単位とし、その中の画素濃度の
最も高いレベルLmaXと低いレベルL m i nを
抽出する。したがって、3および4は、RAMとコンパ
レータとで構成され、単位ブロックに相当するCCDの
原稿走査が終rする毎に、LmaxおよびL m i 
nが各々6bitの信号として得られる。
3 and 4 are blocks for extracting the tone within an image block composed of multiple pixels, and in this example, 4×
The block surrounded by 4 is used as a unit, and the highest level LmaX and the lowest level L min of pixel density therein are extracted. Therefore, 3 and 4 are composed of a RAM and a comparator, and each time the original scanning of the CCD corresponding to a unit block is completed, Lmax and L m i
n is obtained as a 6-bit signal.

一方、6および7は、上記6bitの画素濃度を2値化
するブロックで、6は、一定しきい値によるいわゆるス
ライス2値化回路であり、7は、ディザマトリックスに
よる擬似中間調2値化回路ブロックでらる。本実施例に
おいては、図示しないが、スライス2値化回路は、オリ
ジナルの所定範囲における画素濃度の最大値と最小値を
め、自動的にその中間濃度値にスライス用しきい値を選
ぶことによる自動スライス2値化回路を採用しており、
またディザ回路は、3値用ディザ回路でるる。前記の両
2値化された画像信号は、前記画調検出ブロック3およ
び4の出力とタイミングを合わせるために、バッファメ
モリに一度記憶したのち、選択回路(マルチブレフナ)
8に入力される。
On the other hand, 6 and 7 are blocks that binarize the 6-bit pixel density, 6 is a so-called slice binarization circuit using a constant threshold, and 7 is a pseudo halftone binarization circuit using a dither matrix. Block deral. In this embodiment, although not shown, the slice binarization circuit determines the maximum and minimum values of pixel density in a predetermined range of the original, and automatically selects the slice threshold value at the intermediate density value. Adopts automatic slice binarization circuit,
The dither circuit is a three-value dither circuit. The two binarized image signals are once stored in a buffer memory in order to match the timing with the outputs of the image level detection blocks 3 and 4, and then sent to a selection circuit (multi-level control).
8 is input.

t、(OM(f−jル)5id、前に、画NMf −9
f、そのアドレス入力に接続されて、あらかじめ前記画
調データに基づいて演算されたディザ処理あるいはスラ
イス処理に対応する数値が書込まれているため、画像ブ
ロック毎に入力される画調データに対応して、2値化処
理方式の選択が=1能となるう第2図は、前記ROM、
 5の中に14.込まれたデータを示すマツプであり、
4×4画像ブロックの中で得られたLmaXとL m 
i nの値によって、ブロック内画像の濃度差が△D 
= 0.4以上のとき、スライス値化処理(S)を選択
するために0“を、また△D = 0.4以下のとき、
ディザ処理CD+を選択するためにl’d[’込まれて
いる。図中、境界線は、△D二04を示すラインである
t, (OM(f-j le)5id, before, picture NMf -9
f, is connected to the address input, and a numerical value corresponding to the dither processing or slicing process calculated based on the image data is written in advance, so it corresponds to the image data input for each image block. As a result, the selection of the binarization processing method becomes equal to 1. FIG. 2 shows that the ROM,
14 out of 5. It is a map showing the included data,
LmaX and Lm obtained in a 4x4 image block
Depending on the value of i, the density difference between images within a block is △D
= 0.4 or more, select 0" to select slice value processing (S), and when △D = 0.4 or less,
l'd[' is included to select dithering CD+. In the figure, the boundary line is a line indicating ΔD204.

なお、使用したROM 5は、4KX1bitでらり、
7 トレス線A。−A、にL m i n信号を、まタ
アトレス線A6〜Allの6 bit K L ma 
x信号が接続される。
In addition, the ROM 5 used is 4KX1bit,
7 Trace line A. -A, and 6 bits KLma of address lines A6 to All.
x signal is connected.

この方式により得られる作用効果は、CCD出力信号が
オリジナルの濃度に対応していないために従来使用され
ていた対数補正手段を用いることなしに、正確iC濃度
に対応した画像処理が行えることであり、すなわち、従
来例にみられるR OMによるγ補正方式では、例えば
6bitのCOD出力出力ルベル度に比例した信号に変
換する際、通常5 bit以下となり、したがって本実
施例のよう2X32 に△D二0.4で判定する場合、最大 。 通り以下の
判断しか原理点に出来ない。これに対して本方式によれ
ば、あらかじめ両CCDビベルを濃度差に演算して変換
してROMに書込むため、判4X64 断は 。 通りと、前者の4倍以上の精度が得られる。
The effect obtained by this method is that image processing corresponding to accurate iC density can be performed without using the logarithmic correction means conventionally used because the CCD output signal does not correspond to the original density. In other words, in the conventional ROM-based γ correction method, when converting to a signal proportional to the 6-bit COD output level, the signal is normally 5 bits or less, and therefore the 2 When judging with 0.4, the maximum. Only the following judgments can be made into principle points. On the other hand, according to the present method, since the two CCD vivel values are calculated and converted into a density difference in advance and written into the ROM, the resolution is 4x64. The accuracy is more than four times that of the former.

また、入力されるLmaxとLminに各々1対1対応
でa OM領域が存在するため、判断基準の細かな補正
が容易でるる。
Furthermore, since the aOM region exists in one-to-one correspondence with the input Lmax and Lmin, detailed correction of the judgment criteria can be easily performed.

例えば、Lmin≧Aのとき、△IJ二〇、4でスライ
ス2値と判定し、 A ) Lmi n ) Hノとき
、△1)=0.6でスライス2値と判定し、さらにLm
in≦Bのとき、ΔD≧0.4でスライス2値と判定す
るという場合、容易にROMを書き換えることで実施で
きる。上記の場合のI(O’Mデータの概略図を第3図
に示す。
For example, when Lmin≧A, △IJ20, 4 is determined to be a slice binary value, and when A) Lmin) H, △1) = 0.6 is determined to be a slice binary value, and further Lm
When in≦B, if ΔD≧0.4 is determined to be slice binary, this can be easily implemented by rewriting the ROM. A schematic diagram of I(O'M data in the above case is shown in FIG. 3).

〔他の実施例〕[Other Examples]

また、本実施例の変形として4 K x、 4 bit
 ROMを用い、使用者がオリジナルの画像によって画
像処理自動切換えの判定基準を用度にできるようにした
場合のブロック図金第4図に示す。
Also, as a modification of this embodiment, 4K x, 4 bits
FIG. 4 shows a block diagram of a case in which a ROM is used and the user can use the original image to determine the criteria for automatic image processing switching.

また、ROMの内容を第5図に示す。図において、値“
0′が誉かれている領域は、L ma XとLminの
値がΔD<0.2の領域であり、値゛】′の領域は、同
様にして△D = 0.2〜0.4の領域である。した
がって[(OM出力の値(0〜5)によって処理を6通
りに分けることも可能であり、あるいはROM出力を一
定値と比較して、さらに2値化して処理を2分割にする
こともできる。
Further, the contents of the ROM are shown in FIG. In the figure, the value “
The region where 0' is honored is the region where the value of L ma It is an area. Therefore, [(It is possible to divide the processing into 6 ways depending on the value of the OM output (0 to 5), or it is also possible to divide the processing into 2 by comparing the ROM output with a fixed value and further binarizing it. .

この実施例においては、第4図に示すように、aOM5
0の出力レベルをCPUIから出力される信号とコンパ
レータ9で比較し、その出力により画処理信号をマルチ
プレクサ8で切換える。
In this embodiment, as shown in FIG.
A comparator 9 compares the output level of 0 with a signal output from the CPUI, and a multiplexer 8 switches the image processing signal based on the output.

したがってコンソール部からのキー人力あるいはV几等
でcpui oに指令を受取り、所定のO〜50レベル
をコンパレータ9に入力することで容易に処理切換え判
定基準を変えることができる。
Therefore, by receiving commands to the CPU 0 manually from the console unit or by using a V-key, and inputting a predetermined level from 0 to 50 to the comparator 9, the processing switching criterion can be easily changed.

なお、別の方式として、前述した托0M5(第1図)′
Jt、異るレベルで2分割して複数個用意し、所望のレ
ベルのチップを選択しても同様の動作が可能でおるが、
この方式はコスト的に難点がある。
In addition, as another method, the above-mentioned 0M5 (Fig. 1)'
Jt, the same operation is possible even if you prepare multiple chips by dividing them into two at different levels and select the chip of the desired level.
This method has disadvantages in terms of cost.

〔効果〕〔effect〕

以上説明してきたように、本発明によれば、COD等で
読取られた画像信号を補正することなく使用して画像ブ
ロックの画調を抽出すると同時に、CCDでiSられた
情報を入落させることlぐ処理して、画調に応じた2値
化方式を選択できるα埋回路を構成することができ、ま
た使用者がオリジナルに応じて2値化処理力式の切換え
レベルを可変にすることによって、その処理を、オリジ
ナル全面ディザ処理から全面スライス2値化処理の間を
自在に選択することができるという効果がFられる。
As explained above, according to the present invention, it is possible to extract the image tone of an image block by using an image signal read by a COD or the like without correction, and at the same time to input and drop information obtained by iS by a CCD. It is possible to construct an α-embedding circuit that can select a binarization method according to the image tone by processing the image data, and also allows the user to change the switching level of the binarization processing power method according to the original. This has the effect that the processing can be freely selected between the original full-face dither processing and the full-face slice binarization processing.

なお、この方式においては、画調を得るために濃度の最
大値と最小値とを用いたが、画調を抽出するための有効
なパラメータであれば、例えば平均濃度、一定濃度を越
える画素数など、いかなるものであっても適用できるこ
とはもちろんである。
In this method, the maximum and minimum values of density are used to obtain the image tone, but if it is an effective parameter for extracting the image tone, for example, the average density or the number of pixels exceeding a certain density can be used. Of course, it can be applied to anything.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の画像処理装置の一実施例の 。 ブロック図、第2図は、前図のRU ivi中に書込ま
れたデータマツプ、第3図は、一実施例におけるR O
Mデータの櫃略図、第4図は、Ptl定基準可変の画像
処理自動切換えのブロック図、第5図は、そのROMデ
ータマツプである。 1・・・・・・・・・固体撮像素子 2・・・・・・・・・ADコンバータ 3.4・・・画調検出ブロック 5.50・・・・・・L(01VI 6.7・・・2値化ブロツク 8・・・・・・・・・選択回路(マルチプレクサ)9・
・・・・・・・・コンパレータ 10・・・・・・CPU Lmax、Lmin・・・・・・#度りの所定像域内の
最高、最低レベル 第1図 Lmin 第3図  min
FIG. 1 shows an embodiment of an image processing apparatus of the present invention. The block diagram, FIG. 2 is the data map written in the RU ivi in the previous figure, and FIG. 3 is the data map written in the RU ivi in one embodiment.
A schematic diagram of M data, FIG. 4 is a block diagram of automatic image processing switching with variable Ptl constant reference, and FIG. 5 is its ROM data map. 1... Solid-state image sensor 2... AD converter 3.4... Image level detection block 5.50...L (01VI 6.7 ...Binarization block 8...Selection circuit (multiplexer) 9.
......Comparator 10...CPU Lmax, Lmin...The highest and lowest levels within the predetermined image area of #degrees Fig. 1 Lmin Fig. 3 min

Claims (1)

【特許請求の範囲】[Claims] 複数画素で構成される像域の画調検出手段と、この検出
された画調信号をアドレスとしたテーブルと、複数の異
なる画像処理手段と、そのテーブルからの出力信号によ
り前記複数の異なる画像処理手段のいずれかを選択する
手段とを備えたことを特徴とする画像処理装置。
Image tone detection means for an image area composed of a plurality of pixels, a table with the detected image tone signal as an address, a plurality of different image processing means, and the plurality of different image processings using output signals from the table. An image processing apparatus comprising: means for selecting one of the means.
JP58156412A 1983-08-29 1983-08-29 Picture processing device Pending JPS6048670A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58156412A JPS6048670A (en) 1983-08-29 1983-08-29 Picture processing device
US06/644,558 US4709274A (en) 1983-08-29 1984-08-27 Image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58156412A JPS6048670A (en) 1983-08-29 1983-08-29 Picture processing device

Publications (1)

Publication Number Publication Date
JPS6048670A true JPS6048670A (en) 1985-03-16

Family

ID=15627179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58156412A Pending JPS6048670A (en) 1983-08-29 1983-08-29 Picture processing device

Country Status (1)

Country Link
JP (1) JPS6048670A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134668A (en) * 1990-02-08 1992-07-28 International Business Machines Corporation Masked combinations of video slices for computer display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131170A (en) * 1981-02-05 1982-08-13 Matsushita Graphic Commun Syst Inc Picture signal processing device
JPS583374A (en) * 1981-06-29 1983-01-10 Nippon Telegr & Teleph Corp <Ntt> Intermediate tone processing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131170A (en) * 1981-02-05 1982-08-13 Matsushita Graphic Commun Syst Inc Picture signal processing device
JPS583374A (en) * 1981-06-29 1983-01-10 Nippon Telegr & Teleph Corp <Ntt> Intermediate tone processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134668A (en) * 1990-02-08 1992-07-28 International Business Machines Corporation Masked combinations of video slices for computer display

Similar Documents

Publication Publication Date Title
US4495522A (en) Recording apparatus and method of picture image
JPS6198069A (en) Image processor
US4850029A (en) Adaptive threshold circuit for image processing
JPH045305B2 (en)
US5278919A (en) Image area determining apparatus
KR920001798B1 (en) Picture signal processing devices
JPS6048670A (en) Picture processing device
JPH04248766A (en) Image area separation system
JPS63205238A (en) Image processing apparatus
JP2521744B2 (en) Image processing device
JPS6180964A (en) Picture signal processing method
JPH03219774A (en) Picture processor
JP3475606B2 (en) Image processing device
KR910008524B1 (en) Black puttern repeadly encoding method for fax
JPS60102060A (en) Picture binary-coding device
JPH0618439B2 (en) Image processing device
JPS62182974A (en) Picture processor
JPS6333973A (en) Picture processor
JPH01143566A (en) Picture input device
JPH065881B2 (en) Binarization processor
JPS5963884A (en) Picture reader
JPS6180960A (en) Picture signal processing method
JPH04293358A (en) Picture processor
JPH05260371A (en) Picture processor
JPH11187260A (en) Video signal binarizing device