JPS6048621A - Periodic waveform analog-digital converting system - Google Patents
Periodic waveform analog-digital converting systemInfo
- Publication number
- JPS6048621A JPS6048621A JP15759483A JP15759483A JPS6048621A JP S6048621 A JPS6048621 A JP S6048621A JP 15759483 A JP15759483 A JP 15759483A JP 15759483 A JP15759483 A JP 15759483A JP S6048621 A JPS6048621 A JP S6048621A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- digital
- waveform memory
- converter
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、はぼ同じ形状の波形が一定周期で繰返される
入力アナログ信号をディジタル信号に変換する周期波形
Ａ／Ｄ変換方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a periodic waveform A/D conversion method for converting an input analog signal, in which a waveform having an almost identical shape is repeated at a constant cycle, into a digital signal.
［発明の技術的背景とその問題点コ
アナログ信号波形を一定間隔Ｔでサンプリングしたサン
プル値系列をディジタル信号系列に変換するには、一般
にＡ／Ｄ変換器が用いられる。しかし、ビデオ帯域のよ
うな高い周波数に対応できるＡ／Ｄ変換器は極めて高価
なので、例えばテレビ信号の垂直同期信号部のような周
期的なアナログ波形に限っては、その周期性を利用して
通常のＡ／Ｄ変換器を用いないＡ／Ｄ変換方式が採用さ
れることがある。[Technical background of the invention and its problems] An A/D converter is generally used to convert a sample value series obtained by sampling a core analog signal waveform at regular intervals T into a digital signal series. However, A/D converters that can handle high frequencies such as those in the video band are extremely expensive, so they cannot be used for periodic analog waveforms such as the vertical synchronization signal part of a television signal. An A/D conversion method that does not use a normal A/D converter may be adopted.
第１図はそのような周期波形Ａ／Ｄ変換方式を示したも
ので、Ａ／Ｄ変換がほぼ終了した後の平衡状態でみると
、ディジタル波形メモリ３には入ノｊ端子１に与えられ
る入力アナログ信号波形の周期性を持つ所定区間部分が
複数サンプルからなるディジタルデータとして記憶保持
されている。このディジタル波形メモリ３の内容は、タ
イミング回路６の制御のもとにサンプリング時刻の順に
読み出され、Ｄ／Ａ変換器４でアナログ信号に変換され
る。Ｄ／Ａ変換器４の出力信号と入力アナログ信号とは
共に比較器２に入力され、両者のレベルの大小関係がサ
ンプリング時刻ごとに２値判定される。この比較判定結
果に応じてディジタル波形メモリ３の出力の各サンプリ
ング時刻に対応するディジタルデータが修正回路５でΔ
（量子化レベル）だけ増減された上、再びディジタル波
形メモリ３の所定位置に戻される。Figure 1 shows such a periodic waveform A/D conversion method. When viewed in an equilibrium state after the A/D conversion is almost completed, the digital waveform memory 3 has a signal that is given to the input terminal 1. A predetermined periodic period of the input analog signal waveform is stored and held as digital data consisting of a plurality of samples. The contents of this digital waveform memory 3 are read out in order of sampling time under the control of a timing circuit 6, and converted into an analog signal by a D/A converter 4. The output signal of the D/A converter 4 and the input analog signal are both input to the comparator 2, and the magnitude relationship between the two levels is determined in a binary manner at each sampling time. In accordance with the result of this comparison, the digital data corresponding to each sampling time of the output of the digital waveform memory 3 is converted into Δ by the correction circuit 5.
(quantization level) and then returned to a predetermined position in the digital waveform memory 3.
以上のようなディジタル波形メモリ３の内容の修正が入
力アナログ信号の１周期毎に繰返し行なわれることによ
って、ディジタル波形メモリ３の内容は次第に入力アナ
ログ信号の波形に漸近し、平衡状態においては±Δの振
動を伴いつつ入力アナログ信号波形をＡ／Ｄ変換したも
のとなる。By repeatedly modifying the contents of the digital waveform memory 3 as described above for each cycle of the input analog signal, the contents of the digital waveform memory 3 gradually approach the waveform of the input analog signal, and in an equilibrium state, the contents of the digital waveform memory 3 gradually approach the waveform of the input analog signal, and in the equilibrium state The input analog signal waveform is A/D converted with vibrations.
このようなＡ／Ｄ変換方式によれば、通常のＡ／Ｄ変換
器を用いず、代りにＤ 、／ Ａ変換器を用いているの
で、サンプリング周波数が高い場合においても比較的安
価に装置を実現できるという利点がある。According to this A/D conversion method, a D/A converter is used instead of a normal A/D converter, so even when the sampling frequency is high, the device can be installed at a relatively low cost. It has the advantage of being achievable.
しかしながら上記した従来のＡ／Ｄ変換方式では次のよ
うな難点があった。However, the conventional A/D conversion method described above has the following drawbacks.
第２図は第１図におけるディジタル波形メモリ３内のデ
ィジタルデータ（波形データ）が時間的にどのような経
過をたどるかを模式的に示した図である。第２図におい
て横軸は入力アナログ信号波形の周期（τ）で目盛った
時間であり、縦軸は波形データ（Ｂビット）のディジタ
ル値を示している。Δは波形データの１量子化レベルで
、Δ＝２−Ｂ である。１回の修正では、波形データは
±Δだけ修正されるものとしている。図中、実線は例え
ば第に番目のサンプル（Ｘｋ）に着目したもの、点線は
第Ｈｃ＋１）番目のサンプル（Ｘｋ＋、）に着目したも
のである。Ｘｋ ’ ｘｋ＋１等は定常状態ではほぼ一
定で、±Δの範囲で変動するだけであるが、一般には入
力アナログ信号に含まれる雑音成分の影響で±Δより大
きく変動することもある。FIG. 2 is a diagram schematically showing how the digital data (waveform data) in the digital waveform memory 3 in FIG. 1 progresses over time. In FIG. 2, the horizontal axis represents time scaled by the period (τ) of the input analog signal waveform, and the vertical axis represents the digital value of the waveform data (B bit). Δ is one quantization level of waveform data, and Δ=2−B. In one correction, the waveform data is corrected by ±Δ. In the figure, the solid line is the one focused on the th sample (Xk), and the dotted line is the one focused on the Hc+1)th sample (Xk+, ). Xk ′ xk+1 etc. are almost constant in a steady state and only fluctuate within the range of ±Δ, but generally they may fluctuate more than ±Δ due to the influence of noise components contained in the input analog signal.
図から明らかなように、±Δなる修正を行なう従来のＡ
／Ｄ変換方式においては、ある周期を起点として、２周
期後にとりうるレベルを考えると、Ｏ９±２Δの３通り
しかなく、±Δということはあり得ない。すなわち奇数
番目の周期では０印のレベル、偶数番目の周期ではｘ印
のレベルしかとり得ないことが分る。但し初期状態は全
ての波形データは同一レベルにあるとする。このことは
、ある周期についての波形データ修正が終了した時点で
ディジタル波形メモリ３の内容を見ると、そこに収容さ
れている波形データの値は、実はＢビット分解能ではな
く、（Ｂ−１＞ビット分解能にしかなっていないことを
意味する。すなわち従来の方式では折角ＢビットのＤ／
Ａ変換器を用いながら、実際には（Ｂ−１）ピッ１〜分
解能のＡ／Ｄ変換出力しか得られていなかったことにな
る。As is clear from the figure, the conventional A
In the /D conversion method, when considering the levels that can be taken two cycles after a certain period, there are only three possible levels: O9±2Δ, and ±Δ is impossible. That is, it can be seen that in odd-numbered cycles, only the 0-mark level can be taken, and in even-numbered cycles, only the x-mark level can be taken. However, it is assumed that all waveform data are at the same level in the initial state. This means that if you look at the contents of the digital waveform memory 3 when the waveform data correction for a certain period is finished, the value of the waveform data stored there is actually not B-bit resolution, but (B-1> This means that the conventional method only has a D/bit resolution of B bits.
Although the A converter was used, in reality only an A/D conversion output with a resolution of (B-1) P1 or higher was obtained.
［発明の目的１
本発明の目的は、Ｄ／Ａ変換器の本来布している分解能
を最大限に活かしてより高精度のＡ／Ｄ変換を行なうこ
とができる周期波形Ａ／Ｄ変換方式を提供することにあ
る。[Objective of the Invention 1 The object of the present invention is to provide a periodic waveform A/D conversion method that can perform A/D conversion with higher precision by making the most of the inherent resolution of a D/A converter. It is about providing.
［発明の概要］
本発明はディジタル波形メモリの出力信号をアナログ信
号に変換するＤ／Ａ変換器の出力と入力アナログ信号と
をレベル比較して、その比較判定結果に応じてディジタ
ル波形メモリ内のディジタルデータを修正するに際し、
その修正量を上記判定結果に応じて正、負の一定値およ
び０の３値がら選択設定するようにしたことを特徴とし
てる。[Summary of the Invention] The present invention compares the levels of the output of a D/A converter that converts the output signal of the digital waveform memory into an analog signal and the input analog signal, and converts the output signal of the digital waveform memory in accordance with the comparison result. When modifying digital data,
The present invention is characterized in that the amount of correction is selected from three values, positive, negative constant values, and 0, depending on the above-mentioned determination result.
［発明の効果コ
本発明によれば、周期波形のアナログ信号をＡ／Ｄ変換
するに際し、ディジタル波形メモリ内のディジタルデー
タに対する修正に当り修正量０という選択肢を新たに設
けたことにより、使用するＤ／Ａ変換器の分解能を最大
限に活かしてＤ／Ａ変換器自体の分解能に等しいピッミ
ル数のより高精度なＡ／Ｄ変換出力を得ることができる
。[Effects of the Invention] According to the present invention, when performing A/D conversion of a periodic waveform analog signal, a new option of a correction amount of 0 is provided when correcting digital data in a digital waveform memory. By making full use of the resolution of the D/A converter, it is possible to obtain a more accurate A/D conversion output with a Pimmil number equal to the resolution of the D/A converter itself.
［発明の実施例］
第３図は本発明による周期波形Ａ／Ｄ変換方式の一実施
例を示したものである。[Embodiment of the Invention] FIG. 3 shows an embodiment of the periodic waveform A/D conversion method according to the present invention.
入力端子１１に印加される周期的な入力アナログ信号は
比較器１２の２つの入力端子の一方に入力される。比較
器１２の他方の入力端子にはＤ／Ａ変換器１４の出力が
接続されている。Ｄ／Ａ変換器１４へのディジタル入力
はディジタル波形メモリ１３から供給される。A periodic input analog signal applied to input terminal 11 is input to one of two input terminals of comparator 12. The output of the D/A converter 14 is connected to the other input terminal of the comparator 12. Digital input to D/A converter 14 is provided from digital waveform memory 13.
ここで、比較器１２は３値比較器であり、入力端子１１
から供給される入力アナログ信号を＋Δ／２．−Δ／２
なるレベルだけシフトするレベルシフ１〜回路２１．２
２と、これらのレベルシフト回路２１．２２の出力を一
方の入力とし、Ｄ／Ａ変換器１４の出力を他方の入力と
する２つの２値比較器２３．２４と、これらの２値比較
器２３゜２４の出力を入力とする符号変換回路２５とか
ら構成される。符号変換回路２５は次表に示される入出
力特性を持っている。Here, the comparator 12 is a ternary comparator, and the input terminal 11
+Δ/2. −Δ/2
Level shift 1 to circuit 21.2 that shifts the level by
2, and two binary comparators 23 and 24, which have one input as the output of these level shift circuits 21 and 22 and the other input as the output of the D/A converter 14, and these two binary comparators. The code conversion circuit 25 receives the output of 23°24 as input. The code conversion circuit 25 has input/output characteristics shown in the following table.
この場合、符号変換回路２５の出力Ｇよ並列８ビツトか
らなる２の補数表示からなるディジタル（言号である。In this case, the output G of the code conversion circuit 25 is a digital signal (a word) consisting of two's complement representation consisting of parallel 8 bits.
上表から分るように比較器１：１ＩＡ＝”Ｌ”（ローレ
ベル）、Ｂ＝”ビのとき、すなわち比較器１２の２つの
入力のレベル差が６７２未満であればＯを出力し、Ａ”
”’Ｈ”＜Ａイレベル）、Ｂ＝”１′のとき、すなわち
入力レベル差が６７２以上であって、入力アナログ信号
の方り一〇 ／’ Ａ変換器１４の出力信号より大きい
ときＧよ」−Δを出力し、またレベル差が６７２以上で
両信号の大小関係が逆のときは一方を出力する。従って
比較器１２の入出力特性は第４図に示すよう【こなり、
入力レベル差が−Δ／２〜Δ／２の罰が不感帯となる。As can be seen from the table above, comparator 1:1 outputs O when IA="L" (low level) and B="BI, that is, the level difference between the two inputs of comparator 12 is less than 672, A"
``'H''< A level), B = ``1'', that is, when the input level difference is 672 or more and the direction of the input analog signal is greater than the output signal of the A converter 14, G. "-Δ, and when the level difference is 672 or more and the magnitude relationship between the two signals is opposite, one of the signals is output. Therefore, the input/output characteristics of the comparator 12 are as shown in FIG.
The penalty area where the input level difference is between -Δ/2 and Δ/2 becomes a dead zone.
但し、Δはディジタル波形メモリ１３内のディジタルデ
ータの量子化ステップである。However, Δ is the quantization step of the digital data in the digital waveform memory 13.
比較器１２の出力Ｃは加算器１５に修正データとして与
えられ、これによってディジタル波形メモリ１３内の対
応するディジタルデータが＋Δ。The output C of the comparator 12 is given to the adder 15 as corrected data, thereby changing the corresponding digital data in the digital waveform memory 13 to +Δ.
Ｏｌまたは一方だけ修正される。Ol or only one is modified.
人力アナログ信号の次の周期の波形が到来したときにも
同じ動作が行なわれ、以後入力アナログ信号の周期に同
期して同じ動作が継続的に繰返される。これによってデ
ィジタル波形メモリ１３内のディシルデータ（波形デー
タ）は、次第に入力アナログ信号のサンプル値に漸近し
ていき、誤差の絶対値が６７２未満になると、比較器１
２の出力がＯになるので、それ以上の修正が行なわれな
くなって定常状態に達する。但しこれは入力アナログ信
号が雑音を一切含まない場合のことであって、雑音成分
が重畳している場合には、ディジタル波形メモリ１３の
内容は雑音の大きさに応じた変動を伴う。こうしてディ
ジタル波形メモリ１３に収納された波形データは、タイ
ミング回路１６の制御のもとに適宜読出され、Ａ／Ｄ変
換出力１７として取出される。The same operation is performed when the waveform of the next cycle of the human input analog signal arrives, and thereafter the same operation is continuously repeated in synchronization with the cycle of the input analog signal. As a result, the digital data (waveform data) in the digital waveform memory 13 gradually approaches the sample value of the input analog signal, and when the absolute value of the error becomes less than 672, the comparator 1
Since the output of 2 becomes O, no further correction is made and a steady state is reached. However, this applies when the input analog signal does not contain any noise; if a noise component is superimposed, the contents of the digital waveform memory 13 will vary depending on the magnitude of the noise. The waveform data thus stored in the digital waveform memory 13 is read out as appropriate under the control of the timing circuit 16 and taken out as an A/D conversion output 17.
上記実施例において、ディジタル波形メモリ１３内の波
形データがとりうるレベルに“ついて考えてみると、デ
ィジタル波形メモリ１３がＢビットであれば、２Ｂ個の
すべてのレベルを原理的にとり得る。これは修正量がＯ
（つまり無修正）という選択肢があるために第５図に示
すようにある時点、例えばｔ＝３τの時点に注目すると
、２周期後のｔ＝５τの時点におけるレベルは、元のレ
ベルに対してＯ２±Δ、±２Δの５通りがあり得るから
である。In the above embodiment, if we consider the possible levels of the waveform data in the digital waveform memory 13, if the digital waveform memory 13 has B bits, it can take all 2B levels in principle. The amount of correction is O
(In other words, no correction) is an option, so if we focus on a certain point in time, for example, t=3τ, as shown in Figure 5, the level at t=5τ two cycles later will be lower than the original level. This is because there are five possible values: O2±Δ and ±2Δ.
このように、本発明によれば分解能ＢビットのＤ／Ａ変
換器１４を用いて、分解能ＢビットのＡ１０変換を行な
うことができ、その効果は（Ｂ−１）ビット分解能のＡ
／Ｄ変換しか行なえなかった従来方式に対比して顕著で
ある。As described above, according to the present invention, it is possible to perform A10 conversion with a B-bit resolution using the D/A converter 14 with a B-bit resolution, and the effect is (B-1) A10 conversion with a B-bit resolution.
This is remarkable compared to the conventional method which could only perform /D conversion.
なお上記実施例では、比較器１４の入出力特性として第
４図に示すものを仮定したが、不感帯の幅は必ずしも±
Δ／２に正確に一致していなければならないわけではな
く、おおよそ±Δ／２であれば、上述した効果は実質的
に期待できる。In the above embodiment, the input/output characteristics of the comparator 14 are assumed to be those shown in FIG. 4, but the width of the dead zone is not necessarily ±
It is not necessary to exactly match Δ/2, but as long as it is approximately ±Δ/2, the above-mentioned effect can be substantially expected.
本発明のもう一つの実施例を第６図に示す。この実施例
においては、比較器１２を２１ｉ！比較器３１と、この
２値比較器３１の比較判定結果を１周期分ないし数周期
分、一時記憶する判定結果メモリ３２と演算回路３３に
より構成されている。Another embodiment of the invention is shown in FIG. In this embodiment, the comparator 12 is set to 21i! It is composed of a comparator 31, a determination result memory 32 that temporarily stores the comparison and determination results of the binary comparator 31 for one cycle or several cycles, and an arithmetic circuit 33.
演算回路３３はメモリ３２に記憶されている過去１〜数
周期分の判定結果と比較器３１の最新の判定結果との双
方を用いて所定の演算を行ない、十△、Ｏ９または一Δ
のいずれかを出ツノする。その演算は例えば過去２周期
の判定結果と最新の判定結果の３つの正負情報を用いて
、３つともが正であれば＋Δを、３つともが負であれば
−Δを、その他の場合はＯを出力するというものである
。The arithmetic circuit 33 performs a predetermined calculation using both the judgment results for one to several past cycles stored in the memory 32 and the latest judgment result of the comparator 31, and calculates 10△, O9 or 1△.
One of them comes out. The calculation uses, for example, three pieces of positive/negative information: the judgment results of the past two cycles and the latest judgment result, and if all three are positive, +Δ, if all three are negative, -Δ, and in other cases. outputs O.
このようにすれば、比較器３１自体は２値であっても、
３値出力を得ることが可能である。In this way, even if the comparator 31 itself is binary,
It is possible to obtain a ternary output.
以上の実施例は説明を分りやすくするために、比較器１
２および加算器１５からなる修正手段が具体的なハード
ウェアであるかのごとくに述べたが、これは単に説明の
便宜のためであって、この部分をマイクロプロセッサに
よりソフト上の演算で行なうことも勿論可能である。本
発明の主旨は、ディジタル波形メモリの内容の修正量を
３値化することにあるのであって、そのためのハードウ
ェア構成は上記した２つの実施例に限定されるものでは
ない。In the above embodiment, in order to make the explanation easier to understand, the comparator 1
2 and the adder 15 has been described as if it were concrete hardware, but this is merely for the convenience of explanation, and this part is performed by software calculations using a microprocessor. Of course, it is also possible. The gist of the present invention is to ternarize the amount of modification of the contents of a digital waveform memory, and the hardware configuration for this purpose is not limited to the two embodiments described above.
第１図は従来の周期波形Ａ／Ｄ変換方式の構成を示す図
、第２図はその問題点を説明するためのディジタル波形
メモリ内のデータの修正状態を示す図、第３図は本発明
の一実施例に係る周期波形Ａ／Ｄ変換方式の構成を示す
図、第４図は同実施例における比較器の入出力特性を示
す図、第５図は同実施例にお１ノるディジタル波形メモ
リ内のデータのとり得る値を示す図、第６図は本発明に
係る周期波形Ａ／Ｄ変換方式の他の実施例の構成を示す
図である。
１１・・・アナログ信号入力端子、１２・・・３値比較
器、１３・・・ディジタル波形メモリ、１４・・・Ｄ／
Ａ変換器、１５・・・加算器、１６・・・タイミング回
路。
１７・・・Ａ／Ｄ変換出力、２１．２２・・・レベルシ
フト回路、２３．２４．３１・・・２値比較器、２５・
・・符号変換回路、３２・・・判定結果メモリ、３３・
・・演算回路。
出願人代理人 弁理士 鈴江武彦
第１図
第２図
０ ０ ０ ０
第３図
７
第４１・：FIG. 1 is a diagram showing the configuration of a conventional periodic waveform A/D conversion method, FIG. 2 is a diagram showing a state of correction of data in the digital waveform memory to explain the problem, and FIG. 3 is a diagram showing the state of correction of data in the digital waveform memory. A diagram showing the configuration of a periodic waveform A/D conversion system according to one embodiment, FIG. 4 is a diagram showing the input/output characteristics of a comparator in the same embodiment, and FIG. FIG. 6 is a diagram showing possible values of data in the waveform memory, and is a diagram showing the configuration of another embodiment of the periodic waveform A/D conversion method according to the present invention. 11... Analog signal input terminal, 12... Three-value comparator, 13... Digital waveform memory, 14... D/
A converter, 15...adder, 16...timing circuit. 17... A/D conversion output, 21.22... Level shift circuit, 23.24.31... Binary comparator, 25.
... code conversion circuit, 32 ... judgment result memory, 33.
...Arithmetic circuit. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2 0 0 0 0 Figure 3 7 No. 41:
Claims (1)
数サンプルからなるディジタルデータとして記憶保持す
るためのディジタル波形メモリと、このディジタル波形
メモリの出力データをアナログ信号に変換するＤ／Ａ変
換器と、このＤ／Ａ変換器の出力信号と入力アナログ信
号とをレベル比較しその比較判定結果に応じて前記ディ
ジタル波形メモリ内のディジタルデータを修正する修正
手段とを備え、前記ディジタル波形メモリからＡ／Ｄ変
換出力を得る周期波形Ａ／Ｄ変換方式において、前記修
正手段は前記比較判定結果に応じて前記ディジタル波形
メモリ内のディジタルデータに対する修正量を正、負の
一定値およびＯの３！ＩＮから選択設定するものである
ことを特徴とする周期波形Ａ／Ｄ変換方式。 （ｚ 修正手段はＤ／Ａ変換器の出力信号と入力アナロ
グ信号とのレベル差が所定値以上のときはそのレベルの
大小関係に応じて正または負の一定値を修正量として選
択設定し、上記レベル差が所定値未満のときは０を修正
量として選択設定するものであることを特徴とする特許
請求の範囲第１項記載の周期波形Ａ／Ｄ変換方式。 （３） ＊王手段は入力アナログ信号の複数周期期間に
おけるＤ／Ａ変換器の出力信号と入力アナログ信号との
レベルの大小関係によって修正量を選択設定するもので
あることを特徴とする特許請求の範囲第１項記載の周期
波形Ａ／Ｄ変換方式。[Claims] (1) A digital waveform memory for storing and holding the waveform of a periodically repeated input analog signal as digital data consisting of a plurality of samples, and converting the output data of this digital waveform memory into an analog signal. comprising a D/A converter and a correction means for comparing the levels of the output signal of the D/A converter and the input analog signal and correcting the digital data in the digital waveform memory according to the comparison result; In a periodic waveform A/D conversion method that obtains an A/D conversion output from a digital waveform memory, the modification means adjusts the amount of modification to the digital data in the digital waveform memory to a positive constant value, a negative constant value, or O's 3! A periodic waveform A/D conversion method characterized in that selection and setting are performed from IN. (z When the level difference between the output signal of the D/A converter and the input analog signal is more than a predetermined value, the correction means selects and sets a positive or negative constant value as the correction amount depending on the magnitude relationship of the level, The periodic waveform A/D conversion method according to claim 1, characterized in that when the level difference is less than a predetermined value, 0 is selected and set as the correction amount. (3) *The main means is Claim 1, characterized in that the correction amount is selected and set according to the level relationship between the output signal of the D/A converter and the input analog signal during a plurality of cycle periods of the input analog signal. Periodic waveform A/D conversion method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15759483A JPS6048621A (en) | 1983-08-29 | 1983-08-29 | Periodic waveform analog-digital converting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15759483A JPS6048621A (en) | 1983-08-29 | 1983-08-29 | Periodic waveform analog-digital converting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6048621A true JPS6048621A (en) | 1985-03-16 |
| JPH0137046B2 JPH0137046B2 (en) | 1989-08-03 |
Family
ID=15653121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15759483A Granted JPS6048621A (en) | 1983-08-29 | 1983-08-29 | Periodic waveform analog-digital converting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048621A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63500139A (en) * | 1985-12-12 | 1988-01-14 | アナロジック・コ−ポレ−ション | High speed precision equivalent time sampling AD converter and its method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027346A (en) * | 1973-04-11 | 1975-03-20 | ||
| JPS5253634U (en) * | 1975-10-16 | 1977-04-18 | ||
| JPS5761957A (en) * | 1980-09-30 | 1982-04-14 | Omron Tateisi Electronics Co | Storing method of signal waveform pattern |
-
1983
- 1983-08-29 JP JP15759483A patent/JPS6048621A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027346A (en) * | 1973-04-11 | 1975-03-20 | ||
| JPS5253634U (en) * | 1975-10-16 | 1977-04-18 | ||
| JPS5761957A (en) * | 1980-09-30 | 1982-04-14 | Omron Tateisi Electronics Co | Storing method of signal waveform pattern |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63500139A (en) * | 1985-12-12 | 1988-01-14 | アナロジック・コ−ポレ−ション | High speed precision equivalent time sampling AD converter and its method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137046B2 (en) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157122B1 (en) | A/d converter | |
| JPS6346611B2 (en) | ||
| US5142226A (en) | Position detection device having absolute position detection apparatus and interpolation apparatus | |
| US5017920A (en) | High-speed modified successive approximation analog to digital converter | |
| US4171466A (en) | Digital wave generator for composite tone | |
| CA1143847A (en) | Amplitude controlled digital oscillator | |
| US5638070A (en) | Signal processing method and apparatus for transforming N-bit codes to M-bit codes wherein M is greater than N | |
| US4937579A (en) | Method of converting analog signals into digital signals and system for carrying out the method | |
| US5210538A (en) | Glitch detection circuit and method | |
| JPS6048621A (en) | Periodic waveform analog-digital converting system | |
| JPS6259492B2 (en) | ||
| KR950014573B1 (en) | Digital limiting circuit | |
| JPH05276036A (en) | Offset compensation circuit for a/d converter | |
| JPH0139249B2 (en) | ||
| JPS6112123A (en) | Sequential comparison analog-to-digital converter | |
| KR100339542B1 (en) | High speed a/d converter | |
| JPH0758912B2 (en) | High-speed settling D / A converter | |
| JPS58186841A (en) | Logarithmic converter | |
| JPH05276042A (en) | A/d converter | |
| JPH0568912B2 (en) | ||
| JP2501815Y2 (en) | Video signal generator | |
| JPH06125274A (en) | Circuit and method for testing redundancy function of a/d converter | |
| JPH05244003A (en) | Cyclic multi-step system a/d converter | |
| JPS6256690B2 (en) | ||
| JPS6031313A (en) | Output stabilizing circuit of a/d converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |