JPS6044869B2 - Driving method of thin film EL display device - Google Patents

Description

【発明の詳細な説明】 本発明は二重絶縁型薄膜ＥＬ表示装置を用いてテレビジ
ョン映像を表示するための駆動装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a driving device for displaying television images using a double-insulated thin film EL display device.

本発明はテレビジョン信号の一水平走査期間中に各水平
走査電極に対応して映像信号をメリーするとともに、薄
膜ＥＬ素子に予備充電を行い、水平同期信号のとき、先
に予備充電して電荷量を、定電流素子が構成する定電流
放電回路で上記メモリーした信号によつて制御し、次の
水平走査期間の前側で薄膜ＥＬ素子に書込み電圧を印加
し、水平走査期間の後側で前述の予備充電を行う動作を
繰返してテレビジョン映像表示するものである。According to the present invention, a video signal is generated corresponding to each horizontal scanning electrode during one horizontal scanning period of a television signal, and a thin film EL element is precharged, and when a horizontal synchronizing signal is received, the thin film EL element is precharged and charged first. The amount is controlled by the memorized signal in a constant current discharge circuit constituted by a constant current element, and a writing voltage is applied to the thin film EL element before the next horizontal scanning period, and the above-mentioned voltage is applied after the horizontal scanning period. The pre-charging process is repeated to display television images.

次に本発明の駆動装置を説明する前に二重絶縁型薄膜Ｅ
Ｌ表示装置について説明する。第１図に示すようにガラ
ス基板１の上にＩｎ２Ｏ。Next, before explaining the drive device of the present invention, we will explain the double insulation type thin film E.
The L display device will be explained. As shown in FIG. 1, In2O is deposited on a glass substrate 1.

よりなる帯状の透明電極２を平行に設け、この上に例え
ばＹ。、Ｏ、Ｓｉ。Ｎ。、ＴｉＯ。、Ｎ。Ｏ。等の誘電
物質層３、Ｍｎ等の活性剤をドープしたＺｎＳよりなる
ＥＬ層４、上記と同じくＹ、Ｏ。、Ｓｉ３Ｎ４、ＴｉＯ
２、Ａ１２Ｏ。等の誘電物質５を蒸着法、スパッタリン
グ法のような薄膜技術を用いて順次５００〜１００００
Λの膜厚に積層して３層構造にし、その上に上記透明電
極２と直交する方向にＮよりなる帯状の背面電極６を平
行に設ける。この構成の二重絶縁型薄膜ＥＬ表示装置に
おいて、第１の電極群２のうちの１つと第２の電極群６
のうちの一つに適当な交流電圧を印加すると、両電極が
交差して挾まれた微少面積部分のＥＬ層４が発光する。
・この微少面積部分が文字、記号、模様を表示する場合
の一絵素に相当する。従つてこの一絵素を１個ずつ選択
走査して、又は選択された絵素全部を同時に駆動して文
字、記号等を表示する。この薄膜ＥＬ表示装置は高輝度
発光し寿命が長く安定で・ある等の点で従来の分散型Ｅ
Ｌ素子に比べて優れた特性を持つている。本発明は記の
二重絶縁型マトリックス薄膜ＥＬ表示装置をいて、テレ
ビジョン映像を表示するための駆動方法を提供すること
を目的とするものぜある。A band-shaped transparent electrode 2 made of Y is provided in parallel, and on top of this is provided a strip-shaped transparent electrode 2 made of Y. ,O,Si. N. , TiO. ,N. O. EL layer 4 made of ZnS doped with an activator such as Mn, Y, O as above. , Si3N4, TiO
2, A12O. 500 to 10,000 dielectric materials 5 are sequentially deposited using a thin film technique such as vapor deposition or sputtering.
A three-layer structure is obtained by stacking the layers to a thickness of Λ, and a strip-shaped back electrode 6 made of N is provided in parallel thereon in a direction orthogonal to the transparent electrode 2. In the double-insulated thin film EL display device having this configuration, one of the first electrode groups 2 and the second electrode group 6
When a suitable alternating current voltage is applied to one of the electrodes, the EL layer 4 in a small area sandwiched between the two electrodes emits light.
・This minute area corresponds to one picture element when displaying characters, symbols, and patterns. Therefore, characters, symbols, etc. are displayed by selectively scanning these picture elements one by one, or by driving all the selected picture elements at the same time. This thin-film EL display device emits high-intensity light, has a long lifespan, and is stable, compared to the conventional dispersion type EL display device.
It has superior characteristics compared to L elements. An object of the present invention is to provide a driving method for displaying television images using the above double-insulated matrix thin film EL display device.

以下、本発明を実施例に従つて詳細に説明する。Hereinafter, the present invention will be explained in detail according to examples.

第２図は駆動装置の回路図を示し、第３図はタイムチヤ
ートを示し、また第５図ある電極に加わる電圧波形を映
像信号と対比して示す図てある。FIG. 2 shows a circuit diagram of the driving device, FIG. 3 shows a time chart, and FIG. 5 shows a voltage waveform applied to a certain electrode in comparison with a video signal.

第２図において、１０前記薄膜ＥＬ表示装置を示し、こ
の図ではｘ方向の電極ｘ１〜Ｘｍをデータ側電極とし、
Ｙ方向電極Ｙ１〜Ｙｎを走査側電極とし、電極のみを示
している。１１は共通線Ａに予備充電電圧Ｖ，を予備充
電信号ＰＲＥによつて印加する駆動回路である。In FIG. 2, the thin film EL display device 10 is shown, and in this figure, the electrodes x1 to Xm in the x direction are data side electrodes,
The Y direction electrodes Y1 to Yn are used as scanning side electrodes, and only the electrodes are shown. Reference numeral 11 denotes a drive circuit that applies a preliminary charging voltage V to the common line A using a preliminary charging signal PRE.

１２はデータ側のダイオードアレイを示し、各ダイオー
ドは共通線Ａにアノードを接続し、カソードを各電極ｘ
１〜Ｘｍに接続し、これはデータ側駆動線の分離と後述
する高耐圧トランジスタよりなるスイツチング素子の逆
バイアスを保護する作用をする。12 shows a diode array on the data side, each diode has its anode connected to the common line A, and its cathode connected to each electrode
1 to Xm, and serves to isolate the data side drive line and protect the reverse bias of a switching element consisting of a high breakdown voltage transistor, which will be described later.

１３は変調回路で、この回路を構成するロジツク回路素
子、出力回路素子は、全て一体とするＩＣで構成される
。Reference numeral 13 denotes a modulation circuit, and the logic circuit elements and output circuit elements constituting this circuit are all constituted by an integrated IC.

この回路はテレビジヨン電波を受信し、普通の復調回路
を経て得られた水平同期信号と同期する信号から作られ
たシフトデータ信号ＤＳと、シフトクロツク信号ＳＣに
よつてシフト動作するデイジタルシフトレジスタ１３−
１と、上記デイジタルシフトレジスタ１３−１の出力で
あるシフトパルスＤＳｌ〜ＤＳｍとサンプリング時間を
決めるサンプリングアパーチヤ信号ＡＰとの論理積をと
るアンド回路ＡＤｌ〜ＡＤｍと、上記アンド回路ＡＤｌ
〜ＡＤｍの出力に従つて、テレビジヨン電波を受信し、
普通の復調回路を経て得られた映像信号（アナログ信号
）をゲートするアナログゲートＡＧｌ〜ＡＧｍと、上記
アナログゲートＡＧｌ〜ＡＧｍを通過した映像信号Ｖを
電荷量として記憶するコンデンサ群Ｃｈと、水平同期信
号に同期したストローブ信号ＳＢによつてゲートを開け
るアナログゲートＳＧｌ〜ＳＧｍと、クリアー信号ＣＬ
によつて、予備充電の時、定電流素子ＳｌＤｌ〜ＳＤｍ
（７）０ＦＦ状態を確実に保つために０Ｎ状態になる０
Ｎ−ＯＦＦ型スイツチング素子ＣＧｌ〜ＣＧｍと、薄膜
ＥＬ表示状態に予め予備充電された電荷を映像信号の大
きさに応じて定電流値を変化させ定電流放電回路を形成
するデータ側電桓べ，〜Ｘｍに接続された定電流型駆動
素子（ＮチヤンネルＤＳＡＭＯＳトランジスタ）ＳＤｌ
〜ＳＤｍとからなる。This circuit receives a television radio wave and uses a shift data signal DS generated from a signal synchronized with a horizontal synchronizing signal obtained through an ordinary demodulation circuit and a shift clock signal SC to operate a digital shift register 13-.
1, the shift pulses DSl to DSm which are the outputs of the digital shift register 13-1, and the sampling aperture signal AP which determines the sampling time; AND circuits ADl to ADm;
~ Receive television radio waves according to the output of ADm,
Analog gates AGl to AGm that gate the video signal (analog signal) obtained through a normal demodulation circuit, a capacitor group Ch that stores the video signal V that has passed through the analog gates AGl to AGm as an amount of charge, and horizontal synchronization. Analog gates SGl to SGm whose gates are opened by a strobe signal SB synchronized with the signal, and a clear signal CL
Accordingly, during preliminary charging, constant current elements SlDl~SDm
(7) 0 enters 0N state to ensure 0FF state
N-OFF type switching elements CGl to CGm, and a data side power supply circuit that changes a constant current value of charges precharged in advance in a thin film EL display state according to the magnitude of a video signal to form a constant current discharge circuit; ~ Constant current drive element (N channel DSAMOS transistor) SDl connected to Xm
~SDm.

１４は走査側スイツチング素子回路で、この回路は水平
同期信号と同期する信号から作られるシフトデータ信号
ＳＤとシフトクロツク信号ＳＳとでシフト動作するデイ
ジタルシフトレジスタ１４一１と、デイジタルシフトレ
ジスタ１４−１の出力と書込み信号ＷＰとの論理積をと
るアンド回路ＡＷｌ〜ＡＷｎと、上記アンド回路ＡＷｌ
〜ＡＷｎの出力とセツト信号ＳＥＴの論理和をとるオア
回路０ｗ１〜０ｗｍと、上記オア回路０ｗ１〜０ｗｍの
出力によつて動作するＮチヤンネルＤＳＡＭＯＳトラン
ジスタよりなる走査側電極Ｙ１〜Ｙｎに接続されたスイ
ツチング素子である。Reference numeral 14 denotes a scanning side switching element circuit, and this circuit includes a digital shift register 14-1 that performs a shifting operation using a shift data signal SD generated from a signal synchronized with a horizontal synchronization signal and a shift clock signal SS, and a digital shift register 14-1. AND circuits AWl to AWn that take the AND of the output and write signal WP, and the AND circuit AWl
- OR circuits 0w1 to 0wm that take the logical sum of the output of AWn and the set signal SET, and switching connected to scan side electrodes Y1 to Yn, which are made up of N-channel DSAMOS transistors operated by the outputs of the OR circuits 0w1 to 0wm. It is element.

この回路の各素子も一体にしてＩＣ化される。１６は奇
数番目の走査側駆動線にカソードが接続され、アノード
共通のダイオードアレイで、走査線側駆動線分離及びス
イツチング素子の逆バイヤス保護をする。Each element of this circuit is also integrated into an IC. Reference numeral 16 denotes a diode array whose cathode is connected to the odd-numbered scanning side drive line and whose anode is common to separate the scanning line side drive line and protect the switching element from reverse bias.

１７は偶数番目の走査側駆動線にカソードが接続され、
アノード共通のダイオードアレイで、走査側駆動線分離
及びスイツチング素子の逆バイヤス保護をする。17 has a cathode connected to an even-numbered scanning side drive line,
A diode array common to the anode separates the scanning side drive lines and protects the switching elements from reverse bias.

１８は奇数番目の走査側駆動線に書込み信号ＷＯに従つ
て電圧Ｖｔｈを印加する駆動回路である。A drive circuit 18 applies a voltage Vth to odd-numbered scanning drive lines in accordance with the write signal WO.

１９は偶数番目の走査側駆動線に書込み信号ＷＥに従つ
て電圧Ｖｔｈを印加する駆動回路である。A drive circuit 19 applies a voltage Vth to even-numbered scanning drive lines in accordance with the write signal WE.

書込み駆動回路１８，１９の供給電圧は薄膜ＥＬ素子の
発光閾値電圧以下であればよく、そしてこの発光閾値電
圧より低下した電圧分だけを駆動回路１１の電圧を上昇
させる必要がある。本発明の一実施例では電圧Ｖｐは７
０Ｖ１電圧Ｔｈは１４０に設定された。２０はデータ側
電極に接続したカソード共通のダイオードアレイで、リ
フレツシユパルスの印加回路を形成する。The voltages supplied to the write drive circuits 18 and 19 need only be lower than the light emission threshold voltage of the thin film EL element, and it is necessary to increase the voltage of the drive circuit 11 by the amount of voltage lower than this light emission threshold voltage. In one embodiment of the invention, the voltage Vp is 7
0V1 voltage Th was set to 140. 20 is a diode array with a common cathode connected to the data side electrode, forming a refresh pulse application circuit.

１５はダイオードアレイ１６，１７の共通線Ｂ，Ｃに同
時に、リフレツシユパルス電圧ｒを信号ＲＥＦに従つて
印加するリフレツシユ駆動回路である。Reference numeral 15 denotes a refresh drive circuit that simultaneously applies a refresh pulse voltage r to the common lines B and C of the diode arrays 16 and 17 in accordance with the signal REF.

２１はリフレツシユ駆動の場合に信号ＳＩに従つてジン
ク回路を形成する回路である。A circuit 21 forms a zinc circuit according to the signal SI in the case of refresh drive.

次にこの回路の動作を第３図のタイムチヤートを用いて
、走査線ｊ番目を駆動する場合について説明する。Next, the operation of this circuit will be explained using the time chart shown in FIG. 3 for the case where the j-th scanning line is driven.

〔映像信号のサンプリング〕[Video signal sampling]

ます、走査電極ηの映像信号期間の開始に同期してシフ
トデータパルスＤＳがデイジタルシフトレジスタ１３−
１に加えられ、これがシフトクロツク信号ＳＣによつて
順次転送されて、シフトデータパルスＤＳｌ〜ＤＳｍを
作る。First, a shift data pulse DS is sent to the digital shift register 13- in synchronization with the start of the video signal period of the scanning electrode η.
1, which are sequentially transferred by the shift clock signal SC to produce shift data pulses DS1-DSm.

このパルスＤＳｌ〜ＤＳｍはサンプリング時間を決める
サンプリングアパーチヤ信号とアンド回路ＡＤｌ〜ＡＤ
ｍで論理積がとられ、アナログゲートＡＧｌ〜ＡＧｍへ
順次加えていく。アナログゲートＡＧｌ〜ＡＧｍの共通
線には映像信号が加えられており、上記アンド回路．Ａ
Ｄｌ〜ＡＤｍの出力ゲートに加えられているので、映像
信号はサンプリングアパーチヤ信号の期間だけアナログ
ゲートＡＧｌ〜ＡＧｍを通過し、その期間の映像信号振
幅（電圧）がアナログゲートＡＧｌ〜ＡＧｍの出力側に
接続したホールドコンデンサＣｈに充電される。このよ
うにして各データ側電極ｘ１〜Ｘｍに対応した各コンデ
ンサＣｈに映像信号振幅がそれぞれ保持される。〔予備
充電〕映像信号期間が終る少し以前、即ち上記映像信号
のサンプリング中に予備充電信号ＰＲＥが発生して駆動
回路１１を動作状態にする。These pulses DSl to DSm are the sampling aperture signal that determines the sampling time and the AND circuits ADl to AD.
A logical AND is performed on m and sequentially added to analog gates AGl to AGm. A video signal is applied to the common line of analog gates AGl to AGm, and the above-mentioned AND circuit. A
Since it is applied to the output gates of Dl to ADm, the video signal passes through the analog gates AGl to AGm only during the period of the sampling aperture signal, and the video signal amplitude (voltage) during that period is applied to the output side of the analog gates AGl to AGm. The hold capacitor Ch connected to is charged. In this way, the video signal amplitude is held in each capacitor Ch corresponding to each data side electrode x1 to Xm. [Pre-charging] A pre-charging signal PRE is generated slightly before the end of the video signal period, that is, during sampling of the video signal, to put the drive circuit 11 into an operating state.

このとき、回路１４の全ての走査側スイツチング素子Ｓ
Ｓｌ〜ＳＳｎのゲートにオア回路０ｗ１〜０ｗｎを介し
てセツト信号ＳＥＴを供給し全てを０Ｎ状態にする。こ
のときデータ側スイツチング素子回路１３の全駆動トラ
ンジスタＳＤｌ〜ＳＤｍは０ＦＦ状態にされている。ト
ランジスタＳＤｌ〜ＳＤｍ＜７）０ＦＦ状態は、クリア
ゲートパルスＣＬによつてクリアゲートＣＧｌ〜ＣＧｍ
を全て０Ｎ状態にすることにより確実に保たれる。クリ
アゲートパルスＣＬは上記予備充電信号ＰＲＥ及びセツ
ト信号ＳＥＴのパルス期間を完全にカバーするような長
いパルス期間を有している。そして駆動回路１１が共通
線Ａに電圧Ｖｐを印加するので、全てのデータラインｘ
１〜Ｘｍより薄膜ＥＬ表示装置の全絵素に電圧Ｖｐが充
電される。ここで電圧Ｖｐは薄膜ＥＬ素子の発光電圧Ｖ
ｗと閾電１ＥＶｔｈとの間に、Ｖｐ＝Ｖｗ−Ｖｔｈの関
係がある。〔放電変調〕 上記映像信号のサンプリングがデイジタルシフトレジス
タ一１３−１によるｍ番目までの転送が終了し、また上
記予備充電がブランキング期間の前に終了した後、ブラ
ンキング期間の開始と同時に、ストローブパルス信号Ｓ
ＢをアナログゲートＳＧｌ〜ＳＧｍの全部に入力すると
ともにクリアパルスＣＬの印加を止めて、各ホールドコ
ンデンサＣｈに蓄えた映像信号の各瞬時の振幅（電圧）
を一斉に電流型駆動素子ＳＤｌ〜ＳＤｍのゲートへ転送
する。At this time, all scanning side switching elements S of the circuit 14
A set signal SET is supplied to the gates of Sl to SSn via OR circuits 0w1 to 0wn to bring them all into the ON state. At this time, all drive transistors SD1 to SDm of the data side switching element circuit 13 are in the OFF state. In the 0FF state, the transistors SDl to SDm<7) clear gates CGl to CGm by the clear gate pulse CL.
This can be reliably maintained by setting all of them to 0N state. The clear gate pulse CL has a long pulse period so as to completely cover the pulse periods of the precharge signal PRE and set signal SET. Then, since the drive circuit 11 applies the voltage Vp to the common line A, all the data lines x
1 to Xm, all picture elements of the thin film EL display device are charged with voltage Vp. Here, the voltage Vp is the light emission voltage V of the thin film EL element.
There is a relationship of Vp=Vw-Vth between w and threshold voltage 1EVth. [Discharge modulation] After the sampling of the video signal has been transferred up to the mth digital shift register 13-1 and the preliminary charging has been completed before the blanking period, at the same time as the blanking period starts, Strobe pulse signal S
B is input to all analog gates SGl to SGm, and the application of clear pulse CL is stopped to calculate the instantaneous amplitude (voltage) of the video signal stored in each hold capacitor Ch.
are transferred all at once to the gates of the current drive elements SDl to SDm.

上記予備充電の終了と同時にセツトパルス信号ＳＥＴの
印加はなくなり走査側スイツチング回路１４のトランジ
スタＳｓｌ〜Ｓｓｎの全ては０ＦＦにされる。定電流型
駆動素子ＳＤｌ〜ＳＤｍにコンデンサに蓄えられた映像
信号が入力されると、上記予備充電された電荷を定電流
放電して放電変調を行う。At the same time as the preliminary charging ends, the application of the set pulse signal SET is stopped, and all of the transistors Ssl to Ssn of the scanning side switching circuit 14 are set to 0FF. When the video signals stored in the capacitors are input to the constant current drive elements SDl to SDm, the precharged charges are discharged at a constant current to perform discharge modulation.

トランジスタＳＤｉの出力に流れる放電電流をＩｄとし
たとき、但し、Ｃは変調側駆動ラインｘ１〜Ｘｍから見
た各ラインの容量の合計、即ち、マトリツクスパネルの
１絵素容量をＣｅとして全て絵素容量は同じであり総絵
素数がｎのときＣ＝ＮＣｅである。When Id is the discharge current flowing to the output of the transistor SDi, C is the total capacitance of each line seen from the modulation side drive lines x1 to Xm, that is, Ce is the capacitance of one pixel of the matrix panel. The elementary capacitances are the same, and when the total number of picture elements is n, C=NCe.

の関係であり、トランジスタＳＤｌ〜ＳＤｍは定電流型
駆動素子であるから、単位時間当りの放電電圧は、
但し、τは放電時間 となる。Since the transistors SDl to SDm are constant current drive elements, the discharge voltage per unit time is
However, τ is the discharge time.

今、例えば変調側駆動回路１３の素子として入力ゲート
電圧Ｖｇとドレインン電流１ｄが次式の比例関係を有す
るＮチヤンネルＭＯＳトランジスタを使用する。Now, for example, as an element of the modulation-side drive circuit 13, an N-channel MOS transistor whose input gate voltage Vg and drain current 1d have a proportional relationship as shown in the following equation is used.

但し胛はトランジスタのゲートードレィ ン間の
相互コンダクタンスであり、こ の式では比例定数
とする。However, the value is the mutual conductance between the gate and drain of the transistor, and is taken as a proportionality constant in this equation.

変調側駆動回路１３に接続された駆動線Ｘ１を駆動する
定電流型駆動素子ＳＤｌの入力ゲート電圧Ｖｇ（１）と
し、その相互コンダクタンスを胛（１）とした場合、電
圧Ｖｇ（１）を期間γの間、トランジスタＳＤｉのゲー
トに印加した後の駆動線Ｘｉの電圧（１）は、上記（２
），（３）式より 但し、ＩＤはドレイン電流で、放電
電流１Ｄと同じである。When the input gate voltage of the constant current drive element SDl that drives the drive line X1 connected to the modulation side drive circuit 13 is Vg (1), and its mutual conductance is (1), the voltage Vg (1) is the period During γ, the voltage (1) of the drive line Xi after being applied to the gate of the transistor SDi is equal to (2) above.
), from equation (3). However, ID is the drain current, which is the same as the discharge current 1D.

となる。becomes.

回路１３を構成する素子ＳＤｌ〜ＳＤｍの相互コンダク
タンス胛が充分にバラツキの少ない素子であるとすると
、即ちＧｍ（１）′−Ｇｒｎ（Ｋ半１）＝Ｇｍ胛 定数
Ｋとみなすこと力咄が成立し、従つてでは 来、（４）式は次式（５）のようになる。Assuming that the mutual conductance curves of the elements SDl to SDm constituting the circuit 13 are elements with sufficiently small variations, that is, Gm(1)'-Grn(Khalf 1)=Gm loop.Considering the constant K, it holds true. Therefore, the equation (4) becomes the following equation (5).

この（５）式よ電圧（１）を決定するパラメータには、
駆動素子ＳＤｉの入力ゲート電任ｇ（１）と入力ゲート
電圧印加時間γの二つあることが分る。According to this equation (5), the parameters that determine voltage (1) are:
It can be seen that there are two values: the input gate voltage g(1) of the drive element SDi and the input gate voltage application time γ.

従つて、薄膜ＥＬ素子を振幅変調して中間調表示するた
めの手段には、定電流型駆動素子の入力に一定期間映像
信号に対応する振幅を持つ信号を加える方法と、定電流
型駆動素子の入力に映像信号に対応するパルス幅をもち
一定電圧の信号を加える方法がある。Therefore, there are two methods for amplitude modulating a thin film EL element to display halftones: a method of adding a signal having an amplitude corresponding to a video signal for a certain period of time to the input of a constant current type driving element, and a method of adding a signal having an amplitude corresponding to a video signal for a certain period of time to the input of a constant current type driving element. There is a method of adding a constant voltage signal with a pulse width corresponding to the video signal to the input of the video signal.

前者を振幅変調入力信号による振幅変調駆動方式、後者
をパルス幅変調入力信号による振幅変調駆動方式という
。振幅変調入力信号による振幅変調駆動方式は、トラン
ジスタＳＤｉのゲートに映像信号に応じて電圧が変化す
る信号を加えれば、この方式を実施できる。The former is called an amplitude modulation drive method using an amplitude modulation input signal, and the latter is called an amplitude modulation drive method using a pulse width modulation input signal. The amplitude modulation driving method using an amplitude modulation input signal can be implemented by applying a signal whose voltage changes according to the video signal to the gate of the transistor SDi.

またパルス幅変調入力信号による振幅変調駆動方式は、
トランジスタＳＤｉの入力に映像信号に応じてパルス幅
が変化する信号を加えればこの方式を実施てきる。In addition, the amplitude modulation drive method using a pulse width modulation input signal is
This method can be implemented by adding a signal whose pulse width changes depending on the video signal to the input of the transistor SDi.

この本発明の実施例は振幅変調駆動方式を用いて、書込
み絵素に映像信号の大きさに応じた電圧を予備充電する
。This embodiment of the present invention uses an amplitude modulation driving method to precharge write picture elements with a voltage corresponding to the magnitude of a video signal.

〔書込み駆動〕[Write drive]

次の映像信号期間のとき、走査側電極ＹＪの各絵素Ｅ（
１，ｊ），Ｅ（２，ｊ），・・、Ｅ（１，ｊ）・・・・
・・Ｅ（Ｍ，ｊ）を書き込むため、走査側スイツチング
回路１４の全トランジスタＳｓｌ〜Ｓｓｎ及びデータ側
スイツチング回路１３の全トランジスタＳＤｌ〜ＳＤｍ
を０ＦＦ状態にする。During the next video signal period, each picture element E(
1, j), E (2, j),..., E (1, j)...
...In order to write E(M,j), all transistors Ssl to Ssn of the scanning side switching circuit 14 and all transistors SDl to SDm of the data side switching circuit 13
Set to 0FF state.

この状態のとき、変調側駆動電独へ，〜Ｘｍは第２段階
における変調側素子ＳＤｌ〜ＳＤｍの入力に応じた電圧
Ｖ（１）、ｉ＝１、２、・ ・・、ｍにてホールドされ
ている。In this state, ~Xm is held at the voltage V(1), i=1, 2, . . . , m according to the input of the modulation side elements SDl to SDm in the second stage. has been done.

但し、ここで選択された走査電極Ｙｊを駆動する駆動素
子、即ちトランジスタＳＳｊのみデイジタルシフトレジ
スタ１４−１からの出力によつてＯＮにして、他の全て
の走査側駆動素子即ち、トランジスタＳＳＫ半，は０Ｆ
Ｆ状態に保つ。However, only the drive element that drives the scan electrode Yj selected here, that is, the transistor SSj, is turned on by the output from the digital shift register 14-1, and all the other scan side drive elements, that is, the transistors SSK and half, are turned on. is 0F
Keep it in F state.

このとき走査電極Ｙｊが奇数番目の走査電極であるとす
ると、偶数番目の走査電極に接続されたダイオードアレ
イ回路１７の共通線Ｃを書込み信号ＷＰが入力される書
込み駆動回路１９によつて発光閾値電圧Ｖｔｈまで引上
げる。このとき駆動線ｘ１〜ＸｍおよびＹ１〜Ｙｎに接
続された駆動素子ＳＤｌ〜ＳＤｍおよびＳｓｌ〜Ｓｓｎ
は全て０ＦＦ状態にあるから、全ての走査側駆動線は薄
膜ＥＬ装置が容量性素子てあり、変調側駆動線ｘ１〜Ｘ
ｍど走査側駆動線Ｙ１〜Ｙｎは容量結合しているこいう
性質から電圧Ｔｈまで引上げられる。この書込み駆動に
よつて選択走査電極Ｙｊを除く全ての走査側電極ＹＫ半
，は発光閾値電圧Ｔｈ迄引上げられるため変調側電極ｘ
１〜Ｘｍの電圧ｗ（１）、ｉ＝１、２、・・ｍはとなる
。At this time, if the scan electrode Yj is an odd-numbered scan electrode, the light emission threshold is set by the write drive circuit 19 to which the write signal WP is inputted to the common line C of the diode array circuit 17 connected to the even-numbered scan electrode. The voltage is raised to Vth. At this time, drive elements SDl to SDm and Ssl to Ssn connected to drive lines x1 to Xm and Y1 to Yn
are all in the 0FF state, all scanning side drive lines have thin film EL devices with capacitive elements, and the modulation side drive lines x1 to X
The scanning side drive lines Y1 to Yn are capacitively coupled and are pulled up to the voltage Th. Due to this writing drive, all the scan side electrodes YK and half except the selected scan electrode Yj are raised to the light emission threshold voltage Th, so that the modulation side electrode x
The voltage w(1) from 1 to Xm, i=1, 2, . . . m is as follows.

選択された走査電糟ｊのトランジスタは０Ｎ状”態であ
るため、選択走査電極Ｙｊ上の絵素Ｅ（１，．ｊ）には
（６）式の電圧が印加され書き込み電圧Ｖｗ（１）に対
応した発光が行われる。Since the transistor of the selected scan electrode j is in the 0N state, the voltage of formula (6) is applied to the picture element E(1,.j) on the selected scan electrode Yj, and the write voltage Vw(1) Light emission corresponding to is performed.

一方、選択されていない走査電極ＹＫ半，の絵素Ｅ（Ｉ
ＮＫ半ｊ）に印加される電圧はＶ（１）である。On the other hand, the picture element E (I
The voltage applied to NK half j) is V(1).

選択走査電極ＹＪ上の選択絵素を発光せしめ、非選択走
査電極ＹＫ半、上の非選択絵素を発光させないようにす
るためには上記各電圧はの関係になるように共通線駆動
回路１１，１８，１９の各電圧を設定しておく。In order to cause the selected picture element on the selected scanning electrode YJ to emit light and to prevent the unselected picture element on the non-selected scanning electrode YK half from emitting light, the common line drive circuit 11 is set so that the above voltages have the following relationship. , 18, and 19 are set in advance.

この実施例において、Ｖｐ−．ＡＶｔｈに設定された。
以上により選択走査電極Ｙｊ上の絵素を書込み駆動する
ことができる。In this example, Vp-. It was set to AVth.
As described above, the picture element on the selected scan electrode Yj can be written and driven.

この書込み駆動において、偶数番目の走査線Ｙｊ＋ｉの
絵素を書込みするときは、奇数番目の走査駆動線に接続
されたダイオードアレイ１６の共通線Ｂを駆動する書込
み駆動回路１８によつて発光スレツシヨン電止までの引
上げ駆動を行ない、同時に走査側駆動回路の駆動素子Ｓ
ＳＪ＋１のみを書込みパルスＷＰの期間中ＯＮ状態にす
る。In this write drive, when writing picture elements on even-numbered scanning lines Yj+i, the light-emitting threshold voltage is At the same time, the drive element S of the scanning side drive circuit
Only SJ+1 is turned on during the write pulse WP.

上記書込みパルスＷＰのパルス幅は映像信号期間の前半
分程度あり、書込み駆動を駆動線の線抵抗のバラツキの
影響を受けないように充分に長い期間、書込み電圧を印
加する。クリアーパルスＣＬはこの期間中もクリアーゲ
ートＣＧｌ〜ＣＧｍに供給され、ＯＮ状態を保ち、定電
流駆動素子ＳＤｌ〜ＳＤｍの０ＦＦ状態を確実にする。The pulse width of the write pulse WP is about the first half of the video signal period, and the write voltage is applied for a sufficiently long period so that the write drive is not affected by variations in the line resistance of the drive line. The clear pulse CL is supplied to the clear gates CGl to CGm during this period as well, maintaining the ON state and ensuring the 0FF state of the constant current drive elements SDl to SDm.

このクリアーゲートＣＧｌ〜ＣＧｍが０ＦＦ状態になる
のはストローブ信号がブランキング期間中に入力され、
定電流素子ＳＤｌ〜ＳＤｍが定電流変調放電駆動を行う
ときだけである。クリア・−パルスＣＬがブランキング
期間を除き他の期間中入力される理由は、薄膜ＥＬ素子
が比較的高電圧素子（あるため、入力側への帰還による
悪影響、即ちサンプリング中のホールドコンデンサＣｈ
へ蓄えられる映像信号の瞬時の振幅に駆動雑音が重畳さ
れたり、駆動素子の動作が不安定になるのを避けるため
に、クリアーゲートＣＧｌ〜ＣＧｍによつて定電流駆動
素子のゲート入力を低インピーダンスで接地しておくた
めである。このようにして走査駆動線Ｙｊ番目の映像信
号の書込み駆動は、次の走査駆動線ＹＪ＋１番目の映像
信号をサンプリングしている期間中に行う。The clear gates CGl to CGm become 0FF when the strobe signal is input during the blanking period.
This is only when the constant current elements SDl to SDm perform constant current modulation discharge drive. The reason why the clear pulse CL is input during other periods except the blanking period is because the thin film EL element is a relatively high voltage element (therefore, there is an adverse effect due to feedback to the input side, i.e., the hold capacitor Ch during sampling).
In order to prevent drive noise from being superimposed on the instantaneous amplitude of the video signal stored in the drive element and to avoid unstable operation of the drive element, clear gates CGl to CGm connect the gate input of the constant current drive element to a low impedance. This is to keep it grounded. In this way, the writing drive of the video signal on the scan drive line Yj is performed during the period when the video signal on the next scan drive line YJ+1 is being sampled.

この書込み駆動をしているとき、変調側駆動回路１３て
は次の走査駆動線ＹＪ＋１の映像信号を前記〔映像信号
のサンプリング〕する動作を行つている。そして書込み
駆動が終り、次のブランキング期間の前に前記〔予備充
電〕駆動を行う。このように本発明は走査側駆動線Ｙｊ
番目のサンプリングしている期間中、走査側駆動線Ｙ，
−１番目の映像信号に対する書込み駆動と、走査側駆動
線Ｙｊ番目のための予備充電駆動を行ない、走査側駆動
線Ｙｊのブランキング期間中に走査側駆動線Ｙｊに対す
る変調放電駆動を行うものである。従つて本発明の方式
は基本的には予備充電、放電変調、書込み駆動の３モー
ド駆動である。第４図は映像信号に対する予備充電、放
電変調、書込み駆動の各モードのタイミングの関係を示
す。第５図は映像信号と、変調側駆動線Ｘ，−１，Ｘｉ
．．Ｘ１＋１と、走査側駆動線Ｙｊ−２，Ｙ，−１，Ｙ
ｊにおける駆動波形を示す。During this write drive, the modulation side drive circuit 13 performs the operation of [sampling the video signal] of the video signal of the next scanning drive line YJ+1. After the write drive is completed, the [preliminary charging] drive is performed before the next blanking period. In this way, the present invention provides scanning side drive line Yj
During the th sampling period, the scanning side drive line Y,
- It performs write drive for the first video signal and pre-charging drive for the scanning side drive line Yj, and performs modulation discharge driving for the scanning side drive line Yj during the blanking period of the scanning side drive line Yj. be. Therefore, the method of the present invention is basically a three-mode drive: preliminary charging, discharge modulation, and write drive. FIG. 4 shows the timing relationship of each mode of pre-charge, discharge modulation, and write drive with respect to the video signal. Figure 5 shows the video signal and the modulation side drive lines X, -1, Xi
．． ．． X1+1 and scanning side drive line Yj-2, Y, -1, Y
The drive waveform at j is shown.

以上の駆動を繰返して走査側駆動線１，２，３，−，ｎ
と順次書込み駆動を行い、−フイールドの走査が終つた
後、垂直同期信号のブランキング期間のとき、リフレツ
シユ駆動を行う。By repeating the above driving, the scanning side drive lines 1, 2, 3, -, n
Write driving is performed sequentially, and after the scanning of the - field is completed, refresh driving is performed during the blanking period of the vertical synchronizing signal.

リフレツシユ駆動は駆動回路１５、ダイオードアレイ回
路１６，１７，２０駆動回路２１によつて行われる。こ
のとき走査側スイツチング回路１４の全トランジスタＳ
ｓｌ〜Ｓｓｎはオフ、データ側スイツチング回路１３の
全トランジスタＳＤｌ〜ＳＤｍはオフにされる。回路１
５と２１の入力に駆動パルスＲＥＦ（５ＳＩが同時に供
給され、ＥＬパネル全面にリフレツシユパルスを印加す
る。リフレツシユパルスの電圧Ｖｒは上記各走査電極ご
とにより加えられた最高輝度の書込み電圧と等しく、薄
膜ＥＬ表示装置にとつて逆極性になるよう加える。従つ
て薄膜ＥＬ表示装置は書込み電圧とリフレツシユパルス
とで交番駆動されることになる。リフレツシユパルスが
加えられるとき、書込み電圧が加えられた絵素は分極し
ているため、この分極による電界とリフレツシユパルス
とが重畳して書込み絵素のみ発光させる。書込み絵素の
分極量は発光輝度の大きさに比例しているので、リフレ
ツシユパルスが印加されたときも上記分極量に応じた発
光、即ち中間調表示をする。またリフレツシユパルスは
分極の偏りをなくし次のフイールドで書込み電圧が加え
られたときに書込み絵素の発光を可能にしている。リフ
レツシユ駆動の後、回路１４のセツト入力信号ＳＥＴを
供給してトランジスタＳｓｌ〜Ｓｓｎをオンし、パネル
全面に充電されたリフレツシユ電圧Ｖｒの電荷を放電さ
せ、リフレツシユ駆動を完了する。Refresh drive is performed by a drive circuit 15, diode array circuits 16, 17, 20 and a drive circuit 21. At this time, all transistors S of the scanning side switching circuit 14
sl to Ssn are turned off, and all transistors SDl to SDm of the data side switching circuit 13 are turned off. circuit 1
Drive pulses REF (5SI) are simultaneously supplied to inputs 5 and 21, and a refresh pulse is applied to the entire surface of the EL panel.The voltage Vr of the refresh pulse is equal to the maximum brightness writing voltage applied to each of the above scanning electrodes. , are applied so that they are of opposite polarity to the thin film EL display device.Thus, the thin film EL display device is driven alternately by the write voltage and the refresh pulse.When the refresh pulse is applied, the write voltage is applied to the thin film EL display device. Since the written picture element is polarized, the electric field due to this polarization and the refresh pulse are superimposed to cause only the written picture element to emit light.The amount of polarization of the written picture element is proportional to the magnitude of the luminance, so When a refresh pulse is applied, light is emitted according to the amount of polarization, that is, a half-tone display is performed.The refresh pulse also eliminates polarization bias, so that when a write voltage is applied in the next field, the writing picture element After the refresh drive, the set input signal SET of the circuit 14 is supplied to turn on the transistors Ssl to Ssn, and the charge of the refresh voltage Vr charged on the entire surface of the panel is discharged, and the refresh drive is completed. do.

このリフレツシユ駆動の際の垂直同期信号と、信号ＲＥ
Ｆ，ＳＩと、信号ＳＥＴのタイミングを第６図に示す。The vertical synchronization signal and the signal RE during this refresh drive
FIG. 6 shows the timing of F, SI and the signal SET.

以上の各走査側電極の書込み駆動及びリフレツシユ駆動
が繰返されてテレビジヨン映像の表示が行わる。以上の
如く本発明によればテレビジヨン映像信号を用いて薄膜
ＥＬ表示装置によるテレビジヨン表示が行われる。The above writing drive and refresh drive of each scanning side electrode is repeated to display a television image. As described above, according to the present invention, television display is performed by a thin film EL display device using a television video signal.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は薄膜ＥＬ表示装置の一部切欠き斜視図、第２図
は本発明の装置の回路図、第３図は第２図の回路のタイ
ムチヤート、第４図は書込み動作をする各駆動モードの
タイミング図、第５図は各駆動線の電圧波形図、第６図
はリフレツシユ駆動のタイムチヤートである。 １０：薄膜ＥＬ表示装置、１１：駆動回路、１３：変調
回路、１４：走査側スイツチング回路、１５：リフレツ
シユ駆動回路、１８，１９：書込み駆動回路。FIG. 1 is a partially cutaway perspective view of a thin film EL display device, FIG. 2 is a circuit diagram of the device of the present invention, FIG. 3 is a time chart of the circuit in FIG. FIG. 5 is a timing diagram of the drive mode, FIG. 5 is a voltage waveform diagram of each drive line, and FIG. 6 is a time chart of refresh drive. 10: thin film EL display device, 11: drive circuit, 13: modulation circuit, 14: scanning side switching circuit, 15: refresh drive circuit, 18, 19: write drive circuit.

Claims (1)

【特許請求の範囲】[Claims] １ 薄膜ＥＬ発光層と誘電体層から成る容量特性を有す
る積層体を、互いに交差する方向に配列されたデータ電
極群と走査電極群から成るマトリックス電極構造で挾設
して成る薄膜ＥＬ表示装置に於いて、映像信号に対応し
た電荷量を各データ電極毎に蓄積する電荷保持手段を設
け、前記両電極間に予備充電電圧を印加した後、各デー
タ電極に接続された定電流素子に前記電荷保持手段の電
荷量を印加して前記予備充電電圧を放電変調することに
より、両電極間に前記映像信号に対応した変調充電電圧
を形成し、該変調充電電圧と両電極間に印加される発光
駆動電圧の重畳電圧により、前記映像信号に対応したＥ
Ｌ発光を生起せしめ、上記動作を各走査電極毎に順次繰
り返すことにより、前記映像信号に対応した表示を実行
することを特徴とする薄膜ＥＬ表示装置の駆動方法。1. A thin film EL display device in which a laminate having capacitive characteristics consisting of a thin film EL light emitting layer and a dielectric layer is sandwiched between a matrix electrode structure consisting of a data electrode group and a scanning electrode group arranged in directions that intersect with each other. A charge holding means is provided for storing an amount of charge corresponding to a video signal in each data electrode, and after applying a preliminary charging voltage between both electrodes, the charge is transferred to a constant current element connected to each data electrode. By discharging and modulating the preliminary charging voltage by applying the amount of charge of the holding means, a modulated charging voltage corresponding to the video signal is formed between the two electrodes, and the modulated charging voltage and the light emission applied between the two electrodes are generated. Due to the superimposed voltage of the drive voltage, E corresponding to the video signal is
A method for driving a thin film EL display device, characterized in that display corresponding to the video signal is performed by causing L light emission and repeating the above operation for each scanning electrode in sequence.