JPS6043971A - 黒レベル再生回路 - Google Patents
黒レベル再生回路Info
- Publication number
- JPS6043971A JPS6043971A JP58152924A JP15292483A JPS6043971A JP S6043971 A JPS6043971 A JP S6043971A JP 58152924 A JP58152924 A JP 58152924A JP 15292483 A JP15292483 A JP 15292483A JP S6043971 A JPS6043971 A JP S6043971A
- Authority
- JP
- Japan
- Prior art keywords
- black
- level
- circuit
- black peak
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/165—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＴＶ受像機等において黒レベルを安定釘止ず
るための黒レベル再生回路に関する。
るための黒レベル再生回路に関する。
背景技術とその問題点
一般にビデオ信号は最熱の基準となるペデスタルレベル
に対して実際の照レベルが白側に浮いた状態で送られて
来る。この黒レベルとペデスタルレベルとの差はセット
アツプと称されていて、放送局の都合やＴＶ左カメラは
家庭用ＶＴｌ’ｌの製造メーカーや機種の相違により異
なり、かなりｉｘ広くばらつく。このため再生側（モニ
ターＴＶ）において、黒レベルを正しく再生すること（
信号）黒レベル（！：％ＣＲＴのカントオフレベルトラ
一致させること）が必要となる。
に対して実際の照レベルが白側に浮いた状態で送られて
来る。この黒レベルとペデスタルレベルとの差はセット
アツプと称されていて、放送局の都合やＴＶ左カメラは
家庭用ＶＴｌ’ｌの製造メーカーや機種の相違により異
なり、かなりｉｘ広くばらつく。このため再生側（モニ
ターＴＶ）において、黒レベルを正しく再生すること（
信号）黒レベル（！：％ＣＲＴのカントオフレベルトラ
一致させること）が必要となる。
従来の黒レベル再生方式としては、例えば１垂直走査区
間の黒ピークを検出し、この黒ピークレベルがペデスタ
ルレベルと一致するように信号全体の輝度レベルを下げ
る方式が知られている。この方式はＣＲＴのビーム電流
が増大したとき、これを検出してコントラストを下げる
ようにしだ新開コントラストＡ Ｂ Ｌ （Ａｕｔｏｍ
ａｔｉｃ Ｂｅａｍ Ｌｉｍ１ｔｔｅｒ）と併用して良
好な黒再生ができるようになっている。
間の黒ピークを検出し、この黒ピークレベルがペデスタ
ルレベルと一致するように信号全体の輝度レベルを下げ
る方式が知られている。この方式はＣＲＴのビーム電流
が増大したとき、これを検出してコントラストを下げる
ようにしだ新開コントラストＡ Ｂ Ｌ （Ａｕｔｏｍ
ａｔｉｃ Ｂｅａｍ Ｌｉｍ１ｔｔｅｒ）と併用して良
好な黒再生ができるようになっている。
一般にこのような黒再生システムを備えたＴＶ受像機に
おいては、黒ピーク検出回路が設けられている。この黒
ピーク検出回路は通常ピークホ−ルド回路で構成され、
ピークホールドコンデンサ、及びこのコンデンサを黒ピ
ーク値に非常に早い時定数（アタックタイム）で充電す
る充電回路、及び画面に応じて変化する黒ピークに追従
してピークホールド値を更新するための遅い時定数（リ
カバＩＪ −タイム）の放電回路を備えている。
おいては、黒ピーク検出回路が設けられている。この黒
ピーク検出回路は通常ピークホ−ルド回路で構成され、
ピークホールドコンデンサ、及びこのコンデンサを黒ピ
ーク値に非常に早い時定数（アタックタイム）で充電す
る充電回路、及び画面に応じて変化する黒ピークに追従
してピークホールド値を更新するための遅い時定数（リ
カバＩＪ −タイム）の放電回路を備えている。
戸ヤンネル切換時などに振［１］の大きいノイズがこの
黒ピーク検出回路に入力されると、このノイズのピーク
値をボールドした状態になり、この状（ｉ４は、ホール
ドコンデンサが十分に放電されるまでノーヤンネルリＪ
４Ａ後数秒間統く。その間はノイズのピークが黒ピー
ク吉みなされるため、黒再生回路が、與・助作して白っ
ぽい画面となる。
黒ピーク検出回路に入力されると、このノイズのピーク
値をボールドした状態になり、この状（ｉ４は、ホール
ドコンデンサが十分に放電されるまでノーヤンネルリＪ
４Ａ後数秒間統く。その間はノイズのピークが黒ピー
ク吉みなされるため、黒再生回路が、與・助作して白っ
ぽい画面となる。
発明の目的
゛・１【発明はこのような問題を解消した黒再生システ
ムを提供することを目的とする。
ムを提供することを目的とする。
発明の、慨安
、！１り発明の黒レベル再生回路は、アタックク・ｆム
がＨ＞ （リＨ／７バリータイムが遅いコンデンサ充放
電回ｆ！ｉｓ ｉ ６ｔｆｉえる黒ピークホールド回路
と、検出された黒ピーク値に基いて映像信号のレベルを
制御して画面上で黒再生を行うための黒レベル補正回路
と、上記黒ピークホールド回路が所定の黒レベル以下の
−ＩＮ号をホールドしないように上記黒ピークホールド
回路の出力を一定値に制限するレベル制限回路とを具備
し、とのイｄ成により、ノイズｌこ対して安定な黒ピー
ク検出に基ずく黒１」ｆ生を行っている。
がＨ＞ （リＨ／７バリータイムが遅いコンデンサ充放
電回ｆ！ｉｓ ｉ ６ｔｆｉえる黒ピークホールド回路
と、検出された黒ピーク値に基いて映像信号のレベルを
制御して画面上で黒再生を行うための黒レベル補正回路
と、上記黒ピークホールド回路が所定の黒レベル以下の
−ＩＮ号をホールドしないように上記黒ピークホールド
回路の出力を一定値に制限するレベル制限回路とを具備
し、とのイｄ成により、ノイズｌこ対して安定な黒ピー
ク検出に基ずく黒１」ｆ生を行っている。
実施例
第１図は本発明を適用した黒レベル以下回路の回路図で
、第２図はｇ１図の入力ビデオ（ｇ号の波形図である。
、第２図はｇ１図の入力ビデオ（ｇ号の波形図である。
第１図において点腺で囲まれたブロック（１）は黒ピー
クホールド回路であって、トランジスタ対ＱＩ、Ｃ２（
コンパレータ）及ヒホールドコンデンサＣを備えている
。コンパレータを構成するトランジスタ対Ｑ１、Ｃ２の
一方（Ｑｌ）のペースには第２図のように電位１ｇ９１
ごペデスタルクランプされたビデオ信号が与えられる。
クホールド回路であって、トランジスタ対ＱＩ、Ｃ２（
コンパレータ）及ヒホールドコンデンサＣを備えている
。コンパレータを構成するトランジスタ対Ｑ１、Ｃ２の
一方（Ｑｌ）のペースには第２図のように電位１ｇ９１
ごペデスタルクランプされたビデオ信号が与えられる。
また他方のトランジスタＱ２のペースはホールドコンデ
ンサＣの一端が結合され、黒ピークホールド電圧がコン
デンサの充電電圧の形で与えられている。
ンサＣの一端が結合され、黒ピークホールド電圧がコン
デンサの充電電圧の形で与えられている。
なお第２図に示す黒ピークレベルが最熱側（ペデスタル
レベル）に近いほどホールドコンデンサＣはより充電さ
れ、ピークホールド値は接地側に低く ｊ、にる。
レベル）に近いほどホールドコンデンサＣはより充電さ
れ、ピークホールド値は接地側に低く ｊ、にる。
またホールドコンデンサＣと並列に放電抵抗Ｒが結合さ
れていて、比較的遅い時定数（リカバリータイム）でコ
ンデンサが放電され、時々刻々変化する映像の黒ビーク
ｌこ追従してホールド値が更、ｉ、ｌｉされるようにな
っている。
れていて、比較的遅い時定数（リカバリータイム）でコ
ンデンサが放電され、時々刻々変化する映像の黒ビーク
ｌこ追従してホールド値が更、ｉ、ｌｉされるようにな
っている。
コンパレータを構成するトランジスタＱ１、Ｃ２のエミ
ッタは共通接続されていて、ブランキングパルス源（２
）に接続され、同期信号区間ではブランキングパルス源
（２）によってトランジスタＱ１、Ｃ２がオフとなって
、同期先端レベルを黒ピークとして誤検出することが無
いようになっている。
ッタは共通接続されていて、ブランキングパルス源（２
）に接続され、同期信号区間ではブランキングパルス源
（２）によってトランジスタＱ１、Ｃ２がオフとなって
、同期先端レベルを黒ピークとして誤検出することが無
いようになっている。
トランジスタＱ２のペースにおける黒ピークホールドレ
ベルよリモトランジスタＱｌのペースにＩＪけるビデオ
・（８号のｐ４４号のピークが低いと、Ｃ２がオンでＱ
ｌがオフとなる。するとトランジスタＱ２のコレクタに
おけるダイオードＤ１及びトランジスタＱ５で構成され
たカレントミラーに電流が流れ、この電流によってトラ
ンジスタＱ４がオンとなる。このトランジスタＱ４は、
コンデンサＣの一端と接地との間に小抵抗ｒと直列に挿
入されているので、Ｃ４がオンになると、充電電流がｖ
ｃｅラインからコンデンサＣ１抵抗ｒ、）ランジスタＱ
４を通ってシ）ヒれ、トランジスタＱ２のペースが入力
信号の黒ピークに達してＣ２、Ｃ５、Ｃ４がオフになる
まで、コンデンサＣが充電される。充電時定数（アタッ
クタイム）は非常に小さく設定されている。
ベルよリモトランジスタＱｌのペースにＩＪけるビデオ
・（８号のｐ４４号のピークが低いと、Ｃ２がオンでＱ
ｌがオフとなる。するとトランジスタＱ２のコレクタに
おけるダイオードＤ１及びトランジスタＱ５で構成され
たカレントミラーに電流が流れ、この電流によってトラ
ンジスタＱ４がオンとなる。このトランジスタＱ４は、
コンデンサＣの一端と接地との間に小抵抗ｒと直列に挿
入されているので、Ｃ４がオンになると、充電電流がｖ
ｃｅラインからコンデンサＣ１抵抗ｒ、）ランジスタＱ
４を通ってシ）ヒれ、トランジスタＱ２のペースが入力
信号の黒ピークに達してＣ２、Ｃ５、Ｃ４がオフになる
まで、コンデンサＣが充電される。充電時定数（アタッ
クタイム）は非常に小さく設定されている。
このようにして得られたコンデンサＣの一端のピークホ
ールド値は黒レベル補正部（３）に導出される。この黒
レベル補正回路（３）は例えば黒ピーク値がペデスタル
レベルＥｐ に対して浮き上がっている場合に、その浮
き上がり量に応じて入力ビデオ信号ρ７の黒レベルがペ
デスタルと一致するようにレベル補正を行うような回路
であってよい。
ールド値は黒レベル補正部（３）に導出される。この黒
レベル補正回路（３）は例えば黒ピーク値がペデスタル
レベルＥｐ に対して浮き上がっている場合に、その浮
き上がり量に応じて入力ビデオ信号ρ７の黒レベルがペ
デスタルと一致するようにレベル補正を行うような回路
であってよい。
黒ピークホールド回路（１）の出力は検出レベルリミツ
ター（４）にも送られる。このリミッタ−（４）は差動
アンプを’ｔ１゛’ｊ成するトランジスタ対Ｑ５、Ｑ６
を（＋ｉｉ＋え、その一方（Ｑ５）にピークホールド値
が与えられると共に、他方（Ｑ６）にはペデスタルクラ
ンプ電位Ｅｐ が与えられる。この差動アンプの出力は
トランジスタ対Ｑ７、Ｑ８から成るディテクターに与え
られ、その出力レベルが弁別される。
ター（４）にも送られる。このリミッタ−（４）は差動
アンプを’ｔ１゛’ｊ成するトランジスタ対Ｑ５、Ｑ６
を（＋ｉｉ＋え、その一方（Ｑ５）にピークホールド値
が与えられると共に、他方（Ｑ６）にはペデスタルクラ
ンプ電位Ｅｐ が与えられる。この差動アンプの出力は
トランジスタ対Ｑ７、Ｑ８から成るディテクターに与え
られ、その出力レベルが弁別される。
左動アンプ（Ｑ５、Ｑ６）のコレクタ負荷抵抗Ｒ１、Ｒ
２はＲ１＜ｉこ２となっていて、Ｑ５、Ｑ６がバランス
しているとき、ゲイデクターを構成するトランジスタＱ
８がオンでＱ７がオフである。
２はＲ１＜ｉこ２となっていて、Ｑ５、Ｑ６がバランス
しているとき、ゲイデクターを構成するトランジスタＱ
８がオンでＱ７がオフである。
チャンネル切換時などに大振巾ノイズがビデオ信号の代
りに入力されると、黒ピークホールド回ト、１（１）が
ノイズのピークを黒信号として誤検出するが、そのピー
クホールド値が一定以下、即ち、第２図のＥ、−ΔＥよ
り下ると、ディテクターのトランジスタＱ７がオンでＱ
８がオフに反転する。すｂとトランジスタＱ７のコレク
タに電流が流れて、ｌ・ジンジスタＱ９がオンとなる。
りに入力されると、黒ピークホールド回ト、１（１）が
ノイズのピークを黒信号として誤検出するが、そのピー
クホールド値が一定以下、即ち、第２図のＥ、−ΔＥよ
り下ると、ディテクターのトランジスタＱ７がオンでＱ
８がオフに反転する。すｂとトランジスタＱ７のコレク
タに電流が流れて、ｌ・ジンジスタＱ９がオンとなる。
この結果、トランジスタＱ９、抵抗Ｒ３、抵抗ｒ、）ラ
ンジスタＱ４を通って電流が流れ、コンデンサＣの一端
のホールド電圧がＥｐ−ΔＥよりも下らないように一定
値に固定される。ΔＥに対応した検出レベルリミッタ−
（１１）におけるディテクター（Ｑ７、Ｑ８）のスレッ
ショール゛ドレベルは、抵抗Ｒ１、Ｒ２の比率及び差動
アンプ（Ｑ５、Ｑ６）のゲインによって定めることがで
きる。
ンジスタＱ４を通って電流が流れ、コンデンサＣの一端
のホールド電圧がＥｐ−ΔＥよりも下らないように一定
値に固定される。ΔＥに対応した検出レベルリミッタ−
（１１）におけるディテクター（Ｑ７、Ｑ８）のスレッ
ショール゛ドレベルは、抵抗Ｒ１、Ｒ２の比率及び差動
アンプ（Ｑ５、Ｑ６）のゲインによって定めることがで
きる。
ノイズが無くなって正規のビデオ信号が入力されるよう
になれば、黒ピークホールド回路（１）は新らしい黒ピ
ーク呟を直ちにホールドする。このため従来の如くに、
ノイズによって黒ピークホールドが妨害されることが無
くなり、安定した画面が得られる。
になれば、黒ピークホールド回路（１）は新らしい黒ピ
ーク呟を直ちにホールドする。このため従来の如くに、
ノイズによって黒ピークホールドが妨害されることが無
くなり、安定した画面が得られる。
第６図は無再生のための黒レベル補正回路（３）の−例
を示す回路図である。入力のビデオ信号は１倍アンプ（
６）及び加算器（７）を経て導出されると共に、黒検出
回路（８）にも与えられて、一定のスレッショールド以
下の黒信号が検出される。検出された黒信号はゲインコ
ントロールアン、／ （０） −Ｑ ケインコントロー
ルされてから加算器（７）に与えられる。これによって
黒信号の伸装」・９作が行われる。黒伸長は、コンパレ
ータ（１０）において、黒ピークホールド値（す（５１
図の黒ピークホールド回路（１）の出力）とベデスクル
クランプ’ｉ４４位Ｅｐ とを比較し、比較結果の一訛
分（誤差）に応じて行われる。即ち、黒ピークホールド
値がペデスタルレベルＥｐ と一致するよ・うな黒伸長
が行オ）れる。黒伸長されたビデオ信号によりＣＲＴの
カッＩ・オフと黒レベルとが一致するように黒晦現され
た画像が得られる。
を示す回路図である。入力のビデオ信号は１倍アンプ（
６）及び加算器（７）を経て導出されると共に、黒検出
回路（８）にも与えられて、一定のスレッショールド以
下の黒信号が検出される。検出された黒信号はゲインコ
ントロールアン、／ （０） −Ｑ ケインコントロー
ルされてから加算器（７）に与えられる。これによって
黒信号の伸装」・９作が行われる。黒伸長は、コンパレ
ータ（１０）において、黒ピークホールド値（す（５１
図の黒ピークホールド回路（１）の出力）とベデスクル
クランプ’ｉ４４位Ｅｐ とを比較し、比較結果の一訛
分（誤差）に応じて行われる。即ち、黒ピークホールド
値がペデスタルレベルＥｐ と一致するよ・うな黒伸長
が行オ）れる。黒伸長されたビデオ信号によりＣＲＴの
カッＩ・オフと黒レベルとが一致するように黒晦現され
た画像が得られる。
第４図はｅ＋’、 １ ｉｌｌの検出レベルリミッタ−
の変形（、す・針示す回路１′Ａであって、この場合に
は、ペデスタルｌ／ペルＥｐ にアノードが接続された
ダイオード１１３１がリミッタ−の機１１ヒを有してい
る。第１図と同１．）な黒ピークホールド回路（１）の
出力がＥｐ−ＶＦ（■１．・ はダイオード（１３）の
オン電圧）よりも下ろうとすると、ダイオード（１３）
がオンとなり、ピークホールド′１ｄ圧がＥｐ −ＶＦ
に保持（制限）されるように成っている。
の変形（、す・針示す回路１′Ａであって、この場合に
は、ペデスタルｌ／ペルＥｐ にアノードが接続された
ダイオード１１３１がリミッタ−の機１１ヒを有してい
る。第１図と同１．）な黒ピークホールド回路（１）の
出力がＥｐ−ＶＦ（■１．・ はダイオード（１３）の
オン電圧）よりも下ろうとすると、ダイオード（１３）
がオンとなり、ピークホールド′１ｄ圧がＥｐ −ＶＦ
に保持（制限）されるように成っている。
発明の効果
１４．６明はＬ述の如く、黒レベル再生回路における黒
ピークホールド回路にホールドレベルの制限回路を設け
たので、ノイズににって黒ピークホールド値が異常に低
下してそのホールド回路の長いリカバリータイムによっ
て異常なホールド状態が長く続くようなことが全くなく
、ノイズが入力されてもホールドレベルが一定以下に下
ることがないので、従ってホールドのりカバリ−タイム
が１趣くても正常なホールド回路々にたたぢに復帰でき
、画像に与える影響が少ない。
ピークホールド回路にホールドレベルの制限回路を設け
たので、ノイズににって黒ピークホールド値が異常に低
下してそのホールド回路の長いリカバリータイムによっ
て異常なホールド状態が長く続くようなことが全くなく
、ノイズが入力されてもホールドレベルが一定以下に下
ることがないので、従ってホールドのりカバリ−タイム
が１趣くても正常なホールド回路々にたたぢに復帰でき
、画像に与える影響が少ない。
第１図は本発明による黒レベル再生回Ｄ＆の回路図、第
２図は第１図における入力ビデオ信号の波形図、第６図
は第１図の黒レベル補〒Ｅ部のブロックアン（、第４図
は第１図の変形例を示す回路１矧である。 なお図面に用いた符号において、 （１） ・黒ピークホールドｊ（！ｌ Ｅ谷（２）・・
・・・・−・ ブンンキ／グパルス源（３）・ ・ ・
黒レベルＦＩｉｉ正部（４） ・ ・・ 、険出レベ
ルリミソター（６） ・ ・・ １倍アンプ （力 ・・・ 加算器 （８） ・−・ 黒検出回路 （９） ・ ・ ・ ゲインコントロールアンプ＋１ｉ
１） ・−コンパレータ （則 ・・ダイオード −Ｑ汐）る。 代理人 上屋 勝 常 包 芳 男 杉浦俊貴
２図は第１図における入力ビデオ信号の波形図、第６図
は第１図の黒レベル補〒Ｅ部のブロックアン（、第４図
は第１図の変形例を示す回路１矧である。 なお図面に用いた符号において、 （１） ・黒ピークホールドｊ（！ｌ Ｅ谷（２）・・
・・・・−・ ブンンキ／グパルス源（３）・ ・ ・
黒レベルＦＩｉｉ正部（４） ・ ・・ 、険出レベ
ルリミソター（６） ・ ・・ １倍アンプ （力 ・・・ 加算器 （８） ・−・ 黒検出回路 （９） ・ ・ ・ ゲインコントロールアンプ＋１ｉ
１） ・−コンパレータ （則 ・・ダイオード −Ｑ汐）る。 代理人 上屋 勝 常 包 芳 男 杉浦俊貴
Claims (1)
- アクツクタイムが早くリカバリータイムが遅いコンデン
サ充放電回路を備える黒ピークホールド回路と、検出さ
れた黒ピーク値に基いて映像信号のレベルを制御して画
面上で黒再生を行うための黒レベル補正回路と、上記黒
ピークホールド回路が所定の黒レベル以下の信号をホー
ルドしないように上記黒ピークボールド回路の出力を一
定値に制限するレベル制限回路とを具備する黒レベル再
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152924A JPS6043971A (ja) | 1983-08-22 | 1983-08-22 | 黒レベル再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152924A JPS6043971A (ja) | 1983-08-22 | 1983-08-22 | 黒レベル再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043971A true JPS6043971A (ja) | 1985-03-08 |
| JPH0552707B2 JPH0552707B2 (ja) | 1993-08-06 |
Family
ID=15551117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152924A Granted JPS6043971A (ja) | 1983-08-22 | 1983-08-22 | 黒レベル再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043971A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101629577B1 (ko) * | 2014-12-10 | 2016-06-13 | 현대오트론 주식회사 | 카메라를 이용한 모니터링 방법 및 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675780A (en) * | 1979-11-26 | 1981-06-23 | Sony Corp | Video signal processing circuit |
-
1983
- 1983-08-22 JP JP58152924A patent/JPS6043971A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675780A (en) * | 1979-11-26 | 1981-06-23 | Sony Corp | Video signal processing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552707B2 (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280356A (en) | Clamp circuit for clamping video signal including synchronizing signal at a prescribed potential | |
| US4667242A (en) | Automatic gain control circuit | |
| JPS5840389B2 (ja) | 同期利得制御回路 | |
| JPS5875973A (ja) | 同期回路 | |
| US4658297A (en) | Automatic gain control circuit | |
| JPH0532948B2 (ja) | ||
| US5867222A (en) | Video sync signal slicing using variable gain control | |
| JPS6043971A (ja) | 黒レベル再生回路 | |
| KR960015010B1 (ko) | 게인제어앰프 | |
| EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
| US4218708A (en) | Keyed AGC circuit | |
| US4446483A (en) | Circuit arrangement for deriving a field synchronizing signal from an incoming signal | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| GB2254952A (en) | A system for controlling the recording of a copy protected video signal. | |
| US5398114A (en) | Circuit for compensating for the drop-out of a reproduced video signal | |
| JP3882955B2 (ja) | 偏向装置用の妨害信号除去を備えた鋸波発生器 | |
| JP3403095B2 (ja) | クランプ回路 | |
| JPH024542Y2 (ja) | ||
| CA2013532C (en) | Synchronizing signal separating circuit | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| JPS5923683A (ja) | 自動利得制御回路 | |
| JP2937880B2 (ja) | クランプ回路 | |
| KR200162270Y1 (ko) | 티브이의 휘도신호 증폭회로 | |
| JPH0736617B2 (ja) | 自動利得制御装置 | |
| KR0170238B1 (ko) | 중간 주파수 신호처리용 자동이득 제어회로 |