JPS6043717B2 - Color framing detection circuit for NTSC color video signal - Google Patents

Description

【発明の詳細な説明】 ＮＴＳＣカラー映像信号の場合、副搬送波の周波数は水
平周波数の４５５１２倍で、すなわち１水平期間は副搬
送波の４５５１２周期に相当し、１フレームは５２５の
水平期間からなるから、２フレームが副搬送波の整数周
期に相当する。[Detailed Description of the Invention] In the case of an NTSC color video signal, the frequency of the subcarrier is 45,512 times the horizontal frequency, that is, one horizontal period corresponds to 45,512 periods of the subcarrier, and one frame consists of 525 horizontal periods. , two frames correspond to an integer period of the subcarrier.

第１図は、この状態を示すもので、単位となる２フレー
ムの各々のフレームを第１フレーム及び第２フレームと
定義し、第１フレームの第１フィールド、第１フレーム
の第２フィールド、第２フレームの第１フィールド及び
第２フレームの第２フィールドにおける垂直同期信号の
たとえば前縁をＶ、、Ｖ。FIG. 1 shows this state. Each of the two frames serving as a unit is defined as a first frame and a second frame, and the first field of the first frame, the second field of the first frame, and For example, the leading edge of the vertical synchronization signal in the first field of two frames and the second field of the second frame is V, , V.

、Ｖ。及びＶ。で示すと、副搬送波ＳＣは、図のように
第１フレームと第２フレームではフレームの頭に対する
位相が反転する。そして、たとえば磁気テープの電子編
集を行なう場合には、このように副搬送波の位相が連続
したいわゆるカラーフレーミングがとれた状態にするこ
とが要求され、そのための前提として記録されたあるい
は記録すべきカラー映像信号の各々のフレームが第１フ
レームと第２フレームのいずれであるかを検出する必要
がある。,V. and V. As shown in the figure, the phase of the subcarrier SC with respect to the beginning of the frame is reversed between the first frame and the second frame. For example, when electronically editing a magnetic tape, it is required to achieve so-called color framing in which the phase of the subcarrier wave is continuous. It is necessary to detect whether each frame of the video signal is a first frame or a second frame.

また、磁気テープより再生したカラー映像信号の時間軸
を補正する装置においては、入力信号の同期信号及びバ
ースト信号を基準信号に同期したものに置き換えるが、
この場合、その置き換えのために入力信号の同期信号及
びバースト信号に同期したクロックを”形成する必要が
あり、そのためにはやはり同様の検出が必要とにる。こ
の発明は、このようなりラーフレーミングの検出回路に
関し、特に簡単な構成で安定かつ確実に検出がなされる
ようにしたものである。In addition, in a device that corrects the time axis of a color video signal reproduced from a magnetic tape, the synchronization signal and burst signal of the input signal are replaced with those synchronized with the reference signal.
In this case, in order to replace it, it is necessary to form a clock synchronized with the synchronization signal and burst signal of the input signal, and for that purpose, similar detection is also required. This detection circuit is designed to perform stable and reliable detection with a particularly simple configuration.

第２図は、この発明の検出回路の一例で、入力端１より
の検出すべきＮＴＳＣカラー映像信号がバーストゲート
回路２に供給されてバースト信号が取り出され、これが
波形整形回路３に供給されて短形波のバースト信号ＳＢ
が取り出される。FIG. 2 shows an example of the detection circuit of the present invention, in which an NTSC color video signal to be detected from an input terminal 1 is supplied to a burst gate circuit 2, a burst signal is extracted, and this is supplied to a waveform shaping circuit 3. Rectangular wave burst signal SB
is taken out.

また、入力端１よりのカラー映像信号が水平同期信号分
離回路４に供給されて水平同期信号Ｈが取り出される。
バースト信号ＳＢは、副搬送波そのものであつて、その
４５５１２周期が１水平期間に相当するから、第３図及
び第４図に示すように、バースト信号ＳＢの水平同期信
号Ｈに対する位相は１水平期間ごとに反転する。そして
、バースト信号ＳＢが周波数逓倍器５に供給されて２逓
倍された信号ＳＸが得られる。Further, the color video signal from the input terminal 1 is supplied to the horizontal synchronization signal separation circuit 4, and the horizontal synchronization signal H is extracted.
The burst signal SB is a subcarrier itself, and its 45512 cycles correspond to one horizontal period. Therefore, as shown in FIGS. 3 and 4, the phase of the burst signal SB with respect to the horizontal synchronization signal H is one horizontal period. Invert each time. The burst signal SB is then supplied to a frequency multiplier 5 to obtain a doubled signal SX.

周波数逓倍器５は、たとえば、入力の信号ＳＢを遅延し
て９０フ遅れた信号ＳＢ″を得る遅延回路と、この２つ
の信号ＳＢ及びＳＢ″が供給されるイクスクルーシブオ
ア回路とから構成され、したがつて、第５図に示すよう
に、信号ＳＸはパースト信号ＳＢの立ち上がり及び立ち
下がりにおいて立ち上がるようなものとなる。したがつ
て、第４図に示すように、信号ＳＸの水平同期信号Ｈに
対する位相は常に一定となる。一方、回路４からの水平
同期信号Ｈが可変移相器６を通じて位相検波器７に供給
され、また周波数逓倍器５からの信号ＳＸが位相検波器
７に供給され、位相検波器７の出力電圧が可変移相器６
に移相量の制御電圧として供給される。The frequency multiplier 5 includes, for example, a delay circuit that delays the input signal SB to obtain a signal SB'' delayed by 90 degrees, and an exclusive OR circuit to which these two signals SB and SB'' are supplied. Therefore, as shown in FIG. 5, the signal SX rises at the rise and fall of the burst signal SB. Therefore, as shown in FIG. 4, the phase of the signal SX with respect to the horizontal synchronizing signal H is always constant. On the other hand, the horizontal synchronization signal H from the circuit 4 is supplied to the phase detector 7 through the variable phase shifter 6, and the signal SX from the frequency multiplier 5 is supplied to the phase detector 7, and the output voltage of the phase detector 7 is is the variable phase shifter 6
is supplied as a control voltage for the amount of phase shift.

すなわち、可変移相器６と位相検波器７は自動位相制御
回路を構成するもので、これにより、可変移相器６から
は、第４図に示すように、たとえば後縁が信号ＳＸの立
ち下がりに一致するように位相合せされた水平同期信号
ＨＤが取り出される。ここで、信号ＳＸの立ち下がりに
一致した水平同期信号Ｄの後縁はもとの水平同期信号Ｈ
に対して各水平期間で一定位相になり、一方、上述のよ
うにパースト信号ＳＢの水平同期信号Ｈに対する位相は
１水平期間ごとに反転しているから、第４図に示すよう
に、水平同期信号ＨＤの後縁の時点におけるパースト信
号ＳＢの状態は、１水平期間ごとにハイレベルの状態と
ローレベルの状態を交互に繰り返すようになる。そして
、パースト信号ＳＢがＤフリップフロップ回路８のＤ入
力に供給され、位相合わせされた水平同期信号Ｄが回路
８のクロック入力に供給され、回路８に．おいて、水平
同期信号冊の後縁すなわち図では立ち上がりにおけるパ
ースト信号ＳＢの状態が読みこまれる。That is, the variable phase shifter 6 and the phase detector 7 constitute an automatic phase control circuit, and as a result, as shown in FIG. A horizontal synchronizing signal HD whose phase is aligned to match the falling edge is extracted. Here, the trailing edge of the horizontal synchronizing signal D that coincides with the falling edge of the signal SX is the original horizontal synchronizing signal H.
The phase of the burst signal SB relative to the horizontal synchronization signal H is inverted every horizontal period as described above, so that the horizontal synchronization signal H has a constant phase in each horizontal period. The state of the burst signal SB at the trailing edge of the signal HD alternately repeats a high level state and a low level state every horizontal period. Then, the burst signal SB is supplied to the D input of the D flip-flop circuit 8, and the phase-aligned horizontal synchronization signal D is supplied to the clock input of the circuit 8. At this time, the state of the burst signal SB at the trailing edge of the horizontal synchronization signal book, that is, at the rising edge in the figure, is read.

したがつて、Ｄフリップフロップ回路８のＱ出かＨは、
第４図に示すように、１水平期間ごとに反転したものと
なる。このように出力ＳＨは１水平期間ごとに反転した
ものとなるから、すなわち２水平期間で１周期となるか
ら、出力ＳＨは副搬送波ＳＣと同様に２フレームがその
整数周期に相当し、しかもその立ち上がり及び立ち下が
りはパースト信号ＳＢの水平同期信号Ｈに対する位相を
示すものとなり、第６図に示すように、出力ＳＨは上述
した４つのフィールドの垂直同期信号に対して定まつた
関係になる。Therefore, the Q output or H of the D flip-flop circuit 8 is
As shown in FIG. 4, it is inverted every horizontal period. In this way, since the output SH is inverted every horizontal period, that is, two horizontal periods constitute one cycle, so the output SH, like the subcarrier SC, has two frames corresponding to its integer period, and moreover, The rising and falling edges indicate the phase of the burst signal SB with respect to the horizontal synchronizing signal H, and as shown in FIG. 6, the output SH has a fixed relationship with the vertical synchronizing signals of the four fields described above.

ただし、垂直帰線期間のパースト信号ＳＢの存在しない
期間では信号ＳＨは１水平期間ごとに反転しないが、図
では便宜上反転するものとして示してある。そして、こ
のＤフリップフロップ回路８のＱ出力ＳＨが別のＤフリ
ップフロップ回路９のＤ入力に供給され、一方、入力端
１からのカラー映像信号が垂直同期信号分離回路１０に
供給されて垂直同期信号Ｖが取り出され、これが遅延回
路１１に供給されて一定時間遅延されて、たとえば前縁
がちようどパースト信号ＳＢの存在する期間にくるよう
にされた垂直同期信号ＶＤが得られ、これがＤフリップ
フロップ回路９のクロック入力に供給されて、回路９に
おいて、垂直同期信号ＶＤの前縁にてＤフリップフロッ
プ回路８のＱ出力ＳＨの状態が読みこまれる。However, during the period in which the burst signal SB does not exist during the vertical retrace period, the signal SH is not inverted every horizontal period, but is shown in the figure as being inverted for convenience. The Q output SH of this D flip-flop circuit 8 is supplied to the D input of another D flip-flop circuit 9, while the color video signal from the input terminal 1 is supplied to the vertical synchronization signal separation circuit 10 to perform vertical synchronization. The signal V is taken out and is supplied to the delay circuit 11 and delayed for a certain period of time to obtain a vertical synchronizing signal VD such that, for example, the leading edge occurs during the period in which the burst signal SB exists, and this is applied to the D flip-flop. In the circuit 9, the state of the Q output SH of the D flip-flop circuit 8 is read at the leading edge of the vertical synchronization signal VD.

したがつて、上述した４つのフィールドの垂直同期信号
■Ｄの前縁を第６図において■Ｄｌ，ＶＤ２，■Ｄ３及
びＶＤ４で示すと、Ｄフリップフロップ回路９のＱ出力
ＳＯは、図に示すように、第１フレームにおいてはハイ
レベルで、第２フレームにおいてはローレベルとなる。Therefore, if the leading edges of the vertical synchronizing signal D of the four fields mentioned above are indicated by Dl, VD2, D3 and VD4 in FIG. 6, the Q output SO of the D flip-flop circuit 9 is as shown in the figure. As such, it is at a high level in the first frame and is at a low level in the second frame.

したがつて、Ｄフリップフロップ回路９のＱ出力ＳＯに
より第１フームと第２フレームの判別がなされる。なお
、短形波ではなく、パーストゲート回路２からの正弦波
のパースト信号がたとえば同調回路からなる周波数逓倍
器に供給されてもよい。Therefore, the first frame and the second frame are determined by the Q output SO of the D flip-flop circuit 9. Note that instead of the rectangular wave, the sine wave burst signal from the burst gate circuit 2 may be supplied to a frequency multiplier formed of a tuning circuit, for example.

この場合も、上述の場合と同様に水平同期信号に対して
一定の位相の２逓倍波の信号が得られる。ま・た、時間
軸補正装置などにおいては、水平同期信号Ｈ及び垂直同
期信号■Ｄとして内部的に形成されたものが用いられて
もよい。ただし、水平同期信号Ｈ及び垂直同期信号ＶＤ
は連続したものである必要がある。上述のように、この
発明によれば、簡単な構成によりカラーフレーミングを
安定かつ確実に検出することができる。In this case as well, a double wave signal having a constant phase with respect to the horizontal synchronization signal is obtained as in the above case. Furthermore, in a time base correction device, etc., internally formed horizontal synchronizing signals H and vertical synchronizing signals D may be used. However, horizontal synchronization signal H and vertical synchronization signal VD
must be continuous. As described above, according to the present invention, color framing can be detected stably and reliably with a simple configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はカラーフレーミングの説明のための波ｌ形図、
第２図はこの発明の回路の一例の系統図、第３図〜第６
図はその動作の説明のための波形図である。 １はＮ千℃カラー映像信号の入力端、２はパーストゲー
ト回路、５は周波数逓倍器、６は可変移相器、７は位相
検波器、８及び９は第１及び第２の読みこみ回路として
のＤフリップフロップ回路である。Figure 1 is a waveform diagram for explaining color framing.
Figure 2 is a system diagram of an example of the circuit of this invention, Figures 3 to 6
The figure is a waveform diagram for explaining the operation. 1 is an input terminal for the N,000°C color video signal, 2 is a burst gate circuit, 5 is a frequency multiplier, 6 is a variable phase shifter, 7 is a phase detector, 8 and 9 are first and second reading circuits. This is a D flip-flop circuit.

Claims (1)

【特許請求の範囲】[Claims] １ バースト信号の２逓倍波を形成する周波数逓倍器と
、上記２逓倍波に対して位相合わせされた水平同期信号
を形成する自動位相制御回路と、上記位相合わせされた
水平同期信号で上記バースト信号の位相を読みこんで１
水平期間ごとに反転する信号を形成する第１の読みこみ
回路と、垂直同期信号にて上記１水平期間ごとに反転す
る信号を読みこんで１フレームごとに反転する信号を形
成する第２の読みこみ回路とからなるＮＴＳＣカラー映
像信号のカラーフレーミング検出回路。1 A frequency multiplier that forms a double wave of the burst signal, an automatic phase control circuit that forms a horizontal synchronization signal whose phase is aligned with the double wave, and a horizontal synchronization signal whose phase is aligned with the phase of the burst signal. Read the phase of 1
A first reading circuit that forms a signal that is inverted every horizontal period, and a second reading circuit that reads the signal that is inverted every horizontal period using the vertical synchronization signal and forms a signal that is inverted every frame. A color framing detection circuit for NTSC color video signals, which is composed of a color framing circuit and a color framing circuit.