JPS6043541B2 - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6043541B2 JPS6043541B2 JP55139038A JP13903880A JPS6043541B2 JP S6043541 B2 JPS6043541 B2 JP S6043541B2 JP 55139038 A JP55139038 A JP 55139038A JP 13903880 A JP13903880 A JP 13903880A JP S6043541 B2 JPS6043541 B2 JP S6043541B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- local memory
- section
- processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は、データ処理装置、特に主記憶装置の内容をロ
ーカル・メモリ上に転送しておいて処理に当つて当該転
送された内容をアクセスしつつ処理を実行するローカル
・メモリ方式を採用したデータ処理装置において、ロー
カル・メモリからの読出しデータに誤りが生じたときに
当該ローカル・メモリを初期化すると共に再試行により
処理の継続を図り、かつ初期化実行中には主記憶装置を
アクセスしてローカル・メモリを使用しないようにし、
処理の中断をなくするようにしたデータ処理装置に関す
るものである。
ーカル・メモリ上に転送しておいて処理に当つて当該転
送された内容をアクセスしつつ処理を実行するローカル
・メモリ方式を採用したデータ処理装置において、ロー
カル・メモリからの読出しデータに誤りが生じたときに
当該ローカル・メモリを初期化すると共に再試行により
処理の継続を図り、かつ初期化実行中には主記憶装置を
アクセスしてローカル・メモリを使用しないようにし、
処理の中断をなくするようにしたデータ処理装置に関す
るものである。
一般に、ハードウェアに起因する障害には固定的なもの
と間歇的なものとが存在し、いわゆるキャッシュ、メモ
リ（本明細書においてはローカル・メモリと呼ぷ）方式
を採用しているデータ処理装置においても、ローカル・
メモリからの読出しデータに誤りが存在している際に、
その救済のために再試行を行うことが知られている。
と間歇的なものとが存在し、いわゆるキャッシュ、メモ
リ（本明細書においてはローカル・メモリと呼ぷ）方式
を採用しているデータ処理装置においても、ローカル・
メモリからの読出しデータに誤りが存在している際に、
その救済のために再試行を行うことが知られている。
該再試行の方式として、従来、
（２）ローカル・メモリに対して初期化処理を行うｊ
となく再試行を行う。
となく再試行を行う。
（Ｂ）ローカル・メモリに対する初期化処理を起動し、
当該初期化がすべて終了するのを待つて、再試行を行う
。
当該初期化がすべて終了するのを待つて、再試行を行う
。
（Ｃ）ローカル・メモリに対する初期化処理を起動する
が、当該初期化がすべて終了するのを待つことなく、再
試行を行う。
が、当該初期化がすべて終了するのを待つことなく、再
試行を行う。
の各方式が知られている。
しかし、上記方式囚の場合、ローカル・メモリに対して
初期化が行われないために障害によつて誤まつたデータ
がローカル・メモリ上に残つている可能性があり、再試
行が成功する確率が小さいことが生じる。また方式（Ｂ
）の場合、初期化処理が終了するまで処理が中断される
ために、命令制御やバイブライン制御などにおいて特殊
な制御が必要となる。更に方式（Ｃ）の場合、処理が継
続されるために上記方式（Ｂ）の楊合の如き特殊な制御
を必要としないが上記方式（４）の場合と同じように再
試行が成功しないことが生じる。このために、ローカル
・メモリに対する初期化に要する時間を予め考慮して繰
返し再試行を行わせるなどの対策をとる必要があり、カ
ウンタなどのハード増につながることとなる。本発明は
上記の解決することを目的としており、本発明のデータ
処理装置は、主記憶装置上のデータを予め定めた単位で
ローカル・メモリのデータ部に転送しておいて、演算処
理に当つて上記ローカル・メモリのタグ部の内容を索引
し所望のデータが上記データ部に存在するとき当該デー
タ部に格納されているデータを利用し、存在しないとき
上記主記憶装置をアクセスするデータ処理装置において
、上記ローカル・メモリのタグ部からの読出しデータお
よび／または上記ローカル・メモリのデータ部からの読
出しデータの誤りを検出する誤り検出回路、該誤り検出
回路からの誤り検出出力にもとづいて上記タグ部および
データ部のζ内容を初期化する処理を起動すると共に再
試行を起動する障害回復制御部、および当該障害回復制
御部による初期化処理の実行中におけるメモリ・アクセ
スに当つて上記ローカル●メモリの内容を利用すること
を禁止し上記主記憶装置に対して直３接アクセスするよ
うにせしめるローカル・メモリ使用禁止回路部をもうけ
、初期化処理中において上記主記憶装置をアクセスして
処理を継続するようにしたことを特徴としている。
初期化が行われないために障害によつて誤まつたデータ
がローカル・メモリ上に残つている可能性があり、再試
行が成功する確率が小さいことが生じる。また方式（Ｂ
）の場合、初期化処理が終了するまで処理が中断される
ために、命令制御やバイブライン制御などにおいて特殊
な制御が必要となる。更に方式（Ｃ）の場合、処理が継
続されるために上記方式（Ｂ）の楊合の如き特殊な制御
を必要としないが上記方式（４）の場合と同じように再
試行が成功しないことが生じる。このために、ローカル
・メモリに対する初期化に要する時間を予め考慮して繰
返し再試行を行わせるなどの対策をとる必要があり、カ
ウンタなどのハード増につながることとなる。本発明は
上記の解決することを目的としており、本発明のデータ
処理装置は、主記憶装置上のデータを予め定めた単位で
ローカル・メモリのデータ部に転送しておいて、演算処
理に当つて上記ローカル・メモリのタグ部の内容を索引
し所望のデータが上記データ部に存在するとき当該デー
タ部に格納されているデータを利用し、存在しないとき
上記主記憶装置をアクセスするデータ処理装置において
、上記ローカル・メモリのタグ部からの読出しデータお
よび／または上記ローカル・メモリのデータ部からの読
出しデータの誤りを検出する誤り検出回路、該誤り検出
回路からの誤り検出出力にもとづいて上記タグ部および
データ部のζ内容を初期化する処理を起動すると共に再
試行を起動する障害回復制御部、および当該障害回復制
御部による初期化処理の実行中におけるメモリ・アクセ
スに当つて上記ローカル●メモリの内容を利用すること
を禁止し上記主記憶装置に対して直３接アクセスするよ
うにせしめるローカル・メモリ使用禁止回路部をもうけ
、初期化処理中において上記主記憶装置をアクセスして
処理を継続するようにしたことを特徴としている。
図は本発明の一実施例構成を示す。
図中の符号４１はアドレス・レジスタ、２はＴＬＢｌ３
−０はローカル・メモリのタグ部、３−１はローカル・
メモリのデータ部、４，５−０，５−１５は夫々比較器
、６−０，６−１５は夫々選択回路、７はデータ・レジ
スタ、８−０，８−１５，９は夫々パリテイ・チェック
回路、１０は障害回復制御部であつて再試行や初期化な
どを起動せしめる制御を行うもの、１１はセット使用禁
止ビット設定レジスタ、１２は初期化処理中ローカル・
メモリ使用禁止フラグ設定νジスタ、１３はノット・フ
アウンド検出回路、１４−０，１４−１５はオア回路を
表わしている。処理実行のためにアドレス情報がアドレ
ス・レノジスタ１にセットされると、ビット＃１３ない
し＃１９によつてＴＬＢ２が索引されると共に、ビット
＃２０ないし＃２５によつてタグ部３−０とデータ部３
−１とがアクセスされる。
−０はローカル・メモリのタグ部、３−１はローカル・
メモリのデータ部、４，５−０，５−１５は夫々比較器
、６−０，６−１５は夫々選択回路、７はデータ・レジ
スタ、８−０，８−１５，９は夫々パリテイ・チェック
回路、１０は障害回復制御部であつて再試行や初期化な
どを起動せしめる制御を行うもの、１１はセット使用禁
止ビット設定レジスタ、１２は初期化処理中ローカル・
メモリ使用禁止フラグ設定νジスタ、１３はノット・フ
アウンド検出回路、１４−０，１４−１５はオア回路を
表わしている。処理実行のためにアドレス情報がアドレ
ス・レノジスタ１にセットされると、ビット＃１３ない
し＃１９によつてＴＬＢ２が索引されると共に、ビット
＃２０ないし＃２５によつてタグ部３−０とデータ部３
−１とがアクセスされる。
周知の如くＴＬＢ２内には論踵アドレス（ＬＡＤＲ）と
実アドレス、（Ｒ／０Ｒ）との対応が格納されている。
上記ビット＃１３ないし＃１９によつてＴＬＢ２を索引
した結果において、ＴＬＢ２から読出された論理アドレ
スＬＡＤＲがアドレス●レジスタ１中のビット＃８ない
し＃１２と比較器４において比較され、一致していれば
比較器４は一致出力を発して比較器５一０ないし５−１
５による比較処理を有効化する。一方タグ部３−０から
、周知の如く、＃０列ないし＃１５列から一斉に実アド
レスが読出される。またデータ部３−１から、＃０列な
いし＃托列に格納されているデータが一斉に読出される
。このとき、タグ部３−０から読出された１帽の実アド
レスは夫々比較器５−０ないし５−１５においてＴＬＢ
２から読出された実アドレスＲＡＤＲと比較される。今
、図示オア回路１４−０ないし１４−１５からの出力が
共に論理ＲＯョの状態にあるとすると、各比較器５−０
ないし５−１５は、もしも比較器４が一致出力を発して
いれば、有効化されている。このために、タグ部３−０
の＃０列ないし＃１５列から読出された実アドレスが上
述のＲＡＤＲと一致するものがあり、かつ当該実アドレ
スが有効（Ｖビットが論理ｒ１ョであれば、いずれか１
つのみが一致出力を発する。仮に比較器５−０が一致出
力を発したへすると、選択回路６一０がデータ部３−１
．におｄる＃０列から読出されたデータを通過可能に選
択し、当該データがデータ・レジスタ７にセットされる
。そして、このデータは処理のために利用される。もし
も、上記比較器４が一致出力を発しないか、あるいは比
較器５−０ないし５−１５のいずれもが一致出力を発し
ない場合、データ・レジスタ７にデータがセットされる
ことがなく、ノット・フアウンド検出回路１３が出力を
発し、図示しない主記憶装置に対してアクセスが行われ
る。そして主記憶装置からブロック・フエツチされたデ
ータは、データ・バスＤＡＴＡを介してデータ◆レジス
タ７にセットされ、処理のために利用される。勿論この
とき、当該ブロック・フエツチされたデータはデータ部
３−１に格納され、これに対してタグ部３−０の内容が
更新される。上記処理において、タグ部３−０から読出
されたデータやデータ部３−１から読出されてデータ・
レジスタ７にセットされたデータは夫々、パリテイ◆チ
ェック回路８−０，８−１５，９においてエラー・チェ
ックされる。
実アドレス、（Ｒ／０Ｒ）との対応が格納されている。
上記ビット＃１３ないし＃１９によつてＴＬＢ２を索引
した結果において、ＴＬＢ２から読出された論理アドレ
スＬＡＤＲがアドレス●レジスタ１中のビット＃８ない
し＃１２と比較器４において比較され、一致していれば
比較器４は一致出力を発して比較器５一０ないし５−１
５による比較処理を有効化する。一方タグ部３−０から
、周知の如く、＃０列ないし＃１５列から一斉に実アド
レスが読出される。またデータ部３−１から、＃０列な
いし＃托列に格納されているデータが一斉に読出される
。このとき、タグ部３−０から読出された１帽の実アド
レスは夫々比較器５−０ないし５−１５においてＴＬＢ
２から読出された実アドレスＲＡＤＲと比較される。今
、図示オア回路１４−０ないし１４−１５からの出力が
共に論理ＲＯョの状態にあるとすると、各比較器５−０
ないし５−１５は、もしも比較器４が一致出力を発して
いれば、有効化されている。このために、タグ部３−０
の＃０列ないし＃１５列から読出された実アドレスが上
述のＲＡＤＲと一致するものがあり、かつ当該実アドレ
スが有効（Ｖビットが論理ｒ１ョであれば、いずれか１
つのみが一致出力を発する。仮に比較器５−０が一致出
力を発したへすると、選択回路６一０がデータ部３−１
．におｄる＃０列から読出されたデータを通過可能に選
択し、当該データがデータ・レジスタ７にセットされる
。そして、このデータは処理のために利用される。もし
も、上記比較器４が一致出力を発しないか、あるいは比
較器５−０ないし５−１５のいずれもが一致出力を発し
ない場合、データ・レジスタ７にデータがセットされる
ことがなく、ノット・フアウンド検出回路１３が出力を
発し、図示しない主記憶装置に対してアクセスが行われ
る。そして主記憶装置からブロック・フエツチされたデ
ータは、データ・バスＤＡＴＡを介してデータ◆レジス
タ７にセットされ、処理のために利用される。勿論この
とき、当該ブロック・フエツチされたデータはデータ部
３−１に格納され、これに対してタグ部３−０の内容が
更新される。上記処理において、タグ部３−０から読出
されたデータやデータ部３−１から読出されてデータ・
レジスタ７にセットされたデータは夫々、パリテイ◆チ
ェック回路８−０，８−１５，９においてエラー・チェ
ックされる。
いずれかでエラーが検出されると障害回復制御部１０に
よつて障害回復のための制御が行われる。即ち、本発明
の場合、ローカル・メモリのタグ部３−０とデータ部３
−１とに対して初期化処理が起動され、そして同時に再
試行が起動される。また本発明の場合、あわせて図示出
力Ｋが論理ｒ′１Ｊとされ、初期化処理中ローカル・メ
モリ使用禁止フラグ設定レジスタ１２がセットされる。
上記初期化処理においては、図示タグ部３−０において
各ビットは順次論理ＲＯョにされてゆく。一方上述の如
く再試行が起動されるが、この楊合、図示オア回路１４
−０ないし１４−１５が一斉に論理ｒ１ョであることか
ら、各比較器５一０，５−１５は無効化されることとな
つていずれも一致出力を発することがない。このために
ノット・フアウンド検出回路１３がオンされ、上述の如
く図示しない主記憶装置に対してアクセスされる。そし
てバスＤＡＴＡを介して転送されてきたデータにもとづ
いて、処理が継続されてゆく。この場合にも、上述の場
合と同様に、ローカル・メモリ（３−０，３−１）に対
して書込まれたが、何んら差支えが生じることはない。
そして、初期化処理がすべて終了すると、レジスタ１１
２の内容が論理ＲＯＪとされ、通常の状態に戻る。勿論
、この場合一般には上記初期化処理によつてＶビットが
論理ＲＯＪとされているので、しばらくの間ブロック・
フエツチが繰返し行われることとなる。なお、図示レジ
スタ１１は、ローカル・メモリ上の任意の列を指定して
、比較器５−０ないし５−１５を無効化するものであり
、ローカル・メモリ上に固定障害が発生した場合や検査
のために論理ｒ１ョがセットされるものである。
よつて障害回復のための制御が行われる。即ち、本発明
の場合、ローカル・メモリのタグ部３−０とデータ部３
−１とに対して初期化処理が起動され、そして同時に再
試行が起動される。また本発明の場合、あわせて図示出
力Ｋが論理ｒ′１Ｊとされ、初期化処理中ローカル・メ
モリ使用禁止フラグ設定レジスタ１２がセットされる。
上記初期化処理においては、図示タグ部３−０において
各ビットは順次論理ＲＯョにされてゆく。一方上述の如
く再試行が起動されるが、この楊合、図示オア回路１４
−０ないし１４−１５が一斉に論理ｒ１ョであることか
ら、各比較器５一０，５−１５は無効化されることとな
つていずれも一致出力を発することがない。このために
ノット・フアウンド検出回路１３がオンされ、上述の如
く図示しない主記憶装置に対してアクセスされる。そし
てバスＤＡＴＡを介して転送されてきたデータにもとづ
いて、処理が継続されてゆく。この場合にも、上述の場
合と同様に、ローカル・メモリ（３−０，３−１）に対
して書込まれたが、何んら差支えが生じることはない。
そして、初期化処理がすべて終了すると、レジスタ１１
２の内容が論理ＲＯＪとされ、通常の状態に戻る。勿論
、この場合一般には上記初期化処理によつてＶビットが
論理ＲＯＪとされているので、しばらくの間ブロック・
フエツチが繰返し行われることとなる。なお、図示レジ
スタ１１は、ローカル・メモリ上の任意の列を指定して
、比較器５−０ないし５−１５を無効化するものであり
、ローカル・メモリ上に固定障害が発生した場合や検査
のために論理ｒ１ョがセットされるものである。
以上説明した如く、本発明によれば、障害検出によつて
ローカル・メモリが初期化され終るまでの間にも、主記
憶装置を直接アクセスすることによつて処理が中断され
ることがなく、かつローカル・メモリを初期化するため
に誤まつたデータが繰返して読出されることがない。
ローカル・メモリが初期化され終るまでの間にも、主記
憶装置を直接アクセスすることによつて処理が中断され
ることがなく、かつローカル・メモリを初期化するため
に誤まつたデータが繰返して読出されることがない。
更に図示の如く、オア回路１４−０ないし１４−１５を
もうけると共にレジスタ１２をもうけるだけで足り、極
く少量のハードウェア増のみで足りる。
もうけると共にレジスタ１２をもうけるだけで足り、極
く少量のハードウェア増のみで足りる。
図は本発明の一実施例構成を示す。
図中、１はアドレス・レジスタ、２はＴＬＢｌ３−０は
ローカル・メモリのタグ部、３−１はローカル・メモリ
のデータ部、４，５−０，５−１５は夫々比較器、６−
０，６−１５は選択回路、ノ８−０，８−１５，９は夫
々エラー検出回路、１０は障害回復制御部、１２は初期
化処理中ローカル・メモリ使用禁止フラグ設定レジスタ
を表わす。
ローカル・メモリのタグ部、３−１はローカル・メモリ
のデータ部、４，５−０，５−１５は夫々比較器、６−
０，６−１５は選択回路、ノ８−０，８−１５，９は夫
々エラー検出回路、１０は障害回復制御部、１２は初期
化処理中ローカル・メモリ使用禁止フラグ設定レジスタ
を表わす。
Claims (1)
- １ 主記憶装置上のデータを予め定めた単位でローカル
・メモリのデータ部に転送しておいて、演算処理に当つ
て上記ローカル・メモリのタグ部の内容を索引し所望の
データが上記データ部に存在するとき当該データ部に格
納されているデータを利用し、存在しないとき上記主記
憶装置をアクセスするデータ処理装置において、上記ロ
ーカル・メモリのタグ部からの読出しデータおよび／ま
たは上記ローカル・メモリのデータ部からの読出しデー
タの誤りを検出する誤り検出回路、該誤り検出回路から
の誤り検出出力にもとづいて少くとも上記タグ部の内容
を初期化する処理を起動すると共に再試行を起動する障
害回復制御部、および当該障害回復制御部による初期化
処理の実行中におけるメモリ・アクセスに当つて上記ロ
ーカル・メモリの内容を利用することを禁止し上記主記
憶装置に対して直接アクセスするようにせしめるローカ
ル・メモリ使用禁止回路部をもうけ、初期化処理中は直
接上記主記憶装置との間でデータ転送を行い、ローカル
・メモリの使用を禁止するようにしたことを特徴とする
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55139038A JPS6043541B2 (ja) | 1980-10-03 | 1980-10-03 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55139038A JPS6043541B2 (ja) | 1980-10-03 | 1980-10-03 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5764399A JPS5764399A (en) | 1982-04-19 |
| JPS6043541B2 true JPS6043541B2 (ja) | 1985-09-28 |
Family
ID=15235999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55139038A Expired JPS6043541B2 (ja) | 1980-10-03 | 1980-10-03 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043541B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177042U (ja) * | 1984-05-01 | 1985-11-25 | 株式会社吉野工業所 | 注出栓付きキヤツプ |
| JPS6143136U (ja) * | 1984-08-24 | 1986-03-20 | 株式会社吉野工業所 | 液体注出容器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958557A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | マイクロ制御によるメモリ・デ−タ・エラ−の自動修正方式 |
-
1980
- 1980-10-03 JP JP55139038A patent/JPS6043541B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177042U (ja) * | 1984-05-01 | 1985-11-25 | 株式会社吉野工業所 | 注出栓付きキヤツプ |
| JPS6143136U (ja) * | 1984-08-24 | 1986-03-20 | 株式会社吉野工業所 | 液体注出容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5764399A (en) | 1982-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349390B1 (en) | On-board scrubbing of soft errors memory module | |
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| US4903194A (en) | Storage addressing error detection circuitry | |
| JP2519286B2 (ja) | アドレス・ライン・テスト方法 | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| JPH05334170A (ja) | デュアルポートメモリ用制御回路 | |
| JPS6391764A (ja) | パリティ・チェック機能を有するメモリ・システム | |
| JPS6043541B2 (ja) | デ−タ処理装置 | |
| US3727039A (en) | Single select line storage system address check | |
| JPH0316655B2 (ja) | ||
| JP2002536718A (ja) | アドレスリマッピング保証装置および方法 | |
| JPS6129024B2 (ja) | ||
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPS5831680B2 (ja) | 多重化記憶装置の制御方式 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPH0816487A (ja) | データ処理装置 | |
| JPS59176851A (ja) | デ−タ格納方式 | |
| JPH04338847A (ja) | アドレス変換バッファ診断装置 | |
| JPS59207080A (ja) | キヤツシユ記憶制御装置 | |
| JPH06161797A (ja) | データ処理装置 | |
| JPS63266539A (ja) | デ−タ処理装置 | |
| JPH0564376B2 (ja) | ||
| JPH0496844A (ja) | キャッシュメモリ制御回路 | |
| JPH04233052A (ja) | 二重化メモリ装置 | |
| JPS6072036A (ja) | 制御記憶装置のエラ−検出方式 |