JPS6042964A - Code regenerating device - Google Patents

Abstract

PURPOSE:To improve the noise immunity of code transmission by providing a code regenerating means which integrates an input pulse only during the code discriminating period, discriminates whether its integration signal reaches or not a preset reference voltage and outputting the regenerating code. CONSTITUTION:A clock pulse regenerating means 1 detects the phase difference in the correlation between an input pulse train S1 from a correlation detector 2 and a clock pulse train S2 from a voltage controlled variable frequency oscillator 4 and the succeeding integration device 3 integrates the said phase difference signal. Further, the code integration device 8 is limited to the restoring state independently of the state of the 1st switch means 7 during the period other than the discriminating period of the input pulse train so as to annihilate the integration signal S5, and the succeeding comparator 11 compares the level between the integration signal S5 and the preset reference voltage S6, outputs a regenerating code signal S7 representing each state of the two-dimension code and the presence of the input pulse, i.e., each state of two-dimension code is discriminated based on the integration value of the input pulse during the discriminating period of the input pulse train based thereupon.

Description

【発明の詳細な説明】 この発明は、主として無線回線を使用したデ−タ通信系
を構成するものであって、時間に対して直列形態で送信
潰１］から伝送された二元符号（「１」又は「０」の状
態を表わす符号）を受信し、該符号の直列化の時間基準
に従って、送信側からの符号と同義の再生符号を受信側
にて再生するための符号再生装置に係わり、特に、無線
回線での電気的雑音に対する耐雑音性を向上させて、符
号自体の誤り率（以下、ピットエラーレートという）を
改善するようにした改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention configures a data communication system mainly using a wireless line, and is configured to transmit a binary code (" The present invention relates to a code reproducing device for receiving a code representing a state of ``1'' or ``0'' and regenerating a reproduced code that is synonymous with the code from the transmitting side on the receiving side according to the time standard for serializing the code. In particular, the present invention relates to an improvement in which the error rate of the code itself (hereinafter referred to as pit error rate) is improved by improving noise resistance against electrical noise in a radio line.

符号により伝送された文字（キャラクタ）、あるいは文
章（センテンス）の誤り率の改善策に関しては、従前か
らパリティチェックや運送照合等の誤り検定、更には、
巡回符号による誤り訂正を含む種々のものが知られてい
た。Regarding measures to improve the error rate of characters or sentences transmitted by codes, error tests such as parity checks and transportation verification, as well as
Various methods have been known including error correction using cyclic codes.

しかしながら、これらの改善策はいずれも符号系中に不
使用の冗長符号を尋人しで、伝送されるべきある情報を
表わす符号と、その情報に隣接する他の情報を表わす符
号との符号間距離を増大させておくことにより、符号に
誤りが発生しても、その誤りによる符号の移動最が上述
の増大した符号間距離に丁度等しくならない限り、その
誤りを伴った符号が不使用の冗長符号となるので、一定
の検定区間毎にこれを判別して誤り検定を行った後、誤
り符号のある区間を除去し、あるいは、その冗長符号か
ら最短符号間距離にある、冗長符号でない符号に、これ
を変換して誤り訂正を行うものであった。However, all of these improvements require unused redundant codes in the code system, and the code between the code representing a certain information to be transmitted and the code representing other information adjacent to that information is By increasing the distance, even if an error occurs in a code, the code with the error becomes an unused redundant unless the code movement due to the error is exactly equal to the increased inter-code distance described above. After determining this for each fixed test interval and performing an error test, remove the interval with the error code, or replace it with a non-redundant code that is at the shortest inter-code distance from the redundant code. , this was converted and error correction was performed.

したがって、誤り検定では、誤りを伴った符号群が検定
区間の単位でふるい落されてしまうことから、伝送効率
、すなわち、伝送された符号の総数に対する、正しい情
報を伝達した符号の数の比が低下するという欠点があり
、一方、誤り訂正では、前述の符号量比ν；１を非常に
大きなものとしなければならないことから、誤り訂正の
ための符号（精緻の伝達に関与しない符号）の数が太き
（なり、伝送能率、すなわち、伝送された符号の総数に
対する、１゛ｎ報の伝達に関与しつる符号の数の比が低
下するという欠点があった。Therefore, in error testing, since groups of codes with errors are filtered out in units of test intervals, the transmission efficiency, that is, the ratio of the number of codes that transmitted correct information to the total number of transmitted codes, is On the other hand, in error correction, the above-mentioned code amount ratio ν; This has the disadvantage that the transmission efficiency, that is, the ratio of the number of codes involved in the transmission of 1'n information to the total number of transmitted codes, decreases.

すなわち、上記従゛来技術は、ビットエラーの発生を前
提とした事後処理的対策に留っていて、ビットエラー自
体の発生確率を逓減する着想に到達していないことから
、不可避的に上述の欠点を伴うものであった。In other words, the above-mentioned conventional technology is limited to post-processing measures based on the assumption that a bit error will occur, and has not reached the idea of reducing the probability of bit error occurrence itself. It had its drawbacks.

この発明の目的は、上記従来技術に基づ（、伝送効率や
伝送能率の劣悪さの問題点に鑑み、入力パルス列に同期
するクロックパルス列を該入力パルス列から再生するク
ロックパルス再生手段と、該クロックパルス再生手段か
らのクロックパルス列に応答して、入力パルス列中に二
元符号の一つの状態を表わすべ（存在する人力パルスの
パルス継続期間中、すなわち、符号判別期間中に限って
、入力パルスを積分し、その積分４ｇ号が予め設定され
た参照電圧に到達したか否かを判別して再生符号を出力
する符号再生手段とを設けることにより、上記欠点を除
去し、符号伝送の耐雑音性を同上させて、ピットエラー
レート自体を改善し、もって、伝送効率や伝送能率を損
うことなく、誤りの少ない符号伝送を実現できる優れた
符号再生装置を提供せんとするものである。An object of the present invention is to provide a clock pulse reproducing means for regenerating a clock pulse train synchronized with an input pulse train from the input pulse train, based on the above-mentioned prior art (in view of the problems of poor transmission efficiency and transmission efficiency), and In response to the clock pulse train from the pulse regeneration means, one state of the binary code should be represented in the input pulse train (the input pulse should be expressed only during the pulse duration of the existing manual pulse, that is, during the code discrimination period). By providing a code reproducing means that performs integration, determines whether or not the integral 4g has reached a preset reference voltage, and outputs a reproduced code, the above drawbacks are eliminated and the noise resistance of code transmission is improved. It is an object of the present invention to provide an excellent code reproducing device which can improve the pit error rate itself and thereby realize code transmission with fewer errors without impairing transmission efficiency or transmission efficiency.

上記目的に沿うこの発明の構成は、第１図に示されるよ
うに、伝送符号としての入力／クルレス列Ｓｌに応答し
て、クロックパルス再生手段１では、相関検波器２が該
入力パルス列Ｓ、と電圧制御可変周波数発振器４からの
クロ・ツク、Ｎ６　ｉレス列Ｓ２との相関関係の位相差
を検出して、該位相差に応じて変化する位相差信号Ｓ３
としての直流電圧を出力し、後続の積分器３が該位相差
信号を積分し、その積分値を表わす積分信号を周波数制
御信号Ｓ４として、前記電圧制御可変周波数発振器４に
対して供給し、該電圧制御可変周波数発振器は、該ば波
数制御信号に応答して、その周波数が変化するクロック
パルス列を前記相関並波器２に供給し、これにより、人
カノクルス列に同期するクロックパルスを該人力゛ノク
ルス列から再生し、更に、符号再生手段５では、入カッ
くルス列中の各パルスの存否に応じて第一のスイッチ手
段７が断続して後続の符号積分器８を断続動作させて積
分信号Ｓ５を出力させ、一方、前記クロックパルス再生
手段１からのクロックパルス列に応答して、第二のスイ
ッチ手段９が断続し、該スイッチが非導通状態である期
間中、すなわち、入力パルス列の判別期間中に限り、上
述の断続的積分動作を可能にし、該スイッチ９が導通状
態である期間中、すなわち、入力パルス列の判別期間以
外の期間中には、第一のスイッチ手段７の状態に係わり
なく、符号積分器８を復帰状態に拘束して、積分信号Ｓ
５を消滅させ、更に、後続の比較器１１は積分信号Ｓ５
と予め設定された参照電圧Ｓ６との大小関係を比較して
、二元符号の各状態を表わす再生符号Ｓ７を出力し、こ
れにより、入力パルス列の判別期間中での入力パルスの
積分値に基づいて入力パルスの存否、すなわち、二元符
号の各状態の判別を行うようにしたことを要旨とするも
のである。The configuration of the present invention in accordance with the above object is as shown in FIG. A phase difference signal S3 that changes in accordance with the phase difference is detected by detecting the phase difference in the correlation between the clock signal from the voltage controlled variable frequency oscillator 4, and the N6 i response sequence S2.
A subsequent integrator 3 integrates the phase difference signal, and supplies an integral signal representing the integrated value to the voltage controlled variable frequency oscillator 4 as a frequency control signal S4. The voltage controlled variable frequency oscillator supplies a clock pulse train whose frequency changes to the correlated parallel wave generator 2 in response to the frequency control signal, thereby providing clock pulses synchronized with the human canoculus train to the human power source. Further, in the code reproducing means 5, the first switch means 7 is intermittently operated to operate the subsequent code integrator 8 intermittently depending on the presence or absence of each pulse in the input Nockles train, and the code reproducing means 5 performs integration. On the other hand, in response to the clock pulse train from the clock pulse reproducing means 1, the second switch means 9 is turned on and off, and during the period when the switch is in a non-conducting state, that is, the input pulse train is discriminated. The intermittent integration operation described above is enabled only during this period, and the state of the first switch means 7 is not affected during the period in which the switch 9 is conductive, that is, during periods other than the input pulse train discrimination period. The sign integrator 8 is held in the return state, and the integral signal S
Furthermore, the subsequent comparator 11 outputs the integral signal S5.
A reproduction code S7 representing each state of the binary code is output by comparing the magnitude relationship between the reference voltage S6 and a reference voltage S6 set in advance. The gist is that the presence or absence of an input pulse, that is, each state of the binary code, is determined.

次イで、第１図〜第３図に基づいて、この発明の一実施
例の構成と動作を説明すれば以下の通りである。Next, the structure and operation of an embodiment of the present invention will be explained based on FIGS. 1 to 3 as follows.

第１図に示されるように、クロックツぐルス再生部１は
、相関検波器２と、これに後続し、その順に接続されて
、’、ＰＰＬ（フェーズ　口・ツクループ）を形成する
積分器３と電圧制御可変周波数発振器４とから成り、該
発振器の正相出力端子は相関検波器２の一つの入力端子
ｔｒ−接続され、該発振器の補相出力端子は出力端子１
ａを化して外部に延びる。As shown in FIG. 1, the clock pulse recovery section 1 includes a correlation detector 2, an integrator 3 which is connected to the correlation detector 2 in that order, and forms a PPL (phase loop). The positive phase output terminal of the oscillator is connected to one input terminal tr of the correlation detector 2, and the complementary output terminal of the oscillator is connected to the output terminal 1.
a and extends to the outside.

一方、該相関検波器の他の一つの入力端子（ま、伝送系
中の無線回線Ｘの受信端に設けられた受信アンテナｙに
後続する高周波信号処理部Ｙの出力端子に接続される。On the other hand, the other input terminal of the correlation detector (well, it is connected to the output terminal of a high frequency signal processing section Y following the receiving antenna y provided at the receiving end of the radio line X in the transmission system.

上記高周波信号処理部Ｙは、同調回路、検波回路、リミ
タ回路、復調回路を含む公知の信号処理手段である。The high frequency signal processing section Y is a known signal processing means including a tuning circuit, a detection circuit, a limiter circuit, and a demodulation circuit.

そして、第１図中、符号再生部５は、定電流源６と接地
間に直列接続されたアナログスイ・ソチ７及び符号積分
器としてのコンデンサ８と、□該コンデンサの一端と接
地間に接続されたアナログスイッチ９と二その非反転入
力端子がコンデンサ８の一端に接続され、その反転入力
端子が参照電圧源１０に接続された比較器１１とから成
り、アナログスイッチ７の制御端子は高周波信号処理部
Ｙの出力端子に接続され、一方、比較器１１の出力端子
は出力端子５ａを介して外部に延びる。In FIG. 1, the code reproducing unit 5 includes an analog switch 7 connected in series between a constant current source 6 and the ground, a capacitor 8 as a code integrator, and a capacitor 8 connected between one end of the capacitor and the ground. A comparator 11 whose non-inverting input terminal is connected to one end of a capacitor 8 and whose inverting input terminal is connected to a reference voltage source 10, and a control terminal of the analog switch 7 is connected to a high-frequency signal It is connected to the output terminal of the processing section Y, while the output terminal of the comparator 11 extends to the outside via the output terminal 5a.

上記構成において、無線回線Ｘの電波は受信アンテナｙ
を介して受信され、高周波信号処理部Ｙでは、同調、検
波、復調等の通常的信号処理が行われて、無線回線中の
電波、すなわち、主搬送波に施されたＦＳ変調が復調さ
れ、これにより、該処理部からは、伝送系を伝送された
−４の符号を表わす入力パルス列Ｓ１がアナログスイッ
チ１の制御端子と相関検波器２の一つの入力端子に供給
される。In the above configuration, the radio waves of wireless line
The radio frequency signal processing unit Y performs normal signal processing such as tuning, detection, and demodulation to demodulate the radio waves in the wireless line, that is, the FS modulation applied to the main carrier wave. Accordingly, the input pulse train S1 representing the -4 sign transmitted through the transmission system is supplied from the processing section to the control terminal of the analog switch 1 and one input terminal of the correlation detector 2.

かかる一連の符号は伝送系の、図示されない送信端にて
、第２図人）に示されるようなりロックパルス列により
規定される時間基準に従って直列に変換されたものであ
って、第２図（Ｂ）に、雑音のない伝送系での、その−
例が図示されている。This series of codes is converted into a series at the transmitting end (not shown) of the transmission system according to the time standard defined by the lock pulse train as shown in FIG. ) in a noise-free transmission system, its −
An example is illustrated.

すなわち、人力情報としての「１」を伝送する際には、
符号判別期、間に割り当てられた、クロックパルス列の
パルス継続期間中（第２　図ｔＡ）ａ）に「１」を伝送
しく第２図ｆＢｌｂ）、後続のクロ・ツクパルス列の休
止期間中（第２図（Ａ）Ｃ）ｌこ「０」を伝送しく第２
図（Ｂｉｄ）、一方、入力情報としての「０」を伝送す
る際には、クロック１（ルス列のパルス継続期間中（第
２図ｆＡｌｅ）に「０」を伝送しく第２図（Ｂｌｆ）　
、１後続のクロ・ソクノくルス列ノ休止期間中（第２図
人ｇ）４ヒ「０」を伝送する（第２図（Ｂ）　ｈ’　）
。In other words, when transmitting "1" as human information,
``1'' is transmitted during the pulse duration period of the clock pulse train (Fig. 2 fBlb) during the pulse duration period of the clock pulse train (Fig. Figure 2 (A)C) I want to transmit "0" in the second
On the other hand, when transmitting "0" as input information, "0" should be transmitted during the pulse duration period of the pulse train (fAle in Figure 2).
, 1 During the rest period of the subsequent Kuro Sokunokurusu sequence (Figure 2 person g) 4 Hi "0" is transmitted (Figure 2 (B) h')
.

し゛かるところ、一般に、伝送系中には、雑音が存在し
、とりわけ、無線回線を含む伝送系では、例えば、内燃
機関の火花放電に由来するイグニッション雑音等の外来
性インノクルス雑音の影響を受けて、現象的に主搬送波
が瞬断状態となることから、受信端に設けられた高周波
信号処理部Ｙにて得られる入力パルス列Ｓ１は不所望の
反転スリットを伴うものであり、第２図（Ｃ）１こその
波形の一例が示される。However, in general, noise exists in transmission systems, and in particular, transmission systems including wireless lines are affected by exogenous innoclus noise, such as ignition noise derived from spark discharge of internal combustion engines. , because the main carrier wave is momentarily interrupted, the input pulse train S1 obtained by the high-frequency signal processing unit Y provided at the receiving end is accompanied by an undesired inversion slit, as shown in Fig. 2 (C ) 1 is shown as an example of the waveform.

図中、入力情報としての「１」を表わす「１」の符号状
態に保たれるべき符号判別期間中（第２図（Ｂｌ　ｂ　
）に、比較的短小のパルス幅で、「０」の符号状態に反
転する反転スリットを生じ（第２図（Ｃ）　ｉ　）　、
一方、「０」の符号状態に保たれるべき符号判別期間中
（第２図ＦＢ）　ｆ　）にも逆方向の反転スリット（第
２図（Ｃ）　ｊ　）を生ずる。In the figure, during the code discrimination period (Figure 2 (Bl b
), an inversion slit is created that inverts the sign state to "0" with a relatively short pulse width (Fig. 2 (C) i ),
On the other hand, an inversion slit in the opposite direction (FIG. 2 (C) j) also occurs during the code discrimination period (FIG. 2 FB) f ) during which the code state of "0" should be maintained.

そして、かかる反転スリッドの多くは１０〜３０μｓｅ
ｃ程度のパルス幅を持つことが経験的に知られており、
而して、−例として、クロックパＨｚ ルス列の周波数を１　に選定し、該パルス列の衝撃比を
５０％に選定すれば、符号判別期間（第２図人）ａ、ｅ
）は５００μｓｅｃとなり、該反転スリットのパルス、
幅は符号判別期間の略々イ。And most of these inverted slides are 10 to 30 μsec.
It is empirically known that the pulse width is approximately c.
As an example, if the frequency of the clock pulse train is selected to be 1 and the impulse ratio of the pulse train is selected to be 50%, then the sign discrimination period (Figure 2) a, e
) is 500 μsec, and the pulse of the inverted slit,
The width is approximately the length of the sign discrimination period.

程度となるものである。This is the degree.

しかしながら、多くの実例によれば、第２図（Ｃ）に示
されるように、一つの符号判別期間内に数個の反転スリ
ットが発生することから、誤り検定符号を用いる場合に
は、通信速度を極端に増大させて、反転スリットの平均
的な発生時間間隔内で検定区間の１ブロツクを伝送して
しまわない限り、すべての検定区間で符号誤りが検出さ
れ、結果的に、伝送効率が実質的に零にま・で低下し、
一方、誤り訂正符号を用いる場合には、多量の冗長符号
を導入しなければならず、結果的に、伝送能率が極端に
低下するものであった。However, according to many actual examples, as shown in Figure 2 (C), several inversion slits occur within one code discrimination period, so when using an error check code, the communication speed is Unless the value is extremely increased and one block of the test section is transmitted within the average generation time interval of the inversion slit, code errors will be detected in all the test sections, and as a result, the transmission efficiency will be substantially reduced. decreases to zero,
On the other hand, when error correction codes are used, a large amount of redundant codes must be introduced, resulting in an extremely low transmission efficiency.

したがって、かかる多数の反転スリットを伴った符号の
判別に際しては、前述の従来技術では、伝送効率や伝送
能率が非現実的な値となるので、情報伝送の用に供し得
ないものであった。Therefore, when identifying codes with such a large number of inversion slits, the above-mentioned conventional technology cannot be used for information transmission because the transmission efficiency and transmission efficiency become unrealistic values.

サテ、第２図ｔｅｌに例示されるような入力パルス列Ｓ
１と、電圧制御可変周波数発振器４から供給される、第
２図（Ｄ）に例示されるようなりロックパルス列Ｓ２と
に応答して、相関検波器２は、両パルス列の相関関係の
位相差に比例して変化する位相差信号Ｓ３としての直流
電圧を後続の積分器３に供給し、該積分器は該直流電圧
を積分して、その積分値を表わす積分信号を周波数制御
信号Ｓ４として後続の電圧制御可変周波数発振器４に供
給し、該発振器は、該信号Ｓ４に応じて、上述したクロ
ックパルス列Ｓ２の周波数を増減させる。input pulse train S as exemplified in Fig. 2
1 and the lock pulse train S2 supplied from the voltage controlled variable frequency oscillator 4 as illustrated in FIG. A DC voltage as a phase difference signal S3 that changes proportionally is supplied to a subsequent integrator 3, which integrates the DC voltage and outputs an integral signal representing the integrated value as a frequency control signal S4 to the subsequent integrator 3. It is supplied to a voltage controlled variable frequency oscillator 4, which increases or decreases the frequency of the above-mentioned clock pulse train S2 in response to the signal S4.

例えば、電圧制御可変周波数発振器４から相関検波器２
の一つの入力端子に供給されるクロックパルス列と該相
関検波器の他の一つの入力端子に供給される入力パルス
列との相関関係の位相差が瞬時的に進相状態になったと
きは、相関検波器２からの位相差信号Ｓ３が減少し、該
信号Ｓ３の積分値である周波数制御信号Ｓ４も減少し、
これに応じて電圧制御可変周波数発振器４からのクロッ
クパルス列の周波数が瞬時的に減少する結果、相関検波
器２では、入力パルス列とクロックパルス列との相関関
係の位相差が解消方向に向い、両パルス列の相関関係の
位相差が完全に解消したときには、相関検波器２からの
位相差信号Ｓ３が零に収束し、積分器３からの周波数制
御信号Ｓ４が一定値に保たれ、而して、電圧制御可変周
波数発振器４からのクロックパルス列の周波数も一定値
となり、系−は安定状態に至る。For example, from the voltage controlled variable frequency oscillator 4 to the correlation detector 2
When the phase difference in the correlation between the clock pulse train supplied to one input terminal of the correlation detector and the input pulse train supplied to the other input terminal of the correlation detector instantaneously becomes a phase advance state, the correlation The phase difference signal S3 from the detector 2 decreases, and the frequency control signal S4, which is the integral value of the signal S3, also decreases,
Correspondingly, the frequency of the clock pulse train from the voltage controlled variable frequency oscillator 4 instantaneously decreases, and as a result, in the correlation detector 2, the phase difference in the correlation between the input pulse train and the clock pulse train tends to disappear, and both pulse trains When the phase difference in the correlation between The frequency of the clock pulse train from the controlled variable frequency oscillator 4 also becomes a constant value, and the system reaches a stable state.

か（して、第２図（ｅｌに例示されるような人力パルス
列に基づ（λで、該人力パルス列と最も相関関係の強い
波形としてのクロックパルス列を発生させることにより
、入力パルス列の符号判別期間を規定するためのクロッ
クパルス列を再生することができるものである。Based on the human-powered pulse train as illustrated in FIG. It is possible to reproduce a clock pulse train for defining a period.

一方、この間、アナログスイッチ７は、その制御端子に
供給される入力パルス列Ｓ１に応答して断続し、もう一
つのアナログスイッチ９も、その制御端子に電圧制御可
変周波数発振器２の補相出力端子から供給される補相ク
ロックパルス列Ｊ２に応答して断続する。Meanwhile, during this period, the analog switch 7 is turned on and off in response to the input pulse train S1 supplied to its control terminal, and the other analog switch 9 is also connected to its control terminal from the complementary output terminal of the voltage controlled variable frequency oscillator 2. It is intermittent in response to the supplied complementary clock pulse train J2.

いま、クロックパルス列Ｓ２が「１」である符号判別期
間中（第２図（Ｉ）１　ｋ　）では、補相クロックパル
ス列５の「０」を受けて、アナログスイッチ９が遮断状
態となるので、符号積分器としてのコンデンサ８による
積分動作が可能となる。Now, during the sign discrimination period when the clock pulse train S2 is "1" (1k in FIG. 2 (I)), the analog switch 9 enters the cut-off state in response to the complementary clock pulse train 5 being "0". Integration operation by the capacitor 8 as a sign integrator becomes possible.

したがって、入力情報としての「１」が伝送されていて
、入力パルス列Ｓｌが符号判別期間にて「１」に留るべ
き場合、入力パルス列Ｓ１の「１」に留っている期間（
第２図（Ｃ）Ｉりに関しては、アナログスイッチ７が導
通状態となり、コンデンサ８が定電流源６を通じて充電
されることから、積分動作が行われ、該コンデンサの端
子電圧、すなわち、積分信号Ｓ５は直線的に増大する（
第２図（ｈｉ）　ｍ　）が、一方、該符号判別期間中の
「０」に向う反転スリットの期間（第２図（ｅ）　ｉ　
）に関しては、アナログスイッチ７が遮断状態となり、
コンデンサ８への充電路が断たれ、しかも、アナログス
イッチ９も遮断状態に留っていて、該コンデンサには、
放電路が存在しないことから、積分信号Ｓ５は一定値に
保たれる（第２図ｆＥ）　ｎ　）。Therefore, if "1" is being transmitted as input information and the input pulse train Sl should remain at "1" during the sign determination period, the period during which the input pulse train S1 remains at "1" (
Regarding FIG. 2(C) I, the analog switch 7 becomes conductive and the capacitor 8 is charged through the constant current source 6, so that an integral operation is performed, and the terminal voltage of the capacitor, that is, the integral signal S5 increases linearly (
On the other hand, the period of the inversion slit toward "0" during the sign discrimination period (FIG. 2(e) i
), the analog switch 7 is in the cutoff state,
The charging path to the capacitor 8 is cut off, and the analog switch 9 also remains in the cut-off state.
Since there is no discharge path, the integral signal S5 remains constant (FIG. 2fE)n).

かくして、入力情報としてメ「１」が伝送されている場
合における符号判定期間（第２図（Ｄｌ　ｋ　）中での
積分信号Ｓ５はジグザグ折線に沿って増大しく第２図（
ｈ；ｌ　ｍ、ｎ）、しかも、該積分信号が一定値に保た
れる反転スリット（第２図（Ｅ）　ｎ　）の期間は符号
判別期間の一々ｎ程度であることから、該符号判定期間
の終了時点までには、該積分信号Ｓ５は後続の比較器１
１の反転入力端子１こ供給されている参照電圧Ｓ６の値
を越えて（第２図（ＥＩＯ）、相当に大きな値に増大す
る（第２図（Ｅｌ　ｐ　）　。In this way, the integral signal S5 during the sign determination period (Dl k ) in FIG. 2 when a message "1" is transmitted as input information increases along the zigzag broken line and becomes as shown in FIG.
h; l m, n), and since the period of the inversion slit (Fig. 2 (E) n) in which the integral signal is kept at a constant value is about n for each sign judgment period, the sign judgment period By the end of , the integrated signal S5 has passed through the subsequent comparator 1
The value of the reference voltage S6 supplied to the inverting input terminal 1 of 1 is exceeded (FIG. 2 (EIO)) and increases to a considerably large value (FIG. 2 (El p )).

かかる積分信号Ｓ５を、その非反転入力端子に受けて、
比較器１１は、その反転入力端子に供給されてい乙参照
電圧源１０からの参照電圧Ｓ６に対する大小関係を比較
し、積分信号Ｓ５が参照電圧Ｓ６に到達した時点で「０
」から「１」に反転する（第２図ｆＦｌ　ｑ　）出力信
号を再生符号Ｓ７として外部に供給する。Receiving such an integral signal S5 at its non-inverting input terminal,
The comparator 11 compares the magnitude relationship with the reference voltage S6 from the reference voltage source 10 supplied to its inverting input terminal, and when the integral signal S5 reaches the reference voltage S6, it becomes "0".
'' to "1" (FIG. 2 fFl q ) is supplied to the outside as a reproduction code S7.

一方、符号判別期間（第２図（Ｄｌ　ｋ　）に後続する
休止期−間中（第２図（１））　ｒ　）では、補相クロ
・ツクパルス列島の「１」を受けて、アナログスイ・ソ
チ９が等通状態となるので、コンデンサ８の端子電圧、
すなわち、積分（ｇ号Ｓ５が接地電位まで降下しく第２
図（Ｅ）　Ｓ　）　、符号積分器としての′コンデンサ
８は、アナ占グスイッチ７の状態に係わりなく、復帰状
態に拘束される（第２図（ｇｌ　１　）。On the other hand, during the rest period (r in FIG. 2 (1)) following the sign discrimination period (FIG. 2 (Dlk)), analog switch Since Sochi 9 is in a constant state, the terminal voltage of capacitor 8,
In other words, if the integral (g) S5 falls to the ground potential, the second
(E)S), the 'capacitor 8 as a sign integrator is constrained to the return state regardless of the state of the analog fortune telling switch 7 (FIG. 2 (gl 1 )).

次に、入力情報として「０」が伝送されていて、入力パ
ルス列Ｓ１が符号判定期間（第２図［Ｃ）　ｕ　）にて
「０」に留るべき場合、入力パルス列Ｓ１が「０」に留
っている期間、（第２図（ＣＩ　Ｖ　）に関しては、ア
ナらグスイッチ７が遮断状態となるので、符号積分器と
してのコンデンサ８による積分動作は行われない（第２
図（ＥＩ　Ｗ　）が、一方、該符号判別期間中の「１」
に向う反転スリットの期間７が導通状態となるので、前
述同様の積分動作が行われる（第２図ｆＥＩ　Ｘ　）。Next, if "0" is being transmitted as input information and the input pulse train S1 should remain at "0" during the sign determination period (Fig. 2 [C) u ), the input pulse train S1 becomes "0". During this period, the analog switch 7 is in the cutoff state (with respect to FIG. 2 (CI
On the other hand, the figure (EI W ) is "1" during the code discrimination period.
Since the period 7 of the inversion slit toward 2 becomes conductive, the same integration operation as described above is performed (FIG. 2 fEIX).

しかしながら、今度は、相対的に短小な反転符号判別期
間の終了時点での積分信号Ｓ５の値−は参照電圧Ｓ６の
値を越えて増大することはない（第２図ｆＥｌ　ｙ　）
。However, this time, the value of the integral signal S5 at the end of the relatively short inversion sign determination period does not increase beyond the value of the reference voltage S6 (FIG. 2 fEly).
.

したがって、この間、後続する比較器１１からの再生符
号Ｓ７は「０」に留る（第２図（Ｆｌ　２　）。Therefore, during this period, the reproduced code S7 from the subsequent comparator 11 remains at "0" (FIG. 2 (Fl 2 )).

そして、後続の休止期間（第２図（Ｄｉτ）での動作は
前述した休止期間（第２図（Ｄｌ　ｒ　）でのそれと同
じである。The operation in the subsequent rest period (FIG. 2 (Diτ)) is the same as that in the aforementioned rest period (FIG. 2 (Dl r )).

かくして、上記積分動作では、入力情報としての「１」
を判別する際には、符号判別期間内での「０」に向−う
反転スリットが相対的に短小であり、一方、入力情報と
しての「０」を判別する際には、符号判別期間内での「
１」に向う反転スリットが相対的に短小であることから
、上記二つの判別動作における、符号判別期間の終了時
点での積分信号Ｓ５は相当に異った値となり、而して、
かかる積分信号Ｓ５のレベルの差異を弁別するための、
スレショルドとしての参照電圧Ｓ６の選定は実現容易で
ある。Thus, in the above integral operation, "1" as input information
When determining ``0'' as input information, the reversal slit toward ``0'' within the sign discrimination period is relatively short.On the other hand, when determining ``0'' as input information, the In "
Since the inversion slit toward "1" is relatively short and small, the integral signal S5 at the end of the sign discrimination period in the above two discrimination operations has considerably different values, and thus,
In order to discriminate the difference in level of the integral signal S5,
The selection of reference voltage S6 as a threshold is easy to implement.

すなわち、多べの場合、「１」に向う反転スリットと、
「０」に向う反転スリ・ノドがその発生頻度とパルス幅
において、巨視的に見て略々均等であることが知られて
いるので、入力情報としての「１」の判別に際して、「
０」に向う反転スリットがない場合に、積分信号Ｓ５が
符号判別期間の終゛了時点にて占める値の陥々イに参照
電圧Ｓ６を選定するのが好適である。In other words, in the case of Tabe, a reversal slit toward "1",
It is known that the occurrence frequency and pulse width of inverted pickpocket throats toward "0" are approximately equal when viewed macroscopically, so when determining "1" as input information, "
If there is no inversion slit toward 0, it is preferable to select the reference voltage S6 to be approximately the value that the integral signal S5 has at the end of the sign determination period.

上記実施例では、符号判別期間内に入力パルス列中のパ
ルスが存在していれば、入力情報としての「１」を判別
し、一方、符号判別期間内に入力パルス列中のパルスが
存在していなければ、入力情報としての「０」を判別し
ているが、符号形態はこれに限られるものではなく、入
力パルス列中の各パルスの存否に基づいて入力情報を判
別可能な符号形態であれば足りるので、例えば、第３図
に示されるような符号形態であってもよい。In the above embodiment, if a pulse in the input pulse train exists within the sign determination period, "1" is determined as input information, but on the other hand, if a pulse in the input pulse train exists within the sign determination period, For example, "0" as input information is determined, but the code form is not limited to this, and any code form that can distinguish input information based on the presence or absence of each pulse in the input pulse train is sufficient. Therefore, for example, a code format as shown in FIG. 3 may be used.

すなわち、クロックパルス列（第３ＨＡ））に同期して
、入力情報としての「１」を伝送する場合には、第一の
符号判別期間中に入力パルスを存在させ（第３図ＦＢ）
ａ）、後続する第二の符号判別期間中では、入力パルス
を欠如させて（第３図ｆＢｌｂ）、第一の符号判別期間
直後の休止期間（第３図（Ｂ）　Ｃ）と更にその直後の
第二の符号判別期間（第３図（Ｈ）　ｂ　）との境界点
にて、符号反転がないこと（第３図ＦＢ）　Ｘ　）を検
出することにより入力情報の「１」を判別し、一方、入
力情報としての「０」を伝送する場合には、第一の符号
判別期間中に入力パルスを存在させ（第３図ＦＢｌａ）
、後続する第二の符号判別期間中でも入力パルスを存在
させて（第３図＋Ｂｉｂ’）、第一の符号判別期間直後
の休止期間（第３図［Ｂ）　Ｃ’　）と更にその直後の
第二の符号判別期間（第３図ｆ１３１ｂ’）との境界点
にて、「０」から「１」への符号反転があること（第３
図（Ｂ）　ｙ　）を検出することにより１．入力情報の
「０」を判別するものである。That is, when transmitting "1" as input information in synchronization with the clock pulse train (third HA), the input pulse is made to exist during the first code discrimination period (FIG. 3 FB).
a) During the subsequent second code discrimination period, the input pulse is omitted (FIG. 3 fBlb), and the rest period immediately after the first code discrimination period (FIG. 3 (B) C) and immediately thereafter. The input information is determined to be "1" by detecting that there is no sign reversal (FB in Figure 3) at the boundary point with the second sign determination period (Figure 3 (H) b). , On the other hand, when transmitting "0" as input information, the input pulse is made to exist during the first code determination period (FIG. 3 FBla).
, the input pulse is made to exist even during the subsequent second code discrimination period (Fig. 3 + Bib'), and the rest period immediately after the first code discrimination period (Fig. 3 [B) C') and the second code judgment period immediately after that. There is a sign reversal from ``0'' to ``1'' at the boundary point with the second sign discrimination period (f131b' in Figure 3).
Figure (B) y) By detecting 1. This is to determine whether the input information is "0".

かかる符号形態では、入力パルス列中のパルスの欠如が
制限され、入力情報いかんに係わらず、人力パルス列中
のすべてのパルスが継続的に欠如することがないので、
相関検波により入力パルス列からクロックパルス列を再
生するクロックパルス再生手段１の安定動作の確保とい
う観点から好適である。With such a code form, the absence of pulses in the input pulse train is limited and all pulses in the human pulse train are not continuously missing, regardless of the input information, so that
This is preferable from the viewpoint of ensuring stable operation of the clock pulse reproducing means 1 which reproduces a clock pulse train from an input pulse train by correlation detection.

以上のように、この発明によれは、入力パルス列中の各
パルスの存否を判別する際に、該人力パルス列に同期す
るクロックパルスを再生し、該クロックパルス列にて規
定される符号判別期、　間にわたって人力パルス列中の
各パルスを積分し、その積分値を予め設定された参照電
圧と比較する構成としたことにより、伝送系中でのイン
パルス雑音、とりわけ、無線回線でのイグニッション雑
音等の影響を受けて、入力パルス列中に反転スリットを
伴っている場合であっても、符号判別期間中に伝送され
るす“べての情報を有効に活用して、入力パルス列中の
パルスの存否を正確に判別できるので、高雑音環境下で
のピットエラーレート自体を格段に向上させ、もって、
誤り検定による頻繁なデータ欠失に起因する伝送効率の
低下や複雑な誤り訂正符号による冗長符号の増大に起因
する伝送能率の低下を回避して、高品質のデータ伝送を
可能にするという優れた効果がある。As described above, according to the present invention, when determining the presence or absence of each pulse in an input pulse train, a clock pulse synchronized with the human pulse train is regenerated, and the code discrimination period defined by the clock pulse train is determined. By integrating each pulse in a human-powered pulse train over a period of time and comparing the integrated value with a preset reference voltage, it is possible to eliminate the influence of impulse noise in the transmission system, especially ignition noise in the wireless line. Therefore, even if the input pulse train includes an inverted slit, it is possible to accurately determine the presence or absence of a pulse in the input pulse train by effectively utilizing all the information transmitted during the code discrimination period. Since it can be distinguished, the pit error rate itself in a high noise environment is significantly improved, and
It is an excellent technology that enables high-quality data transmission by avoiding the decrease in transmission efficiency caused by frequent data deletion due to error verification and the increase in redundant codes due to complex error correction codes. effective.

更に、周波数可変のクロックパルス列と入力パルス列と
を相関検波しつつ、両パルス列の相関関係が最大となる
ようにクロックパルス列の周波数を制御するようにして
、入力パルス列に基づいてクロックパルスを再生する構
成としたことにより、入力パルス列中に反転スリットを
伴う場合であっても、符号判別ノリ」間に対して相対的
に短小なパルス幅の反転スリットが、両パルス列の相関
関係に与える影・暦を抑制することができるので、高雑
音環境下でも、安定、かつ、確実にクロックパルスの再
生ができるという効果もある。Furthermore, the configuration regenerates clock pulses based on the input pulse train by performing correlation detection between the variable frequency clock pulse train and the input pulse train, and controlling the frequency of the clock pulse train so that the correlation between both pulse trains is maximized. By doing so, even when an inversion slit is included in the input pulse train, the influence of the inversion slit, which has a relatively short pulse width with respect to the sign discrimination interval, on the correlation between both pulse trains can be reduced. Since this can be suppressed, there is also the effect that clock pulses can be regenerated stably and reliably even in a high-noise environment.

加つるに、入力パルス列中の各パルスの符号判別期間に
わたる積分値としての積分信号を予め設定された参照電
圧と比較する構成としたことにより、入力パルス列中の
パルスの存在を判別する際顛は、「０」に向う短小パル
ス幅の反転スリットがあっても、符号判別Ｊ−ｊ間終了
時点での積分信号を相当に大なる値に増大させ、一方、
入力パルス列中のパルスの不存在を判別する際には、「
１」に向う短小パルス幅の反転スリットがあっても、符
号判別期間終了時点での積分信号を相当に小なる値に押
えることができることから、高雑音環境下でも入力パル
ス列中の各パルスの存否を安定、かつ、確実に判別でき
るという効果もある。In addition, by using a configuration that compares the integral signal as an integral value over the sign determination period of each pulse in the input pulse train with a preset reference voltage, it is easy to determine the presence of a pulse in the input pulse train. , even if there is an inversion slit with a short pulse width toward "0", the integral signal at the end of the sign discrimination period J-j will increase to a considerably large value, and on the other hand,
When determining the absence of a pulse in an input pulse train,
Even if there is an inversion slit with a short pulse width toward 1, it is possible to suppress the integral signal at the end of the sign discrimination period to a considerably small value, so even in a high noise environment, it is possible to determine the presence or absence of each pulse in the input pulse train. It also has the effect of being able to discriminate stably and reliably.

【図面の簡単な説明】[Brief explanation of drawings]

図はこの発明の一実施例に関するものであり、第１図は
その構成を示すブロック図、第２図は、送信側クロック
パルス刈入）と、無雑音環境下での受信側の入力パルス
列ｆＢ）と、高雑音環境下での受信側の入力パルス列（
Ｃ）と、受信側で再生されたクロックパルスＴＤ）と、
符号積分器としてのコンデンサ８からの積分信号（Ｅｌ
と、比較器１１からの再生符号ｆ１”）とを対比して示
す波形図である゛。 第３図は、入力情報としての他の符号形態を示すもので
あり、り４０ツクパルス人）と、無雑音環境下での受信
側の入力パルス列（Ｂ）とを対比して示す波形図である
。 １°°゛°°°り°ツクグル゛再生手段２・・・・・・
相関検波器　３・・・・・・積分器４・・・・・・電圧
制御可変周波数発振器５・・・・・・符号再生手段　６
・・・・・・定電流源７．９・・・・・・アナログスイ
ッチ ８・・・・・・コンデンサ　１０・・・・・・参−電圧
Ｖ皇　／１１・・・・・・比較器 Ｙ・・・・・・高周波信号処理手段 特許出願人　双葉電子工業株式会社The figures relate to an embodiment of the present invention, and FIG. 1 is a block diagram showing its configuration, and FIG. 2 is a diagram showing the clock pulses on the transmitting side and the input pulse train fB on the receiving side in a noise-free environment. ) and the input pulse train on the receiver side under a high noise environment (
C), a clock pulse TD) regenerated on the receiving side,
Integral signal from capacitor 8 as sign integrator (El
FIG. 3 is a waveform diagram showing a comparison of the reproduced code f1") from the comparator 11. FIG. It is a waveform chart showing a comparison with the input pulse train (B) on the receiving side under a noise-free environment.
Correlation detector 3... Integrator 4... Voltage controlled variable frequency oscillator 5... Code regeneration means 6
... Constant current source 7.9 ... Analog switch 8 ... Capacitor 10 ... Reference voltage V /11 ... Comparator Y・・・High frequency signal processing means patent applicant Futaba Electronics Industries Co., Ltd.

Claims (1)

【特許請求の範囲】 二元符号を表わす入力パルス列ｓｌに応答して、該ハル
ス°列に同期するクロックパルス列ｓ２、島を再生する
クロックパルス再生手段１−と、上□記入力パルス列Ｓ
ｌに応答して、該パルス列中の各パルスの存否に基づい
て二元符号の各状態を判別して再生符号を出方する符号
再生手段５とから成り、上記クロックパルス再生手段１
は、入力パルス列Ｓｌとクロックパルス列ｓ２に応答し
て、該入力パルス列と該クロックパルス列との相関関係
の位相差に応じて変化する直流電圧を位相差信号Ｓ３と
して出方する相関検波器２と、位相差信号Ｓ３を積分し
て得らｐる積分信号を周波数制御信号Ｓ４として出力す
る積分器３と、周波数制御信号Ｓ４に応答して、その周
波数が変化する２に対して供給するとともに外部に出力
する電圧制御可変周波数発振器４とを含み、更に、上記
符号再生手段５’Ｇｔ、人力パルス列中の各パルスの存
否に応じてｍｌ続する第一のスイッチ手段７と、クロッ
クパルス再生手段１から外部に出力されるクロックパル
ス列の各パルスに応答して断続する第二のスイッチ手段
９と、該第−のスイッチ手段が導通状態である期間中に
は、積□ 分動作を継続して、積分信号Ｓ５を出力し、′該第二の
スイッチ手段が導通状態である期間中には、該第−のス
イッチ手段の状態に係わりな（、復帰状態に拘束される
符号積分器８と、該符号積盆器からの積分信号Ｓ５と予
め設定された参照型　。 圧Ｓ６との大小関係を比較して、二元符号の各状態を表
わす再生符号Ｓ７を外部に出力する比較器１１とを含む
ことを特徴とする符号再生装置。[Scope of Claims] In response to an input pulse train sl representing a binary code, a clock pulse train s2 synchronized with the Hals° train, a clock pulse reproducing means 1- for regenerating an island, and an input pulse train S input above □.
a code reproducing means 5 for determining each state of the binary code based on the presence or absence of each pulse in the pulse train and outputting a reproduced code in response to the clock pulse reproducing means 1;
a correlation detector 2 which responds to the input pulse train Sl and the clock pulse train s2 and outputs a DC voltage that changes according to the phase difference in the correlation between the input pulse train and the clock pulse train as a phase difference signal S3; An integrator 3 outputs an integral signal obtained by integrating the phase difference signal S3 as a frequency control signal S4, and an integrator 3 whose frequency changes in response to the frequency control signal S4 and supplies it to the outside. a voltage-controlled variable frequency oscillator 4 for outputting the clock pulse; During the period when the second switch means 9, which is turned on and off in response to each pulse of the clock pulse train outputted to the outside, and the second switch means are in a conductive state, the integration operation is continued, and the integration operation is continued. During the period in which the second switch means is in the conducting state, the sign integrator 8, which is constrained to the return state, and the sign It includes a comparator 11 that compares the magnitude relationship between the integral signal S5 from the basin and a preset reference pressure S6 and outputs a reproduced code S7 representing each state of the binary code to the outside. A code reproducing device characterized by: