JPS6042475B2 - display device - Google Patents

display device

Info

Publication number
JPS6042475B2
JPS6042475B2 JP52150261A JP15026177A JPS6042475B2 JP S6042475 B2 JPS6042475 B2 JP S6042475B2 JP 52150261 A JP52150261 A JP 52150261A JP 15026177 A JP15026177 A JP 15026177A JP S6042475 B2 JPS6042475 B2 JP S6042475B2
Authority
JP
Japan
Prior art keywords
data
line
vector
refresh memory
closed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52150261A
Other languages
Japanese (ja)
Other versions
JPS5481729A (en
Inventor
▲あきら▼ 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP52150261A priority Critical patent/JPS6042475B2/en
Publication of JPS5481729A publication Critical patent/JPS5481729A/en
Publication of JPS6042475B2 publication Critical patent/JPS6042475B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Description

【発明の詳細な説明】 この発明はラスタスキャン方式のディスプレイ装置に
関し、特に任意の形状を有する1個の領域の内部を同一
の色又は同一の輝度で表わすような図形の表示に適した
ディスプレイ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a raster scan type display device, and in particular to a display device suitable for displaying a figure in which the inside of one area having an arbitrary shape is expressed with the same color or the same brightness. It is related to.

第1図は従来のこの種のディスプレイ装置の一例を示
すブロック結線図であつて、図において1は計算機、2
はリフレッシュメモリ、3は同期信号発生器、4はアド
レスカウンタ、5はモニタ表示器である。
FIG. 1 is a block diagram showing an example of a conventional display device of this type, in which 1 is a computer, 2 is a computer, and 2 is a computer.
3 is a refresh memory, 3 is a synchronizing signal generator, 4 is an address counter, and 5 is a monitor display.

第1図の装置では表示さるべき画像のデータは計算機1
によつて発生されてリフレッシュメモリ2のそれぞれの
番地に書き込まれている。同期信号発生器3からの出力
パルスはアドレスカウンタ4で計数されてその並列出力
は順次変・化してゆき、リフレッシュメモリ2はアドレ
スカウンタ4の並列出力によつてアドレスされてそのア
ドレスに記憶されているデータが順次読み出されモニタ
表示器5に与えられれる。モニタ表示器5の表示がたと
えばカラーブラウン管で行なわれ・る場合、リフレッシ
ュメモリからの出力データにしたがつてブラウン管輝点
の色と輝度とが変化し、またブラウン管の偏向は同期信
号発生器3の出力に同期して行われるので、ブラウン管
上にはリフレッシュメモリ2に記憶されているデータに
対応した画像が表示される。第2図は表示すべき画像の
一例を示すグラフであつて、表示面を(X,y)の直角
座標で表わすときP1(Xl9yl)9P2(X29y
2)9P3(X39y3)の3点を頂点とすると三角形
の内部がたとえば同一の色(仮に赤色とする)である図
形の例を示している。
In the device shown in Figure 1, the image data to be displayed is stored in the computer 1.
, and written to each address in the refresh memory 2. The output pulses from the synchronization signal generator 3 are counted by the address counter 4, and the parallel output thereof changes sequentially, and the refresh memory 2 is addressed by the parallel output of the address counter 4 and stored at that address. The data contained in the image data are sequentially read out and provided to the monitor display 5. When the display on the monitor display 5 is performed using, for example, a color cathode ray tube, the color and brightness of the cathode ray tube bright spot change according to the output data from the refresh memory, and the deflection of the cathode ray tube is controlled by the synchronizing signal generator 3. Since this is performed in synchronization with the output, an image corresponding to the data stored in the refresh memory 2 is displayed on the cathode ray tube. FIG. 2 is a graph showing an example of an image to be displayed, and when the display surface is represented by (X, y) rectangular coordinates, P1 (Xl9yl)9P2 (X29y
2) An example of a figure in which the interior of the triangle is the same color (temporarily assumed to be red) is shown, with the three points 9P3 (X39y3) being the vertices.

従来の装置によつてこのような画像を表示するにはまず
計算機1内の記憶装置に第2図のような図形に相当する
画像データを書き込んでおいて、この画像データをリフ
レッシュメモリ2へ転送する。画像データを発生して計
算機1内へ入力するソフトウェアを作るには多くの時間
がかかり、またソフトウェア自体も複雑になり、かつ画
像データの全体を記憶するには計算機1内の記憶装置に
大きな容量を必要とするという欠点があつた。この発明
は従来の装置における上述の欠点を除去することを目的
とし、計算機の制御によつて任意の形状の画像を容易に
表示することができるディスプレイ装置を提供しようと
するものであり、以下図面についてこの発明の実施例を
説明する。
To display such an image using a conventional device, first write image data corresponding to the figure shown in FIG. do. It takes a lot of time to create software that generates image data and inputs it into the computer 1, and the software itself is complicated, and the storage device in the computer 1 requires a large capacity to store the entire image data. The disadvantage was that it required . The present invention aims to eliminate the above-mentioned drawbacks of conventional devices and provides a display device that can easily display images of arbitrary shapes under computer control. Examples of the present invention will be described below.

第3図はこの発明の一実施例を示すブロック結線図てあ
つて、第3図において第1図と同一符号は同一又は相当
部分を示し、同期信号発生器3とアドレスカウンタ4に
よるリフレッシュメモリ2の読み出しとこの読み出した
データをモニタ表示器5に表示する動作は第1図の装置
におけるこれな動作と全く同じてあるのでその説明を省
略する。6はコマンドレジスタ、7はベクトルジェネレ
ータ、8は画図形発生回路てある。
FIG. 3 is a block diagram showing one embodiment of the present invention. In FIG. 3, the same reference numerals as in FIG. 1 indicate the same or corresponding parts. The operations of reading out the data and displaying the read data on the monitor display 5 are exactly the same as the operations in the apparatus shown in FIG. 1, so a description thereof will be omitted. 6 is a command register, 7 is a vector generator, and 8 is a graphics generation circuit.

計算機1からコマンドレジスタ6に入力されるべきコマ
ンドは計算機1からの転送順に示すと、たとえばSTA
RTDOMAIN(1個の閉領域をぬりつぶした形の図
形の入力を開始する)、P1(Xl,yl),P2(X
2,y2),P3(X3,y3)・・・P1(Xl,y
l)(上記図形の周辺は直線線分の集合からなり、それ
ぞれの線分の端点はP1(Xl,yl),P2(X2,
y2)・・・でありP1(Xl,yl)から出発して再
びP1(Xl,yl)へ帰る閉領域である)、(但し閉
領域の周辺で曲線の部分は充分短い直線線分の集合によ
つて近似する)、WRITEDOMAINR(上記線分
で囲まれた領域をRによつて表わされる色でぬりつぶす
)、の順になる。
The commands to be input from the computer 1 to the command register 6 are shown in the order of transfer from the computer 1, for example, STA
RTDOMAIN (start inputting a figure with one closed area filled in), P1 (Xl, yl), P2 (X
2,y2), P3(X3,y3)...P1(Xl,y
l) (The periphery of the above figure consists of a set of straight line segments, and the end points of each line segment are P1 (Xl, yl), P2 (X2,
y2)..., which is a closed region that starts from P1 (Xl, yl) and returns to P1 (Xl, yl)), (however, the curved part around the closed region is a collection of sufficiently short straight line segments. WRITE DOMAINR (the area surrounded by the line segment is filled in with the color represented by R).

上述のようなコマンドは極めて容易に計算機1に入力す
ことができ、順次コマンドレジスタ6に転送することが
できる。コマンドレジスタ6はP1(Xl,yl),P
2(X2,y2),P3(X3,y3)(以下説明の便
宜上第2図に示す例について説明する)のデータを順に
2つづつベクトルジェネレータ7に入力し、ベクトルジ
ェネレータ7はこれらのデータから■■,GG,G■の
線分上のデータを論理RlJとしそれ以外のデータをす
べて論理ROJとするベクトルデータを発生してリフレ
ッシュメモリ2に入力する。第4図はベクトルデータの
一例を示すグラフであつて、斜線の部分が論理Rl.j
.他の部分が論理10Jであることを示す。また第4図
における1個の単位正方形が1個の画素を表わしそれぞ
れリフレッシュメモリの1個のデータ語に対応する。(
説明の便宜上第4図では1個の画素の大きさを拡大して
示してある)。第4図aに示すようなベクトルデータが
リフレッシュメモリ2に書き込まれると、上述のWRI
TEDOMAINRのコマンドに従い画図形発生回路8
によりリフレッシュメモリ2が1インごとに順次読み出
され各データがチェックされて論理RlJのデータが存
在しないラインが終ると次のラインがチェックされ、は
じめて論理1しのデータが読み出されたラインを第1の
ラインとしてそのyの値猥が記憶される。
Commands such as those described above can be input into the computer 1 very easily and can be sequentially transferred to the command register 6. Command register 6 is P1 (Xl, yl), P
2(X2, y2), P3(X3, y3) (the example shown in FIG. 2 will be explained below for convenience of explanation) are input into the vector generator 7 two by two in order, and the vector generator 7 converts the data from these data. Vector data is generated and input to the refresh memory 2, with the data on the line segments of ■■, GG, and G being logical RlJ and all other data being logical ROJ. FIG. 4 is a graph showing an example of vector data, in which the shaded portion is the logic Rl. j
.. It shows that the other parts are logic 10J. Also, one unit square in FIG. 4 represents one pixel, and each corresponds to one data word in the refresh memory. (
For convenience of explanation, the size of one pixel is shown enlarged in FIG. 4). When vector data as shown in FIG. 4a is written to the refresh memory 2, the above-mentioned WRI
According to the TEDOMAINR command, the graphics generation circuit 8
The refresh memory 2 is sequentially read out one input at a time, each data is checked, and when the line in which there is no logic RlJ data is completed, the next line is checked, and the line in which the data of logic 1 is read out for the first time is checked. The value of y is stored as the first line.

その後は順次ラインを読み出し論理RlJのデータが存
在するラインが終ると次のラインがチェックされ論理R
Lのデータが存在しないラインが読み出されたときその
yの値より1を減じたライン、すなわち最後に論理r1
ョのデータが読み出されたラインを第2のラインとして
そのyの値Yeが記憶される。次に再び画図形発生回路
8により猥のラインから1ラインなて読み出しYsのラ
インおよびYeのラインでは連続する1かたまりの論理
11Jのデータを符号Rに変更する。
After that, the lines are read out sequentially, and when the line in which the data of logic RlJ exists is finished, the next line is checked and the logic R
When a line with no L data is read, the line with 1 subtracted from the y value, that is, the logic r1 at the end.
The y value Ye is stored with the line from which the second data is read as the second line. Next, the graphics generation circuit 8 again reads out one line from the obscene line and changes one continuous block of logic 11J data to code R in the Ys line and the Ye line.

其他のラインては連続する1かたまりの論理RlJのデ
ータから次の1かたまりの論理0しのデータを符号Rに
変更する。その結果第4図bに斜線をほどこした部分と
小円0を記した部分とにはすべて符号Rのデータを記憶
するリフレッシュメモリ2が得られ、所望の図形がモニ
タ表示器5に表示される。以上述べたようにこの発明に
よれば計算機1からの簡単なコマンドにより所定の領域
が一様な色又は輝度でぬりつぶされた図形を発生するこ
とができる。
In other lines, from one consecutive block of logic RlJ data to the next one logic 0 data is changed to code R. As a result, the refresh memory 2 that stores data R is obtained in the shaded area and the area marked with a small circle 0 in FIG. 4b, and the desired figure is displayed on the monitor display 5. . As described above, according to the present invention, a figure in which a predetermined area is filled with uniform color or brightness can be generated by a simple command from the computer 1.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の装置の一例を示すブロック結線図、第2
図は表示すべき画像の一例を示すグラフ、第3図はこの
発明の一実施例を示すブロック結線図、第4図はベクト
ルデータの一例を示すグラフである。 図において1は計算機、2はリフレッシュメモi八3は
同期信号発生器、4はアドレスカウンタ、5はモニタ表
示器、6はコマンドレジスタ、7はベクトルジエネレ、
一タ、8は画図形発生回路である。
Figure 1 is a block diagram showing an example of a conventional device;
FIG. 3 is a graph showing an example of an image to be displayed, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. 4 is a graph showing an example of vector data. In the figure, 1 is a computer, 2 is a refresh memory, 3 is a synchronization signal generator, 4 is an address counter, 5 is a monitor display, 6 is a command register, 7 is a vector generator,
The numeral 8 represents an image generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 リフレッシュメモリに記憶されるディジタルデータ
を順次読み出して上記ディジタルデータに対応する画像
を表示するラスタスキャン方式のディスプレイ装置にお
いて、同一のディジタルデータで表わされるべき1個の
閉領域の周辺を直線線分の集合によつて近似しそれぞれ
の直線線分の端点の位置を表わすデータを1時記憶する
コマンドレジスタと、このコマンドレジスタに記憶され
たデータを入力してそれぞれの直線線分を表わすベクト
ルデータを発生して上記リフレッシュメモリに書き込む
ベクトルジェネレータと、このベクトルジェネレータの
出力データが書き込まれたリフレッシュメモリを1ライ
ンごとに順次読み出してデータ処理した後上記リフレッ
シュメモリへ書き込む画図形発生回路とを備え、上記画
図形発生回路における上記データ処理は上記ペクトルデ
ータの第N番目集合で1つの閉領域をなすもののうち最
初に読み出されるラインを第NIのラインとし最後に読
み出されるラインを第N2のラインとし、すべての閉領
域をなすベクトルデータの集合につき第1、第2のライ
ンを求め、この集合のうち指示された集合のあらわす閉
集合をぬりつぶす場合、その集合の第1のラインと第2
のラインとの上においては上記ベクトルデータを上記閉
領域を表わすデータに置きかえ、上記第1のラインと上
記第2のラインにおいては上記ベクトルデータ及び同一
ライン上において上記ベクトルデータの間に存在するデ
ータを上記閉領域を表わすデータに置きかえることを特
徴とするディスプレイ装置。
1. In a raster scan display device that sequentially reads digital data stored in a refresh memory and displays an image corresponding to the digital data, a straight line segment is used to define the periphery of one closed area to be represented by the same digital data. A command register temporarily stores data representing the end point position of each straight line segment approximated by a set of , and vector data representing each straight line segment by inputting the data stored in this command register. a vector generator that generates data and writes it into the refresh memory; and a graphics generation circuit that sequentially reads out the refresh memory in which the output data of the vector generator is written line by line, processes the data, and then writes the data to the refresh memory. The above-mentioned data processing in the graphics/figure generation circuit is such that the first line read out of the N-th set of vector data forming one closed area is the NI-th line, the last line read out is the N2-th line, and all If you want to find the first and second lines for a set of vector data that forms a closed region, and then fill in the closed set that is represented by the specified set, the first and second lines of the set
above the line, the vector data is replaced with data representing the closed region, and on the first line and the second line, the vector data and the data existing between the vector data on the same line are replaced. A display device characterized in that: is replaced with data representing the closed area.
JP52150261A 1977-12-13 1977-12-13 display device Expired JPS6042475B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52150261A JPS6042475B2 (en) 1977-12-13 1977-12-13 display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52150261A JPS6042475B2 (en) 1977-12-13 1977-12-13 display device

Publications (2)

Publication Number Publication Date
JPS5481729A JPS5481729A (en) 1979-06-29
JPS6042475B2 true JPS6042475B2 (en) 1985-09-21

Family

ID=15493064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52150261A Expired JPS6042475B2 (en) 1977-12-13 1977-12-13 display device

Country Status (1)

Country Link
JP (1) JPS6042475B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055166A (en) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp Polygon painting-out accelerator

Also Published As

Publication number Publication date
JPS5481729A (en) 1979-06-29

Similar Documents

Publication Publication Date Title
JPS61279982A (en) Video image generation method and apparatus
JPH0355832B2 (en)
JP3547250B2 (en) Drawing method
JPS6267632A (en) Method and apparatus for transferring data to display unit from memory
JPS6042475B2 (en) display device
JPH08146941A (en) Image display device
US5977999A (en) Electronic graphic apparatus with low data transfer rate between data stores
JP3272463B2 (en) Image forming apparatus and method of using the same
JPS62204389A (en) Clipping/shielding method by any polygons
JP2610825B2 (en) Graphic processing unit
JP2551322B2 (en) Image reproduction method and apparatus
JPS595905B2 (en) Surface brightness generation method in display devices
JP2656753B2 (en) Image data processing apparatus and system using the same
JP2656754B2 (en) Image data processing apparatus and system using the same
JPH041356B2 (en)
JPH0944693A (en) Graphic display device
JPH0388022A (en) Image display device
JPH03103990A (en) Multicolor vector generating device
JPH03296097A (en) Graphic display device
JPH06187405A (en) Picture data processor and system using this processor
JPH035755B2 (en)
JPH02118890A (en) Graphic display device
JPH05128273A (en) Three-dimensional picture generating method
JPS6235967A (en) Versatile graphic display device
JPS6048757B2 (en) Color surface graphic display processing device