JPS6039978A - Character pattern reducing system - Google Patents
Character pattern reducing systemInfo
- Publication number
- JPS6039978A JPS6039978A JP58148013A JP14801383A JPS6039978A JP S6039978 A JPS6039978 A JP S6039978A JP 58148013 A JP58148013 A JP 58148013A JP 14801383 A JP14801383 A JP 14801383A JP S6039978 A JPS6039978 A JP S6039978A
- Authority
- JP
- Japan
- Prior art keywords
- character
- circuit
- register
- character pattern
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の属する分野）
本発明は、漢字を含む文字を任意の倍率で縮小する文字
パターン縮小方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field to which the invention pertains) The present invention relates to a character pattern reduction method for reducing characters including Chinese characters at an arbitrary magnification.
（従来の技術）
文字パターンを例えば２４Ｘ’２４のドツトマトリクス
で表わし、各々、のドツトは２値の０か１によって文字
の白か黒の部分を表わすものとしだとき、この文字パタ
ーンを例えば１８ Ｘ １８の大きさの文字パターンに
縮小する方式には、
（１） 元となる文字パターン」二に存在する値１をも
つドツトの位置座標を倍率に応じた何らかの演算結果に
従って写像することによって縮小する方式と、
（１１） 何らかの選択基準によって選ばれたドツトマ
トリクスの行まだは列を縮小倍率に応じた数だけ間引く
ことによって縮小する方式と、０１１） 元となる文字
パターンを小さなサイズの部分パターンに分割して、そ
の部分パターン第位に倍率に応じたサイズの部分バター
７に置き換えることにより縮小する方式
がある。本発明は、上記（１）の方式即ち黒ドツトの位
置座標を演算結果に従って写像する方式に関するもので
ある。(Prior art) If a character pattern is represented by a dot matrix of, for example, 24x'24, and each dot represents a white or black part of the character by binary 0 or 1, then this character pattern is represented by, for example, 18 The method of reducing the character pattern to a character pattern with a size of (11) A method in which the rows or columns of the dot matrix selected by some selection criteria are thinned out by a number corresponding to the reduction magnification, and (011) A method in which the original character pattern is converted into a small-sized partial pattern. There is a method of reducing the size by dividing the pattern into parts and replacing the partial pattern with a partial butter 7 of a size corresponding to the magnification. The present invention relates to the method (1) above, that is, a method for mapping the position coordinates of a black dot according to the calculation result.
従来から、黒ドツトの位置座標を演３１．結果に従って
写像する方式として多くの方法があり、その一つとして
比例法がある。比例法は黒ドツトの位置座標を倍率に応
じて比例的に写像する方法であリ、例えば１行ｊ列の位
置にある黒ドツトは、縦方向の倍率を１１％横方向の倍
率をＲｊとしたときに、１１Ｒ１・ｉ＋０．５ｌ行［Ｒ
Ｊ−ｊ＋０．５ ］列に写像きれる。Conventionally, the position coordinates of the black dot have been expressed as 31. There are many methods for mapping according to the result, one of which is the proportional method. The proportional method is a method in which the position coordinates of a black dot are mapped proportionally according to the magnification. For example, for a black dot located in the 1st row and column j, the vertical magnification is 11% and the horizontal magnification is Rj. When 11R1・i+0.5l row [R
J−j+0.5 ] column.
ただし［］はガウス記号である。However, [] is a Gauss symbol.
比例法は、縮小された文字パターンにおいて文字バラン
スが良く保たれること、特に付加情報を必要としないこ
と、処理が単純であること、などの特徴をもつが、例え
ば、文字パターンの書体が明朝体であった場合には、縦
線分や斜曲線が太く、横線分が細いという特徴を持って
いるだめ、これを縮小したパターンにおいては、文字の
線の幅が揃わなくなったり、線分の間隙が消滅して文字
がつぶれたり、明朝体線端飾りの形状が変化して文字品
質が劣化するという問題があった。The proportional method maintains good character balance in the reduced character pattern, does not require any additional information, and is simple to process. If it is a morning typeface, it has thick vertical lines and diagonal curves and thin horizontal lines, so in a pattern that is reduced, the width of the lines of the characters will not be the same, and the line segments will be different. There were problems in that the gaps between characters disappeared, causing the characters to collapse, and the shape of the Mincho body line edge decorations changed, resulting in deterioration in character quality.
（発明の目的）
本発明は、これらの問題点を解決するものであり、文字
パターンに比例法を適用する以前に、文字品質の劣化の
原因となる書体線端飾９を除去し、文字のつぶれの原因
や、線幅の不揃いの原因となる太い縦線分や太い横線分
および斜曲線を細線化することにより、比例法適用後の
縮小パターンの文字品質を良好に保つことを可能ならし
める文字パターン縮小方式を提供することにある。以下
、図面により本発明の内容を詳細に説明する。(Object of the Invention) The present invention is intended to solve these problems, and before applying the proportional method to the character pattern, removes the typeface line decoration 9 that causes deterioration of character quality, and improves the quality of the character. By thinning thick vertical line segments, thick horizontal line segments, and diagonal curves that cause collapse and uneven line width, it is possible to maintain good character quality in reduced patterns after applying the proportional method. The object of the present invention is to provide a character pattern reduction method. Hereinafter, the contents of the present invention will be explained in detail with reference to the drawings.
（発明の構成および作用）
第１図は本発明の文字パターン縮小方式の一実施例の構
成を示すブロック図で、ｌｌは縮小変換烙れる文字パタ
ーンの情報を記憶する文字パターン ′用レジスタ、１
２はレジスタ制御回路、１３は４３体線端飾り除去回路
、１４は細線化処理回路、】５は縮小変換回路である。(Structure and operation of the invention) FIG. 1 is a block diagram showing the structure of an embodiment of the character pattern reduction method of the present invention, where 11 is a register for character pattern 1 that stores information on the character pattern to be reduced.
2 is a register control circuit, 13 is a 43 body line edge decoration removal circuit, 14 is a thinning processing circuit, and ]5 is a reduction conversion circuit.
第２図は文字パターン用レジスタ１１の一例を示すもの
で、２４×２４ピツ）・の文字パターンを記憶するため
にここでは水平方向の各ライン１ｒＪ、２４ビ、７ ）
の容量を持つレジスタが２４木で１文字分の容量となる
。Figure 2 shows an example of the character pattern register 11, in which each horizontal line 1rJ, 24 bits, 7) is used to store a character pattern of 24 x 24 bits).
A register with a capacity of 24 trees has a capacity of one character.
以下、例えば書体として明朝体を例にして説明する。Hereinafter, the font will be explained using the Mincho font as an example.
第３図はかど鱗を検出するだめのマスクで、書体線端飾
りを検出するための一実施例であシ斜線を（すしたドツ
トは黒ドツトであることを条件としている。文字パター
ン用レジスタ１１に記憶されている文字パターンに検出
マスクと一致する箇所があった場合、例えば第３図のが
ど鱗検出マスクと一致しプこ場合、その箇所をかど鱗除
去マスクに置換することにより明朝体線端飾りを除去す
るものである。Fig. 3 is a mask for detecting edge scales, and is an example of detecting edge decorations of typeface lines. If there is a part in the character pattern stored in 11 that matches the detection mask, for example, if it matches the corner scale detection mask in Figure 3, it can be clarified by replacing that part with the corner scale removal mask. This is to remove the edge decoration of the morning body line.
第４図は第３図のかど１鱗検出マスクに対応するかど鱗
除去マスクの一例を示すものである。FIG. 4 shows an example of a corner scale removal mask corresponding to the corner one scale detection mask of FIG.
第５図（ｄ第１図における書体線端飾り除去回路Ｉ３の
訂細な構成を示す一実施例のブロック図であり、５］は
飾り形状マスク用ノフトレジスタ、５２ｉｄＡＮＤ回路
、５３／ｉ飾り検１８マスク用／ノドレジスタ、５７Ｉ
はＥＸ−ＯＲ回路、５５は飾り除去用／フトレジスタ、
５６はＮ０１回路、５７１ｌ−Ｌ検出判定回路、５８は
ＥＸ−ＯＲ回路であり、その他の符号は第１図に示した
ものと同じである。FIG. 5(d) is a block diagram of an embodiment showing a detailed configuration of the typeface line end decoration removal circuit I3 in FIG. 18 Mask/Grot register, 57I
is an EX-OR circuit, 55 is a decoration removal/foot register,
56 is an N01 circuit, 571l-L detection/judgment circuit, 58 is an EX-OR circuit, and other symbols are the same as those shown in FIG.
ここで、飾り形状マスク用シフトレジスタ５１・は文字
パターン用レジスタ１１からマスクの外形にあたる部分
を切り出すために用いる。例えば、第３図に示ずかど鱗
検出マスクの場合、第６図に示すように、マスクの外形
にあたる箇所が値】をもつ６１．６２．６３．６４の２
４ビットのノントレジスタ４本から構成される。ＡＮＤ
回路５２は文字パターン用レジスタ１１と飾り形状マス
ク用シフトレジスタ５１のライン毎の論理和をとるもの
であり、これによりマスクで判定すべき箇所が切り出き
れる。飾り検出マスク用／ソトレジスタ５３にＬ第７図
に示すように、第３図に示したがど鱗を検出する；／ｊ
ｄ）のマスクの黒トノｌに対応する箇所が値１をもつ
２４ビットのンフトレジスク７１．７２．７３゜７４の
４本から構成きれる。ＥＸ −ＯＲ回路５４ｒ」ＡＮＤ
回路５２の出力と飾り検出マスク用ノフ１．レジスタ５
３のライン毎の胡他的論理和をとるものである。検出判
定回路５７はマスクにより飾りが検出されたかどうか庖
判定するものであり、ＥＸ−ＯＲ回路５４の出力として
すべての／フトレジスタの各ビットが値１を持つ時、飾
りが検出され／ξと判定しＥＸ−ＯＲ回路５８へ判定結
果を出力する。Here, the decorative shape mask shift register 51 is used to cut out a portion corresponding to the outer shape of the mask from the character pattern register 11. For example, in the case of the corner scale detection mask shown in Fig. 3, as shown in Fig. 6, the part corresponding to the outer shape of the mask has the value 61.62.63.64 2
It consists of four 4-bit non-registers. AND
The circuit 52 performs a logical sum for each line of the character pattern register 11 and the decorative shape mask shift register 51, thereby cutting out the portion to be determined by the mask. Decoration detection mask/Soto register 53 as shown in Figure 7, to detect the scales shown in Figure 3;/j
It is composed of four 24-bit offset registers 71, 72, 73, and 74, each having a value of 1 at the location corresponding to the black mark 1 of the mask d). EX-OR circuit 54r” AND
Output of circuit 52 and decoration detection mask nof 1. register 5
This method calculates the altruistic disjunction for each line of 3. The detection judgment circuit 57 judges whether or not an ornament is detected by the mask. When each bit of all the / registers has a value of 1 as the output of the EX-OR circuit 54, it is determined that an ornament is detected and /ξ. The judgment result is output to the EX-OR circuit 58.
飾り除去用ノフトレジスタ５５は第８図に示すように、
第３図に示すかど鱗検出マスクの場合には、第３図のか
ど鱗検出マスクと第４図の力・ど鱗除去マスクとで変化
したドツトに／Ｊ応する箇所が値１を持つ２４ビツトの
４本のソフトレジスタ８１゜８２、８３．８４で１′１
１シ成でれる。ＮＯＴ回路５６は飾り除去用シフトレジ
スタ５５の各レジスタの値の論理否定をとる回路である
。ＥＸ−ＯＲ回路５８はＮＯＴ回路５６の出力と文字パ
ターン用レジスタ１１のライン毎の刊他的論理和を、検
出判定回路５７がらの判定信号が飾りを検ＩＪｔｌ、７
こ場合にのみとるものであり、その結果を文字パターン
用レジスタ１１に出力して−書き込む。As shown in FIG. 8, the decoration removal noft register 55 is
In the case of the corner scale detection mask shown in FIG. 3, the location corresponding to /J that has changed between the corner scale detection mask in FIG. 3 and the force/groin scale removal mask in FIG. 4 has a value of 1. 4 bit soft registers 81°82, 83.84 = 1'1
I can get one shot. The NOT circuit 56 is a circuit that logically negates the values of each register in the decoration removal shift register 55. The EX-OR circuit 58 performs the logical sum of the output of the NOT circuit 56 and the character pattern register 11 for each line, and the judgment signal from the detection judgment circuit 57 detects the decoration IJtl, 7.
It is taken only in this case, and the result is output and written to the character pattern register 11.
検出判定回路５７からＥＸ−ＯＲ回路５８へ判定信号が
出だ後、イυし、飾りが検出除去きれた場合は文字パタ
ーン用レジスタへ書き込みが終了した後、レジスタ制御
回路１２は１飾り形状マスク用ノフｌ−レジスタ５１、
飾り検出マスク用ンフトレジスタ５３および飾り除去用
ソフトレジスタ５５の各レジスタの各ラインに対し右方
向へ１ビツトシフトさせる信号を出力する。但し、飾り
形状マスク用シフトレジスタ５１の各ラインの中で最右
端のビットが値１をもっている場合には、各レジスタは
初期状態にもどし、文字パターン用レジスタ１１への適
用を１ラインＦげた４ラインに対して行うようにする。After the judgment signal is output from the detection judgment circuit 57 to the EX-OR circuit 58, if the decoration has been detected and removed, after the writing to the character pattern register is completed, the register control circuit 12 outputs one decoration shape mask. Nof l-register 51,
A signal is output for shifting each line of each register of the ornament detection mask soft register 53 and the ornament removal soft register 55 by one bit in the right direction. However, if the rightmost bit in each line of the decorative shape mask shift register 51 has the value 1, each register is returned to its initial state and the application to the character pattern register 11 is shifted by one line F4. Do this for the line.
そして最終的に文字／・ターン用レジスタ１１の文字パ
ターンをすべて処理し終ると、別の種々の飾り検出マス
クを適用し、最終的にすべてのマスクを適用し終れば細
線化処理回路１４へ制御を渡す。When all the character patterns in the character/turn register 11 are finally processed, other various decoration detection masks are applied, and when all the masks are finally applied, control is sent to the thinning processing circuit 14. give.
第９図はＫＩｎ線化処理１４の一実施例のブロック図を
示す。９１は横締分検出回路で文字／：ターン用レジス
タ１工のパターンを水平方向にスキャンして行く途中で
値１をもつピノＩを見つけると、横方向の長さがある範
囲に入っているかどうかを調べて、入っていれば第１０
図に示すようなマスクを適用しそのパターンを検出する
と、その線分は横線分ではなく縦線分の可能性があるた
め次のＭ１綜分検出回路９２へ行く。その他の場合はス
キ゛ヤンを続行する。縦線分検出回路９２ではその点か
ら文字パターン用レジスタ１１の文字パターンを縦方向
に走査し、第１１図に示すようなマスクを適用してその
パターンを検出すると、その線分は細い縦線分であると
判定する。検出しないときは、８連結数算出回路９３へ
行き、８連続数−１ならばそのビットを１からＯへと反
転さぜることによシ文字の連結性を崩すことなく縦線分
捷だは斜面線分を卸１腺化できる。９４は縦線分細線化
回路で、細線化の可能となっプこ点から太い縦線分まだ
はネ１曲線にそってにＩｌｌ Ｉ％！化を繰り返す。FIG. 9 shows a block diagram of an embodiment of the KIn line processing 14. 91 is a horizontal tightness detection circuit that scans the pattern of the character /: Turn register 1 in the horizontal direction and finds Pino I with a value of 1, and then checks whether the horizontal length is within a certain range. Check if it is, and if it is, it will be number 10.
When a mask as shown in the figure is applied and the pattern is detected, there is a possibility that the line segment is not a horizontal line segment but a vertical line segment, so the process goes to the next M1 integral detection circuit 92. Otherwise, continue scanning. The vertical line segment detection circuit 92 vertically scans the character pattern in the character pattern register 11 from that point and detects the pattern by applying a mask as shown in FIG. It is determined that it is a minute. If it is not detected, it goes to the 8-connected number calculation circuit 93, and if the 8-consecutive number is minus 1, it inverts that bit from 1 to O to separate the vertical lines without destroying the connectivity of the characters. can reduce the slope line segment to one line. Reference numeral 94 is a vertical line segment thinning circuit, which allows line thinning to be performed from the point to the thick vertical line segment along the 1 curve. Repeat the process.
第１２図ｄ縮小変換回路】５の一実施例のブロック図を
示す。１２１は横方向の倍率値を記憶する横方向倍率メ
モリ、１２２１ｔＪ’、 ｌＶｃ方向の倍率値を記憶す
る縦方向倍率メモリであり、Ｉ２３はそれらの倍率値か
ら文字パターン用レジスタ１１の文字パターンにおいて
間引かれる行また問、列値を算出する間引き行列話出回
路、１２４はＯＲ回路である。例えば、第１３図で上か
ら第８行と第９行の２行が同じ行に写像されることによ
り１行となり間引かれるとすると、レジスタ制御回路１
２は文字パターン用し”ジスタ１１から第８行のレジス
タ１３】ト第９行のレジスタ１３２を制御し、ＯＲ回路
１２４により第８行および第９行のレジスタ１３１と
１３２の論理和をとり文字ノルターン用しジスクＩＩＫ
＠き込む。これにより縦方向の縮小変換が可能である。FIG. 12 d shows a block diagram of an embodiment of reduction conversion circuit [5]. 121 is a horizontal magnification memory for storing horizontal magnification values; 1221tJ' is a vertical magnification memory for storing lVc direction magnification values; A decimation matrix output circuit 124 is an OR circuit that calculates the row and column values to be subtracted. For example, in FIG. 13, if the two rows from the top, the eighth row and the ninth row, are mapped to the same row and become one row and are thinned out, the register control circuit 1
2 is for the character pattern. Register 11 to register 13 on the 8th line controls the register 132 on the 9th line, and the OR circuit 124 controls the register 131 on the 8th line and the register 131 on the 9th line.
Take the logical sum of 132 and use the character Nortern to create Jisk IIK.
@Kikkomi. This allows reduction conversion in the vertical direction.
文字パターン用レジスタ１１は水平方向に２４ビツトの
レジスタが２７１本という構成であるが、第１３図の１
３３． １３４ に示すように、列方向にもアクセスす
ることが可能な構成であり、例えＩＩｆｌ：３３ （ｃ
ｌ、 ｊｐから第９列、１３４は第１０列のｌＴｆ報を
記ＩＢＭできる。The character pattern register 11 has a configuration of 271 24-bit registers in the horizontal direction.
33. As shown in 134, the configuration allows access in the column direction as well.For example, IIfl:33 (c
The 9th column and 134 from 1, jp can record the 10th column's 1Tf information.
これによりレジスタ制御回路１２とＯＲ回路１２４ヲ用
いて第９列と第１０列の論理和をとり、文字）ζターン
用レジスタ１１に朋き込むことができ、＋黄方向の縮小
変換が行われる。As a result, using the register control circuit 12 and the OR circuit 124, the logical sum of the 9th column and the 10th column can be taken and stored in the character) ζ turn register 11, and reduction conversion in the +yellow direction is performed. .
（効 果）
以」−述べたように、本発明によればお１１小クニ１美
を行う前に縮小変換による文字品質の劣化の原因を、書
体線端飾りの除去と、縦線分や横線分及び９１ｄｌ線の
細線化により除去するため、画数の多い文字パターンに
対しても文字のつぶれの少ない、任石倍率の縮小変換文
字パターンを得ることができる。(Effect) - As mentioned above, according to the present invention, before performing the 11th grade conversion, the causes of deterioration in character quality due to reduction conversion can be eliminated by removing edge decorations of typeface lines, vertical line segments, etc. Since horizontal line segments and 91dl lines are removed by thinning, it is possible to obtain a reduced converted character pattern with an arbitrary magnification in which characters are less blurred even for character patterns with a large number of strokes.
壕だ、四体紗端飾りの除去と縦線分や横線分および斜回
線の細線化のみを行い、縮小変換を行わないことにより
、その書体から細ゴシック体への書体変換を実現できる
という利点がある。The advantage is that you can convert the typeface to a thin Gothic typeface by only removing the gauze edges and thinning the vertical, horizontal, and diagonal lines without performing reduction conversion. There is.
第１図は本発明の文字パターン縮小力式の一実施例の構
成を示すブロック図、第２図は文字パターン用レジスタ
の一例を示す図、第３図１ｉ１体線端飾りを検出するた
めのかど鱗検出マスクの一例を示す図、第４図はかど鱗
除去マスクの一例を示す図、第５図は皇［体線端飾り除
去回路の詳細な構成を示す一実施例のブロック図、第６
図、第７図および第８図は第３図に示したかど鱗検出マ
スクを列数としたときの各／フトレジスタを説明するだ
めの図、第９図は細線化処理回路の一実施例のブロック
図、第１０図及び第１１図は横線分検出と縦線分検出に
用いるマスクの一例を示す図、第１２図は縮小変換回路
の一実施例のブロック図、第１３図は縮小変換回路の動
作を説明するだめの図である。
１１−・・・・・・文字パターン用レジ、’（夕、］２
・ ・。
レジスタ制御回路、１３・・・・・・也体線端飾り除去
回路、１４・・・・・・ 細線化処理回路、 １５ ・
・曲縮小変換回路、５１ ・・・・・飾り形状マスク用
／フトレジスタ、５２・ ・・ＡＮＤ回路、５３・・・
・・・飾り検出マスク用／フトレジスタ、５７１．５８
・・・ＥＸ−ＯＲ回路、 ９１・・・・・・横線分検
出回路、９２ ・・・・・・縦線分検出回路、９；う・
・・・・８連結数算出回路、９４−・・・・・・・縦線
分細線化回路、１２１ ・・・・・横方向倍率メモ’）
、１２２ ・ 縦方向倍率メモリ、】２３− 間引き行
列検出回路、１２４− ・・・ＯＲ回路。
特Ｗ「出嵐１人 ［−１本型イ１；電話公第１第１図
１ス
第２図
、１１
第３図 第４図
第５図
ｏｏｏｏｏｏｏｏｏｏｏｏｏ○０００ｏ００００００第
９ 図
第１０図 第１１図
第１２図
第１３図
１
（FIG. 1 is a block diagram showing the configuration of an embodiment of the character pattern reduction force formula of the present invention, FIG. 2 is a diagram showing an example of a character pattern register, and FIG. 3 is a diagram showing an example of a register for character patterns. FIG. 4 is a diagram showing an example of a corner scale detection mask; FIG. 5 is a block diagram of an embodiment showing the detailed configuration of the body line edge decoration removal circuit; 6
Figures 7 and 8 are diagrams for explaining each foot register when the number of columns is the corner scale detection mask shown in Figure 3, and Figure 9 is an example of a thinning processing circuit. 10 and 11 are diagrams showing an example of a mask used for horizontal line segment detection and vertical line segment detection, FIG. 12 is a block diagram of an embodiment of a reduction conversion circuit, and FIG. 13 is a reduction conversion circuit. FIG. 3 is a diagram for explaining the operation of the circuit. 11-・・・Character pattern register, '(evening,]2
・ ・. Register control circuit, 13... Line end decoration removal circuit, 14... Line thinning processing circuit, 15.
- Song reduction conversion circuit, 51... Decorative shape mask/foot register, 52... AND circuit, 53...
... Decoration detection mask/foot register, 571.58
...EX-OR circuit, 91...Horizontal line segment detection circuit, 92...Vertical line segment detection circuit, 9;
... 8 connection number calculation circuit, 94 - ... Vertical line segmentation thinning circuit, 121 ... Horizontal magnification memo')
, 122 ・Vertical magnification memory, ] 23- Thinning matrix detection circuit, 124- . . . OR circuit. Special W "Dearashi 1 person [-1 type A1; Telephone Public Service No. 1 Figure 1 Figure 1 S Figure 2, 11 Figure 3 Figure 4 Figure 5 ooooooooooooooooooooo000o000000 Figure 9 Figure 10 Figure 11 Figure 12 Figure 13 Figure 1 (
Claims (1)
ーンを走査してその文字パターンの書体線端飾りを除去
する手段と、その書体線端飾り除去手段により飾りを除
去でれ／こ文字パターンを細める細線化手段と、その細
線化手段により細線化された文字パターンを任意倍率に
縮小する縮小変換手段とを有することを特徴とする文字
パターン縮小方式。A means for scanning a character pattern represented by a dot matrix of the basic size and removing the font line end decorations of the character pattern, and a thin line for thinning the character pattern. 1. A character pattern reduction method comprising: a thinning means; and a reduction conversion means for reducing a character pattern thinned by the thinning means to an arbitrary magnification.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58148013A JPS6039978A (en) | 1983-08-15 | 1983-08-15 | Character pattern reducing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58148013A JPS6039978A (en) | 1983-08-15 | 1983-08-15 | Character pattern reducing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039978A true JPS6039978A (en) | 1985-03-02 |
| JPH0256679B2 JPH0256679B2 (en) | 1990-11-30 |
Family
ID=15443152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58148013A Granted JPS6039978A (en) | 1983-08-15 | 1983-08-15 | Character pattern reducing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039978A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01310967A (en) * | 1988-06-08 | 1989-12-15 | Matsushita Electric Ind Co Ltd | Character pattern processing apparatus |
| JP2004354767A (en) * | 2003-05-29 | 2004-12-16 | Sharp Corp | Device and method for character and figure display, program, and recording medium |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342512A (en) * | 1976-09-29 | 1978-04-18 | Nec Corp | Video transmitter |
-
1983
- 1983-08-15 JP JP58148013A patent/JPS6039978A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342512A (en) * | 1976-09-29 | 1978-04-18 | Nec Corp | Video transmitter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01310967A (en) * | 1988-06-08 | 1989-12-15 | Matsushita Electric Ind Co Ltd | Character pattern processing apparatus |
| JP2004354767A (en) * | 2003-05-29 | 2004-12-16 | Sharp Corp | Device and method for character and figure display, program, and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256679B2 (en) | 1990-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129014A (en) | Image registration | |
| US5202933A (en) | Segmentation of text and graphics | |
| JP3051182B2 (en) | Highlight area detection method | |
| US5201011A (en) | Method and apparatus for image hand markup detection using morphological techniques | |
| JPH03233686A (en) | Method of constituting separation mask for half tone region | |
| JPH05174140A (en) | Method and device for image processing | |
| US5018217A (en) | Data converting apparatus having means for changing ornamental stroke end data of character outline | |
| JPS62281085A (en) | Extruction of character component | |
| JPS6039978A (en) | Character pattern reducing system | |
| CN112258396B (en) | Method for scaling character image | |
| JPS6132187A (en) | Character recognition system | |
| JP2575480B2 (en) | Table structuring method | |
| JP2632834B2 (en) | Character processor | |
| JPS6057264B2 (en) | Binary pattern expansion method | |
| JP2985275B2 (en) | Character generation method of outline font | |
| JPS62121589A (en) | Character segmenting system | |
| JP3006529B2 (en) | Character font conversion method | |
| JPS61239384A (en) | Method for improving recognition rate in graphic recognition | |
| JPH02176973A (en) | Drawing read processing method | |
| JPH025185A (en) | Image processor | |
| JPH11227301A (en) | Data processing method of printing apparatus | |
| JPH09259269A (en) | Rimming device for character graphic and thickening method for character graphic | |
| JPH07107707B2 (en) | Thinning processing method | |
| JPH01158488A (en) | Letter pattern expansion and contraction apparatus | |
| JPS61272865A (en) | Document inputting and editing system |