JPS6035980A - Controller of motor - Google Patents
Controller of motorInfo
- Publication number
- JPS6035980A JPS6035980A JP58141823A JP14182383A JPS6035980A JP S6035980 A JPS6035980 A JP S6035980A JP 58141823 A JP58141823 A JP 58141823A JP 14182383 A JP14182383 A JP 14182383A JP S6035980 A JPS6035980 A JP S6035980A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- counter
- microcomputer
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/292—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC
- H02P7/293—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC using phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複写機等に用いられるモータの制御装置に
係り、特に駆動用のモータの速度の連続変イ８を行うた
めに光学系の速度を連続的に制御するに好適なＰ Ｌ
Ｌ速度制御装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a motor control device used in a copying machine, etc., and in particular to a control device for an optical system to continuously change the speed of a drive motor. P L suitable for continuously controlling speed
This relates to an L speed control device.
従来、この種の装置はハードウェアで構成され、連続的
に速度を変化させるために分周器を使って基準周波数や
駆動用のモータのエンコーダからの帰還周波数を分周し
たり基準周波数を切り換えることによって行われており
、そのため装置が大きくなるという欠点があった。Traditionally, this type of device consists of hardware that uses a frequency divider to divide the reference frequency or the feedback frequency from the drive motor's encoder or to switch the reference frequency in order to continuously change the speed. This has the disadvantage that the device becomes large.
この発明は、」二連欠点を除去するためになされたもの
で、マイクロコンピュータを用いることにより、装置の
小型化をはかることならびにマイクロコンピュータによ
る高精度、広範囲のＰＬＬ速度制御を実行することを目
的とする。This invention was made in order to eliminate the double drawback, and aims to reduce the size of the device by using a microcomputer, and to perform high-precision, wide-range PLL speed control using the microcomputer. shall be.
第１図はこの発明の一実施例の回路図である。 FIG. 1 is a circuit diagram of an embodiment of the present invention.
この図で、１はモータの速度を指定するテンキー、２は
マイクロコンピュータの内部のカウンタを駆動する発振
器、３は速度制御を行うマイクロコンピュータ（以下マ
イコンという）で、カウンタ３Ａを有しており、このカ
ウンタ３Ａは発振器２のクロックをカウントしてテンキ
ー１からのモータ速度指定に従って位相比較のための基
準周波数信号ＦＳを発生する。４は出力線で、後述する
ようにマイコン３内で作成された位相比較信号ＰＣを出
力する。５はプログラマブル・ワンショットΦマルチバ
イブ１／−タ（以下ワンショットマルチという）で、マ
イコン３から出力されるデータ６でセットされ、発振器
２の出力をカウントする。そして後述するエンコーダか
らの帰還信号ＦＧをトリガとして動作し、速度制御信号
ＦＶを作・成し出力線７に出力する。８は前記位相比較
信号ＰＣと速度制御信号ＦＶの加算回路、９はパルス幅
変調（ＰＷＭ）を行うコンパレータ、１ｏはモータを駆
動するドライバ、１１はモータ、１２は前記モータ１１
の回転を検出するエンコーダで、帰還信号ＦＧを発生し
、マイコン３とワンショットマルチ５へ入力する。１３
〜１６は電子ボリューム、１７はコンデンサである。In this figure, 1 is a numeric keypad that specifies the speed of the motor, 2 is an oscillator that drives a counter inside the microcomputer, and 3 is a microcomputer (hereinafter referred to as microcomputer) that controls the speed, and has a counter 3A. This counter 3A counts the clock of the oscillator 2 and generates a reference frequency signal FS for phase comparison according to the motor speed designation from the numeric keypad 1. Reference numeral 4 denotes an output line which outputs a phase comparison signal PC generated within the microcomputer 3 as described later. Reference numeral 5 denotes a programmable one-shot Φ multi-vibrator (hereinafter referred to as one-shot multi), which is set with data 6 output from the microcomputer 3 and counts the output of the oscillator 2. Then, it operates using a feedback signal FG from an encoder, which will be described later, as a trigger, generates a speed control signal FV, and outputs it to an output line 7. 8 is an addition circuit for the phase comparison signal PC and the speed control signal FV, 9 is a comparator that performs pulse width modulation (PWM), 1o is a driver that drives the motor, 11 is a motor, and 12 is the motor 11.
An encoder that detects the rotation of the controller generates a feedback signal FG, which is input to the microcomputer 3 and the one-shot multi 5. 13
16 is an electronic volume, and 17 is a capacitor.
ところで、モータ１１の連続変倍はドラム速度一定のと
き光学系のスキャンニング速度を連続的に変化させるこ
とによって実現できる。等倍コピーのとき光学系駆動用
のモータ１１のエンコーダ１２の帰還信号ＦＧの周波数
をＩＫＨｚ （周期Ｔ＝１ｍｓ）とし、倍率１％刻みで
変化させた場合、周期ＴはＯ，０１ｍ５ごとに変化する
。この周期Ｔを、最小周波数（１００ＫＨｚ ）の信号
を用いてカウンタ３Ａでカウントすることによって基準
周波数信号ＦＳを作ることができる。前述した最小周波
数は発振器２で作成される。Incidentally, continuous magnification change of the motor 11 can be realized by continuously changing the scanning speed of the optical system when the drum speed is constant. When the frequency of the feedback signal FG of the encoder 12 of the motor 11 for driving the optical system is set to IKHz (period T = 1 ms) during full-scale copying, and the magnification is changed in steps of 1%, the period T changes every 0,01 m5. do. The reference frequency signal FS can be generated by counting this period T with a counter 3A using a signal of the minimum frequency (100 KHz). The aforementioned minimum frequency is created by the oscillator 2.
次に、第１図の実施例の動作の概略を説明する。Next, an outline of the operation of the embodiment shown in FIG. 1 will be explained.
加算回路８はマイコン３から出力された位相比較信号Ｐ
Ｃと速度制御信号ＦＶを加算し、その出力は、電子ボリ
ューム１５とコンデンサ１７からなるフィルタで積分さ
れた後に、コンパレータ９の電子ボリューム１６で定ま
るスレッショルドレベルによってＰＷＭされ、ドライバ
１０によってモータ１１を駆動し、テンキー１からのモ
ータ速度指令に従った基準周波数信号ＦＳと一定の位相
差となるように制御される。The adder circuit 8 receives the phase comparison signal P output from the microcomputer 3.
C and the speed control signal FV are added, and the output is integrated by a filter consisting of an electronic volume 15 and a capacitor 17, and then PWMed by a threshold level determined by the electronic volume 16 of the comparator 9, and the motor 11 is driven by the driver 10. However, it is controlled to have a constant phase difference from the reference frequency signal FS according to the motor speed command from the numeric keypad 1.
位相比較および速度の制御方法を第２図のフローチャー
１・および第３図の波形図に従って説明する。なお、第
２図で（１）、（２）、・・・・・・はステップを表わ
す。The phase comparison and speed control method will be explained in accordance with flowchart 1 in FIG. 2 and the waveform diagram in FIG. 3. In FIG. 2, (1), (2), . . . represent steps.
テンキー１よりモータ１１の速度設定（倍率）を入力す
る（１）。設定値に変化があった場合（２）、カウンタ
３Ａに設定値（データ）をセットしく３）、カウントダ
ウンをスタートさせる。ここでカウンタ３Ａのカウント
ダウンが終了後割込信号が発生し、自動的に設定値を再
セットし、カウントダウンすることを繰り返す。これに
より基準周波数信号ＦＳが発生する。また、ワンショッ
トマルチ５にデータ６がセットされる（４）。Input the speed setting (magnification) of the motor 11 using the numeric keypad 1 (1). If there is a change in the set value (2), set the set value (data) in the counter 3A (3) and start a countdown. After the countdown of the counter 3A is completed, an interrupt signal is generated, the set value is automatically reset, and the countdown is repeated. This generates the reference frequency signal FS. Further, data 6 is set in the one-shot multi 5 (4).
速度制御信号ＦＶは第２図のステップ（４）で、倍率に
対応した基準周波数信号ＦＳの１／２ＦＳとなるタイマ
値をワンショットマルチ５にセットし、その出力はモー
タ１］のエンコーダ１２の帰還信号ＦＧの立下りと同時
に、ワンショットマルチ５内のカウンタがカウントスタ
ートし、カウントアツプした後ワンショットマルチ５の
出力がセラＩ・される。これによって第３図の速度制御
信号ＦＶを発生させている。For the speed control signal FV, in step (4) in Fig. 2, a timer value that is 1/2 FS of the reference frequency signal FS corresponding to the magnification is set in the one-shot multi 5, and its output is output from the encoder 12 of the motor 1. Simultaneously with the fall of the feedback signal FG, the counter in the one-shot multi 5 starts counting, and after counting up, the output of the one-shot multi 5 is set to cell I. As a result, the speed control signal FV shown in FIG. 3 is generated.
位相比較信号ＰＣは、第３図に示すように位相差Ｏ〜２
πのときは基準周波数信号ＦＳ、帰還信号ＦＧの立下り
で位相比較信号ＰＣのセ・ント、リセットを繰り返し、
帰還信号ＦＧの位相が２π以上遅れた場合は、位相比較
信号ＰＣはセット状態を維持し、基準周波数信号ＦＳの
一周期の間に帰還信号ＦＧの立下りが２回来たことを検
知した後に、前述の位相差Ｏ〜２πの動作を繰り返す。The phase comparison signal PC has a phase difference of O~2 as shown in FIG.
When π, the phase comparison signal PC is repeatedly set and reset at the falling edge of the reference frequency signal FS and feedback signal FG.
If the phase of the feedback signal FG is delayed by 2π or more, the phase comparison signal PC remains set, and after detecting that the feedback signal FG falls twice during one period of the reference frequency signal FS, The above-described operation with a phase difference of O to 2π is repeated.
ま゛た、逆に帰還信号ＦＧの位相が進んだ場合、すなわ
ち位相差が０以下となった場合は、位相比較信号ＰＣは
リセット状態を維持し帰還信号ＦＧの一周期の間に基準
周波数信号ＦＳの立下りが２回来たことを検知した後に
、前述の位相差０〜２πの動作を繰り返すものである。Conversely, when the phase of the feedback signal FG advances, that is, when the phase difference becomes 0 or less, the phase comparison signal PC maintains the reset state and the reference frequency signal is output during one period of the feedback signal FG. After detecting that FS has fallen twice, the above-described operation with a phase difference of 0 to 2π is repeated.
これをさらに第２図に基づいて説明する。This will be further explained based on FIG.
位相比較信号ｐｃは、第３図に示すように位相差Ｏ〜２
πの状態のときは、常にＦＳ許可、ＦＧ入入力カウンタ
ー１状態であるためＦＳ割込信号によって（１１）、（
１２）、（＋３）、（Ｉｌｌ）を通って、マイコン３の
ＰＣＣポートをセラ１＝Ｌ（２０）、ＦＧ割込みの回数
をカランＩ・するカウンタをクリアしく１６）、次いで
ＦＳ割込みの回数をカウントするカウンタをカウントア
ツプしく１７）、レジスタ復帰と同時に割込み許可を行
い（１８）、リターンする。この一連のステップにより
ＦＧ割込信号を許可する。The phase comparison signal pc has a phase difference of O~2 as shown in FIG.
In the state of π, the FS is always enabled and the FG input/input counter is in the 1 state, so the FS interrupt signal causes (11), (
12), (+3), (Ill), set the PCC port of microcontroller 3 to Sera 1 = L (20), clear the counter that counts the number of FG interrupts (16), then count the number of FS interrupts. The counter is incremented (17), interrupts are enabled at the same time as the register is restored (18), and the process returns. This series of steps enables the FG interrupt signal.
次に、」二連と同様にＦＧ許可、ＦＳ入力カウンタ＝１
の状態であるためＦＧ割込信号によって（３１）、（３
２）、（３３）、（３４）、（４０）を通って、ＰＣポ
ートをリセットしく４１）、ＦＳ割込みの回数をカウン
トするカウンタをクリアしく３７）、ＦＧ割込みの回数
をカランＩ・するカウンタをカウントアツプしく３８）
、レジスタ復帰と同時に割込み許可を行い（３８）、リ
ターンする。この一連のステップによりＦＳ割込信号を
許可する。Next, ``Same as double series, FG permission, FS input counter = 1
Since the state is (31) and (3
2), (33), (34), and (40) to reset the PC port 41), clear the counter that counts the number of FS interrupts 37), and the counter that counts the number of FG interrupts. count up 38)
At the same time as the register is restored, interrupts are enabled (38) and the process returns. This series of steps enables the FS interrupt signal.
すなわち、」―記ＦＳ割込信号と」二述ＦＧ割込信号を
交互に発生させる。That is, the FS interrupt signal "-" and the FG interrupt signal "2" are generated alternately.
第３図の位相差２π以上の場合には、最初はＦＳ許可、
ＦＧ入カカウンタ＝Ｏの状態であるため前述と同様に（
＋１）、（１２）、（１３）、（１９）を通って、ＰＣ
ボートをセットしく２０）、ＦＧ割込みの回数をカウン
トするカウンタをクリアしく１６）、ＦＳ割込みの回数
をカウントするカウンタをカウントアツプしく１７）、
レジスタ復帰と同時に割込み許可を行い（１日）、リタ
ーンした後、もう１度ＦＳ割込信号が入るためＦＧ入入
力カウンタ“０′′状態（１３）で、ＰＣボートをセッ
トしく１４）、ＦＧＧ止フラッグをセットして（１５）
、ＦＧ割込みの回数をカランＩ・するカウンタをクリア
しく１６）、ＦＳ割込みの回数をカウントするカウンタ
をカウントアツプしく１７）、レジスタ復帰と同時に割
込み許可を行い（１８）、リターンする。この状態では
ＦＧ禁止。If the phase difference is 2π or more as shown in Figure 3, FS is initially permitted;
Since the FG input counter is in the state of O, the same as above (
+1), (12), (13), (19), PC
Set the board 20), clear the counter that counts the number of FG interrupts 16), count up the counter that counts the number of FS interrupts 17),
Interrupts are enabled at the same time as the register is restored (1 day), and after returning, the FS interrupt signal is input again, so the PC board must be set when the FG input/input counter is in the "0'' state (13)14), FGG Set the stop flag (15)
, clears the counter that counts the number of FG interrupts (16), increments the counter that counts the number of FS interrupts (17), enables interrupts at the same time as the register is restored (18), and returns. FG is prohibited in this state.
ＦＳ入カカウンタ触Ｏ状態のため（３３）、（４２）
。(33), (42) because the FS input counter is in O state.
.
（３？） 、 （３ａ） 、 （３９）を通り、ドライ
バ１０にモータ１１の位相を進めようとするＰＷＭが駆
動される。帰還信号ＦＧの位相が進んできてＦＧ割込信
号が入力され、ＦＧ割込み回数が°“Ｏ′°のとき、ス
テップ（３３）、（４２）の判断を通ってＰＣＣホート
リセラ−Ｌ（４３）、ＦＳ 、ＦＧ割込みを許可するた
めにフラグをリセットしく４４）、ステップ（３８）
、 （３９）を通ってリターンする。この後は前述の位
相差Ｏ〜２πの状態を繰り返すことになる。(3?), (3a), and (39), PWM is driven to advance the phase of the motor 11 in the driver 10. When the phase of the feedback signal FG advances and the FG interrupt signal is input, and the number of FG interrupts is °"O'°, the PCC hot reseller L (43) passes through the judgments of steps (33) and (42). FS, reset the flag to allow FG interrupts (44), step (38)
, and returns through (39). After this, the above-mentioned state of phase difference O to 2π is repeated.
また、逆に帰還信号ＦＧの位相が進んだときは、前述の
位相が遅れたときとＦＳ 、ＦＧの関係が入れ変わるだ
けで同様な動作をし、（３５） 、（３８） 。Conversely, when the phase of the feedback signal FG is advanced, the same operation as when the phase is delayed as described above is performed, except that the relationship between FS and FG is reversed, (35), (38).
（２１） 、 （２２） 、 （２３）を通ってモータ
１１を遅らせるようドライバ１０にＰＷＭが駆動され、
位相差Ｏ〜２πになるよう制御される。PWM is driven by the driver 10 to delay the motor 11 through (21), (22), and (23),
The phase difference is controlled to be O~2π.
なお、」二述実施例では外部の発振器２によってカウン
タ３Ａの基準クロックを作っているが、マイコン３内の
発振器を内部でタイマ基準クロックとして使うことも可
能であり、また、モータ１１のドライブをＰＷＭで行っ
ているが、これは直流レベルで行ってもよい。In addition, in the second embodiment, the reference clock for the counter 3A is generated by the external oscillator 2, but it is also possible to use the oscillator in the microcomputer 3 internally as the timer reference clock, and the drive for the motor 11 can also be Although this is done using PWM, it may also be done at a DC level.
以」−詳細に説明したように、この発明はマイクロコン
ピュータ内部のカウンタを利用することによって簡易な
構成でＰＬＬ速度制御を行うことができ、また、マイコ
ンを導入したことにより外部周辺機器の小型化がはかれ
、装置全体を小型化できる利点を有する。- As explained in detail, this invention enables PLL speed control with a simple configuration by using a counter inside a microcomputer, and also allows for miniaturization of external peripheral equipment by introducing a microcomputer. This has the advantage that the entire device can be made smaller.
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の動作説明のフローチャート、第３図は同じく要部
の波形図である。
図中、１はテンキー、２は発振器、３はマイコン、３Ａ
はカウンタ、４は出力線、５はワンショットマルチ、６
はデータ、７は出力線、８は加算回路、９はコンパレー
タ、１０はドライバ、１１はモータ、１２はエンコーダ
、１３〜１６は電子ボリューム、１７はコンデンサであ
る。
−４９２−
第２図FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a flowchart explaining the operation of FIG. 1, and FIG. 3 is a waveform diagram of the same main part. In the figure, 1 is a numeric keypad, 2 is an oscillator, 3 is a microcomputer, 3A
is a counter, 4 is an output line, 5 is a one-shot multi, 6
1 is data, 7 is an output line, 8 is an adder circuit, 9 is a comparator, 10 is a driver, 11 is a motor, 12 is an encoder, 13 to 16 are electronic volumes, and 17 is a capacitor. -492- Figure 2
Claims (1)
段からの入力に応じてカウント値が設定されるカウンタ
により内部割込信号を発生させ基準周波数信号を作成す
る手段ならびに前記基準周波数信号と前記モータの回転
数を検知するエンコーダからの帰還信号による外部割込
信号によって位相差を検知し位相比較信号を出力する手
段を備えたマイクロコンピュータと、前記入力手段から
の入力に応じ一定のパルス幅の速度制御信号を発生する
手段と、前記速度制御信号と前記位相比較信号とを用い
前記モータを前記所望回転数に制御する手段とを備えた
ことを特徴とするモータの制御装置。an input means for inputting a desired rotational speed of the motor; a means for generating a reference frequency signal by generating an internal interrupt signal by a counter whose count value is set according to the input from the input means; A microcomputer is equipped with a means for detecting a phase difference using an external interrupt signal based on a feedback signal from an encoder that detects the rotational speed of the motor, and outputting a phase comparison signal, A motor control device comprising: means for generating a speed control signal; and means for controlling the motor to the desired rotation speed using the speed control signal and the phase comparison signal.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141823A JPS6035980A (en) | 1983-08-04 | 1983-08-04 | Controller of motor |
| GB08419711A GB2147123B (en) | 1983-08-04 | 1984-08-02 | Motor control device |
| DE19843428719 DE3428719A1 (en) | 1983-08-04 | 1984-08-03 | ENGINE CONTROL DEVICE |
| US07/172,933 US4897778A (en) | 1983-08-04 | 1988-03-25 | Motor control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141823A JPS6035980A (en) | 1983-08-04 | 1983-08-04 | Controller of motor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035980A true JPS6035980A (en) | 1985-02-23 |
Family
ID=15300952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141823A Pending JPS6035980A (en) | 1983-08-04 | 1983-08-04 | Controller of motor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035980A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229094A (en) * | 1990-06-22 | 1992-08-18 | Hospal Ag | Rotating speed controller for electric motor |
-
1983
- 1983-08-04 JP JP58141823A patent/JPS6035980A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229094A (en) * | 1990-06-22 | 1992-08-18 | Hospal Ag | Rotating speed controller for electric motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288789A (en) | Phase lock loop unit | |
| EP0247624A2 (en) | Motor speed control system | |
| JPS6035980A (en) | Controller of motor | |
| JPS6035983A (en) | Controller of motor | |
| JPS6035982A (en) | Controller of motor | |
| JPS6035981A (en) | Controller of motor | |
| JPS6035988A (en) | Controller of motor | |
| JPH11178380A (en) | Motor speed controller | |
| JPS6035985A (en) | Controller of motor | |
| JPS6035986A (en) | Controller of motor | |
| JPS6035987A (en) | Controller of motor | |
| JPS6035984A (en) | Controller of motor | |
| JPS62281784A (en) | Control unit for copying machine | |
| EP0769851B1 (en) | Digital locked loop | |
| JP4067616B2 (en) | Motor speed control device | |
| JPS62171477A (en) | Motor controller | |
| JPS62203586A (en) | Controller for motor | |
| JPS62281783A (en) | Speed control unit for motor | |
| JPS63154087A (en) | Controller for motor | |
| JPS6035978A (en) | Controller of motor | |
| JPS62171478A (en) | Motor controller | |
| JPS63152216A (en) | Delay circuit | |
| JPH04288A (en) | Digital pll motor controller | |
| JP2623783B2 (en) | Speed control device | |
| JPH02179292A (en) | Speed controller of motor |