JPS6034163B2 - electronic switch device - Google Patents

electronic switch device

Info

Publication number
JPS6034163B2
JPS6034163B2 JP14352877A JP14352877A JPS6034163B2 JP S6034163 B2 JPS6034163 B2 JP S6034163B2 JP 14352877 A JP14352877 A JP 14352877A JP 14352877 A JP14352877 A JP 14352877A JP S6034163 B2 JPS6034163 B2 JP S6034163B2
Authority
JP
Japan
Prior art keywords
electronic switch
circuit
switch
recording
noise reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14352877A
Other languages
Japanese (ja)
Other versions
JPS5476211A (en
Inventor
純 石井
忠男 吉田
紀二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP14352877A priority Critical patent/JPS6034163B2/en
Publication of JPS5476211A publication Critical patent/JPS5476211A/en
Publication of JPS6034163B2 publication Critical patent/JPS6034163B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 この発明は特に集積回路化したノイズリダクション装置
に好適する電子スイッチ装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in an electronic switch device particularly suitable for an integrated circuit noise reduction device.

従釆よりオーディオ機器等の分野で用いられるノイズリ
ダクション装置として第1図に示すようないわゆるドル
ビーB形と称される集積回路化したものが知られている
As a noise reduction device used in the field of audio equipment, etc., an integrated circuit device called a so-called Dolby B type as shown in FIG. 1 is known.

すなわち、これはテープレコーダに適用した場合を示す
もので、入力端IN‘こ供給される録音または再生信号
をバッファアンプAを通した後、集積回路に以外で図示
しないハィカットフィルタを通してゲインアンプBに供
給する。
That is, this shows a case where it is applied to a tape recorder, in which the recording or playback signal supplied from the input terminal IN' is passed through buffer amplifier A, and then passed through a high-cut filter (not shown) other than the integrated circuit to gain amplifier B. supply to.

そして、ゲインアンプBの出力は二分されて、一方が後
述する加算器(録音時)または減算器(再生時)EKの
一方の入力端に供給されると共に、他方が集積回路IC
外の録音REC−再生PLAY切換スイッチS,のRE
C端子に供給される。ここで、該スイッチS,がREC
側に選択されていると、ゲインアンプBの出力はストッ
プスイッチS2を介してモニター端子Mに導出されると
共に.、 ノイズリダクションスイッチS3およびィコ
ラィザ回路EQを通してゲインアンプCに供給される。
また、ゲインアンプCの出力は周波数特性を有するアン
プDを通した後、集積回路IC外の図示しないハイパス
フィルタを通して整流回路Gに供給される。この整流出
力は制御信号として、前記ゲインアンプCの入力側に接
続された電子可変抵抗回路Fの抵抗を制御するのに供さ
れる。つまり、これはィコラィザ回路EQの効き方を制
御することにより、録音信号のうちの低レベルの高城を
圧縮することを目的としたもので、該圧縮処理はゲイン
アンプCの出力を隣時過大入力圧縮器日を介して前記加
算器EKの他方の入口端に加えることによりなされる。
すなわち、加算器EKはゲインアンプCの出力でサィド
チェーン側)と前記ゲインアンプBとの出力(メインバ
ス側)を加算することにより、前述のように圧縮処理さ
れた出力を録音出力端子REC−OUTに導出する。一
方、前記スイッチS,が再生側に選択されている場合に
は再生信号に対して低レベルの高城を伸長せしめる如く
各部が作用するもので、この場合減算器EKからのかか
る伸長処理された再生信号はPRAY−OUTとなるモ
ニター端子Mから導出される。
The output of the gain amplifier B is then divided into two parts, one of which is supplied to one input terminal of an adder (during recording) or a subtracter (during playback) EK, which will be described later, and the other to an integrated circuit IC.
Outside recording REC-playback PLAY selector switch S, RE
Supplied to the C terminal. Here, the switch S, is REC
When the output from the gain amplifier B is selected to the . , are supplied to the gain amplifier C through the noise reduction switch S3 and the equalizer circuit EQ.
Further, the output of the gain amplifier C passes through an amplifier D having frequency characteristics, and then is supplied to a rectifier circuit G through a high-pass filter (not shown) outside the integrated circuit IC. This rectified output is used as a control signal to control the resistance of the electronic variable resistance circuit F connected to the input side of the gain amplifier C. In other words, the purpose of this is to compress the low-level peaks in the recording signal by controlling the effectiveness of the equalizer circuit EQ. This is done by adding the compressor to the other input end of the adder EK.
That is, the adder EK adds the output of the gain amplifier C (side chain side) and the output of the gain amplifier B (main bus side), and sends the compressed output as described above to the recording output terminal REC-OUT. Derived as follows. On the other hand, when the switch S is selected to the reproduction side, each part acts to expand the low-level Takashiro to the reproduced signal, and in this case, the expanded reproduction from the subtractor EK is performed. The signal is derived from the monitor terminal M which becomes PRAY-OUT.

そして、このように録音時に低レベルの高域を圧縮し且
つ再生時に低レベルの高域を伸長すると同時に録音テー
プのヒスノィズレベルを伸長することにより、いわゆる
ノイズリダクション効果がもたらされる。
By compressing low-level high frequencies during recording, expanding low-level high frequencies during playback, and simultaneously expanding the hiss level of the recording tape, a so-called noise reduction effect is brought about.

ところで、以上のようなノイズリダクション装置におい
て、ノイズリダクションスイッチS3およびストップス
イッチS2はこれらをオンとした場合を想定して説明し
たが、オフであれば当然前者によりノイズリダクション
効果を伴なわない通常の録音または再生状態となり且つ
後者(一般にテープレコーダのストップ操作子に運動さ
れている。
By the way, in the noise reduction device as described above, the explanation has been made assuming that the noise reduction switch S3 and the stop switch S2 are turned on, but if they are turned off, the former will of course be used as a normal without noise reduction effect. It is in recording or playback mode and the latter (generally operated by the tape recorder's stop button).

)によりストップ時に再生出力を遮断する如くしたミュ
ーテイング効果が伴なわれるものである。しかしながら
、かかる従来のノイズリダクション装置にあっては集積
回路ICから信号ラインを外部に引き回して各スイッチ
S,,S2,S3と接続しているので、クロストークや
ハム譲導の面で好ましくないと共に作業性延し、ては経
済性の点でも問題があった。
) is accompanied by a muting effect that cuts off the playback output when stopped. However, in such conventional noise reduction devices, signal lines are routed externally from the integrated circuit IC and connected to the switches S, S2, and S3, which is undesirable in terms of crosstalk and hum transfer. There were also problems in terms of work efficiency and economy.

而して、この場合電子スイッチ回路化を図ればよいが、
単純にそうした場合には録音、再生、ノイズリダクショ
ンオフ、ストップ(ミューテイングオフ)の如く多くの
状態に切換ねばならないので、電子スイッチ回路の数が
多くなり、回路構成が煩雑になって好ましくない。
In this case, it would be better to use an electronic switch circuit, but
In such a case, it is necessary to switch to many states such as recording, playback, noise reduction off, and stop (muting off), which increases the number of electronic switch circuits and makes the circuit configuration undesirable.

また、集積回路化を図る場合に切換線路の数だけピンを
設けたのでは集積回路のピン数が徒らに増加し過ぎて問
題である。そこで、この発明は以上のような点に鑑みて
なされたもので、可及的に簡易な回路構成で多くの状態
に切換えることができると共に、集積回路化した場合に
ピン数を軽減し得る極めて良好な電子スイッチ装置を提
供することを目的としている。
Furthermore, if the number of pins is provided as many as the number of switching lines when implementing an integrated circuit, the number of pins of the integrated circuit will increase unnecessarily, which is a problem. Therefore, this invention was made in view of the above points, and it is possible to switch to many states with the simplest possible circuit configuration, and is extremely effective in reducing the number of pins when integrated circuit. The purpose is to provide a good electronic switch device.

以下図面を参照してこの発明の一実施例につき詳細に説
明する。すなわち、第2図において前述した第1図と同
様に構成される部分については同一符号を付してその詳
細な説明を省略すると、この発明による第2図では集積
回路IC′内に録音−再生切襖用の第1の電子スイッチ
回路ES,とミューティングオンオフ用の第2の電子ス
イッチ回路ES2およびノイズリダクションオンオフ用
の第3の電子スイッチ回路ES3を設けると共に、前記
第1および第3の電子スイッチ回路ES,,ES3を制
御するスイッチング制御回路SCを設け、集積回路IC
′外に設けられる録音−再生切換スイッチS.とノイズ
リダクションスイッチS3とを関連付けて前記スイッチ
ング制御回路SCに接続すると共に、同じく集積回路に
′外に設けられるミューティングスィッチS2を前記第
2の電子スイッチ回路ES2に接続するようにした点が
第1図と異なっている。
An embodiment of the present invention will be described in detail below with reference to the drawings. That is, in FIG. 2, the same reference numerals are given to the parts having the same structure as in FIG. 1 described above, and a detailed explanation thereof will be omitted. A first electronic switch circuit ES for cutting sliding doors, a second electronic switch circuit ES2 for muting on/off, and a third electronic switch circuit ES3 for noise reduction on/off are provided, and the first and third electronic switch circuits ES are provided. A switching control circuit SC is provided to control the switch circuits ES, ES3, and the integrated circuit IC
'Recording/playback selector switch installed outside S. and the noise reduction switch S3 are connected to the switching control circuit SC in association with each other, and the muting switch S2, which is also provided outside the integrated circuit, is connected to the second electronic switch circuit ES2. It is different from Figure 1.

ここで、第1乃至第3の電子スイッチ回路ES,,ES
2,ES3およびスイッチング制御回路SCを有機的に
関連付けて信号ラインを引き出すことなく外部から十V
ccと−VEEの直流電圧(正負電位と接地電位の如き
3レベル電圧)で切換えるように構成することにより、
電子スイッチ回路の数を増加することなく所望の状態に
切換えることができると共に、集積回路化した場合にピ
ン数を増加しないで済ませることができるようにした点
にこの発明による電子スイッチ回路ESの特徴がある。
Here, the first to third electronic switch circuits ES, ES
2. ES3 and switching control circuit SC are organically connected to each other so that 10V can be applied from the outside without drawing out the signal line.
By configuring it to switch between cc and -VEE DC voltages (three-level voltages such as positive and negative potentials and ground potential),
The electronic switch circuit ES according to the present invention is characterized by being able to switch to a desired state without increasing the number of electronic switch circuits, and also by not increasing the number of pins when integrated into a circuit. There is.

また、ステレオ等の複数のチャンネルを取扱う場合でも
外部のスイッチはそれぞれ上述したスイッチS,,S2
,S3のみでよく、且つ上述のスイッチング制御回路S
Cは共用し得るので、特に集積回路内に複数のチャンネ
ルを含ませるノイズリダクション装置に適用して効果的
なものである。さらに、テープレコーダに適用した場合
にはスタンバイ状態すなわち録音再生ヘッドがテ−フ。
から離れていて録音操作子のみが操作されている状態で
、前述のスイッチング制御回路SCからの制御信号は接
地(中間)レベルとなるが、この場合でもモニター出力
が存在しなければならないので、この発明ではかかるス
タンバイ状態でもモニターを可能とすることができるも
のである。第3図は以上における電子スイッチ回路ES
の具体例を示すもので、それぞれスイッチングトランジ
スタQ,,Q2,Q3と差動対トランジスタQ,仏,Q
6,Q7,Q8,Q9とでなる電子スイッチ回路P,,
P2,P3の各入力機1,,12,13‘ま同一の集積
回路IC′に内蔵される前述のゲインアンプB、加算器
または減算器EKの各出力端および接地に接続される。
In addition, even when handling multiple channels such as stereo, the external switches are the switches S, , S2, respectively.
, S3 only, and the above-mentioned switching control circuit S
Since C can be shared, it is particularly effective when applied to a noise reduction device that includes a plurality of channels within an integrated circuit. Furthermore, when applied to a tape recorder, the standby state, that is, the recording/playback head is tapered.
When the control signal from the switching control circuit SC described above is at the ground (intermediate) level when the switch is far away and only the recording control is being operated, the monitor output must exist even in this case, so this According to the invention, monitoring can be performed even in such a standby state. Figure 3 shows the electronic switch circuit ES in the above
This shows a specific example of switching transistors Q, , Q2, and Q3 and differential pair transistors Q, F, and Q, respectively.
Electronic switch circuit P, consisting of 6, Q7, Q8, Q9,
Each of the input devices 1, 12, 13' of P2 and P3 is connected to each output terminal of the gain amplifier B, adder or subtracter EK built in the same integrated circuit IC', and to ground.

こ)でスイッチングトランジスタQ,,Q2の入力端は
後述するスイッチング制御回路SCの出力端○,,02
に接続される。また、スイッチングトランジスタQ3の
入力端はトランジスタQ,oを介して正負の電源十Vc
c、一VE8間に介在された外部のミューティングスィ
ッチS2に接続される。つまり、以上の構成において電
子スイッチ回路P,,P2が録音−再生切換用の第1の
電子スイッチ回路ES,に対応し、電子スイッチ回路P
3がミューティングオンオフ用の第2の電子スイッチ回
路ES2に対応している。なお、図中ls,〜ls4
は定電流源であり、D,〜D4はバイアス用のダイオー
ドであり、Mは電子スイッチ回路P,,P2,P3の各
出力端から共通に導出されたモニター出力端子である。
一方、それぞれスイッチングトランジスタQ,.,Q,
2,Q,3と差動対トランジスタQ,4,Q,5,Q,
6,Q,7とでなる電子スイッチ回路P4,P5の各入
力端14,15は同一の集積回路ICに内蔵される前述
のゲインアンプCの出力端と接地に接続される。
In this case, the input terminals of the switching transistors Q, , Q2 are the output terminals ○, , 02 of the switching control circuit SC, which will be described later.
connected to. In addition, the input terminal of the switching transistor Q3 is connected to the positive and negative power supply terminals Vc through the transistors Q and o.
c. It is connected to an external muting switch S2 interposed between the VE8 and the VE8. That is, in the above configuration, the electronic switch circuits P, , P2 correspond to the first electronic switch circuit ES for recording-playback switching, and the electronic switch circuit P
3 corresponds to the second electronic switch circuit ES2 for muting on/off. In addition, in the figure, ls, ~ls4
is a constant current source, D, to D4 are bias diodes, and M is a monitor output terminal commonly derived from each output terminal of the electronic switch circuits P, P2, and P3.
On the other hand, switching transistors Q, . ,Q,
2, Q, 3 and differential pair transistor Q, 4, Q, 5, Q,
The respective input terminals 14 and 15 of the electronic switch circuits P4 and P5, which are composed of the electronic switch circuits P4 and P5, are connected to the output terminal and ground of the aforementioned gain amplifier C built in the same integrated circuit IC.

こ)で、スイッチングトランジスタQ,.,Q,2,Q
,3の各入力端は後述するスイッチング制御回路SCの
出力端○,,03,02に対応して接続される。つまり
、以上の構成において電子スイッチ回路P4,P5はノ
イズリダクションオンオフ用の第3の電子スイッチ回路
ES3に対応している。なお図中、ls5〜ls7は定
電流源であり、04は電子スイッチ回路P4,P5の各
出力端から共通に導出されて同一の集積回路ICk内蔵
される前述の周波数特性を有するアンプDおよび瞬時過
大入力圧縮器日の各入力端に接続される出力端である。
そして、差動対トランジスタQ,8,Q,9と該差動対
トランジスタQ,8,Q,9の制御部Cを構成するトラ
ンジスタQ劇〜Q23、バイアス用ダイオ−ドD5〜D
,2および定電流源ls8とでなるスイッチング制御回
路SCの入力端16,17は一方が外部の録音−再生切
換スイッチS.とノイズリダクションスイッチS3に接
続され、他方が接地される。ここで、制御部Cの両端か
ら前記出力端0,,03が導出され且つ中点から前記出
力端02が導出される。なお、ノイズリダクションスイ
ッチS3は前記入力端らと接地間に介在され、且つ録音
−再生切換スイッチS,はその可動接点1が抵抗Rを介
して前記入力端16に接続されると共にその固定接点1
,2が再生PLAY、録音REC側でそれぞれ正負の電
源+Vcc,一VEEに接続されている。而して以上の
構成において、外部のミューティングスイツチS2がオ
フでトランジスタQ,。がオンしている場合を想定して
、そのときの各部の動作状態を説明する。先ず、この場
合ノイズリダクションスイッチS3がON側で且つ録音
再生切換スイッチS,が再生PLAY側に選択されてい
るものとすると、スイッチング制御回路SCの入力端1
6が正電源十Vcc電圧にクランプされる。
), the switching transistors Q, . ,Q,2,Q
, 3 are connected correspondingly to output terminals ○, , 03, and 02 of a switching control circuit SC, which will be described later. That is, in the above configuration, the electronic switch circuits P4 and P5 correspond to the third electronic switch circuit ES3 for turning on/off the noise reduction. In the figure, ls5 to ls7 are constant current sources, and 04 is an amplifier D having the above-mentioned frequency characteristics and an instantaneous amplifier commonly derived from each output terminal of the electronic switch circuits P4 and P5 and built in the same integrated circuit ICk. Excessive input is the output terminal connected to each input terminal of the compressor.
Then, the differential pair transistors Q, 8, Q, 9, the transistors Q~Q23 that constitute the control section C of the differential pair transistors Q, 8, Q, 9, and the bias diodes D5~D.
, 2 and a constant current source ls8, one of which is connected to an external recording-playback switch S. and the noise reduction switch S3, and the other end is grounded. Here, the output terminals 0, 03 are derived from both ends of the control section C, and the output terminal 02 is derived from the midpoint. The noise reduction switch S3 is interposed between the input ends and ground, and the recording/playback switch S has its movable contact 1 connected to the input end 16 via a resistor R, and its fixed contact 1.
, 2 are connected to positive and negative power supplies +Vcc and -VEE on the playback PLAY and recording REC sides, respectively. In the above configuration, when the external muting switch S2 is off, the transistors Q,. The operating status of each part at that time will be explained assuming that it is on. First, in this case, assuming that the noise reduction switch S3 is on the ON side and the recording/playback selector switch S is selected on the playback PLAY side, the input terminal 1 of the switching control circuit SC
6 is clamped to the positive power supply voltage of +Vcc.

これにより各電子スイッチ回路P,〜P5は、それらの
各スイッチングトランジスタQ,,Q2,Q3,Q,.
,Q,2,Q,3がスイッチング制御回路SCの各出力
端0.〜03電位によって制御されて、最も高い電位に
あるものが活性化されると共に他のものが不活性となる
ので次のような関係にある。従って、このときは録音−
再生切換用の第1の電子スイッチ回路ES.に含まれる
電子スイッチ回路P2が活性化されるのでその入力端1
2に供給される減算器EKからの出力をモニター出力端
子OUTに導出すると共に、第2の電子スイッチ回路E
S2に含まれる電子スイッチ回路P4が活性化されるの
でその入力端L‘こ供給されるゲインアンプCからの信
号を周波数特性を有するアンプDおよび瞬時過大入力圧
縮器日に伝送し、ノイズリダクションオン状態の再生状
態となる。
This causes each electronic switch circuit P, .about.P5 to connect to each of its switching transistors Q, , Q2, Q3, Q, .
, Q, 2, Q, 3 are respective output terminals 0., Q, 2, Q, 3 of the switching control circuit SC. ~03 It is controlled by the potential, and the one at the highest potential is activated while the others are inactive, so the relationship is as follows. Therefore, in this case, recording -
First electronic switch circuit ES for regeneration switching. Since the electronic switch circuit P2 included in the circuit is activated, its input terminal 1
The output from the subtracter EK supplied to the second electronic switch circuit E is led out to the monitor output terminal OUT, and the second electronic switch circuit E
Since the electronic switch circuit P4 included in S2 is activated, its input terminal L' transmits the signal from the gain amplifier C supplied to the amplifier D having frequency characteristics and the instantaneous excessive input compressor, and turns noise reduction on. The state will be in the playback state.

また、ノイズリダクションスイッチS3がON側で且つ
録音再生切換スイッチS,が録音PLAY側に選択され
ているものとすると、スイッチング制御回路SCの入力
端16が負電源−VEE電圧にクランプされるが、前述
したと同様にしてこの場合の各電子スイッチ回路P,〜
P5の活性、不活性関係は次のようになる。
Further, assuming that the noise reduction switch S3 is on the ON side and the recording/playback selector switch S is selected on the recording PLAY side, the input terminal 16 of the switching control circuit SC is clamped to the negative power supply voltage -VEE. In the same manner as described above, each electronic switch circuit P, ~
The relationship between P5 activity and inactivity is as follows.

従って、このときは前述したと略同様にしてゲインアン
プBからの出力をモニター出力端子OUTに導出すると
共にゲインアンプCからの信号を瞬時過大入力圧縮日を
介して加算器EKに伝送し且つ周波数特性を有するアン
プDに伝送し、ノイズリダクションオン状態の録音状態
となる。
Therefore, in this case, in substantially the same manner as described above, the output from gain amplifier B is derived to the monitor output terminal OUT, and the signal from gain amplifier C is transmitted to the adder EK via the instantaneous excessive input compression terminal, and the frequency The signal is transmitted to the amplifier D having the characteristic, and the recording state is entered with noise reduction turned on.

さらに、ノイズリダクションスイッチS3がOFF側(
録音再生切換スイッチS,はいずれの側であってもよい
)に選択されているものとすると、スイッチング制御回
路SCの入力端ちが接地電位にクランプされるが、前述
したと同様にしてこの場合の各電子スイッチ回路P,〜
P5の活性、不活性関係は次のようになる。従って、こ
のときは加算器または減算器EKからの出力をモニター
出力端子OUTに導出すると共に、ゲインアンプCから
の信号を阻止することによりノイズリダクションオフ状
態の録音または再生状態となる。
Furthermore, the noise reduction switch S3 is set to the OFF side (
Assuming that the recording/playback selector switch S is selected (either side may be selected), the input terminal of the switching control circuit SC is clamped to the ground potential. Each electronic switch circuit P, ~
The relationship between P5 activity and inactivity is as follows. Therefore, at this time, the output from the adder or subtracter EK is delivered to the monitor output terminal OUT, and the signal from the gain amplifier C is blocked, resulting in a recording or playback state with noise reduction off.

次に、外部のミューティングスィッチS2がオンでトラ
ンジスタQ,。
Next, the external muting switch S2 is turned on and the transistor Q.

がオフしている場合を想定して、そのときの各部の動作
状態を説明する。先ず、この場合電子スイッチ回路P3
のスイッチングトランジスタQ3のベースには定常的に
4VBEなる電圧がかかることになる。従ってこのとき
は以上の各場合において、電子スイッチ回路P2のスイ
ッチングトランジスタQ2のベース電位が5VBEとな
る(0)のときのみ、該P3が不活性、P2が活性とな
って、ゲインアンプBからの信号がモニター出力端子O
UTに導出され、他の(1)、(m)のときにはミュー
テイングされることになる。つまり、これによってスタ
ンバイ状態となる(0)のときのみ、ミューテイングス
イツチS2がオンでも録音時のモニターが可能となるも
のである。また以上の説明からも明らかなように、ノイ
ズリダクションスイッチS3が録音−再生切族スイッチ
S,より優先するので、録音、再生のいずれの状態であ
ってもノイズリダクションのオンオフが可能となもので
ある。第4図は他の実施例に係る具体例を示すもので、
第3図の録音−再生切換スイッチS,とノイズリダクシ
ョンスイッチS3とをストップ、早送り、巻戻し時で選
択される接地電位の中立固定接点4を有する3固定接点
スイッチS,′で置き換え(他の固定接点2,3および
可動接点1の接続関係は第3図の場合と同様)ると共に
、第3図のミューティングスィッチS2を廃止した他の
第3図と略同様に構成するものである(但し、これに伴
って第3図の定電流源ls3 、ダイオードD,〜D4
,D7、トランジスタQ,o,Q,2は第4図では用い
ていない)。
The operating status of each part at that time will be explained assuming that the switch is off. First, in this case, the electronic switch circuit P3
A voltage of 4VBE is constantly applied to the base of the switching transistor Q3. Therefore, in each of the above cases, only when the base potential of the switching transistor Q2 of the electronic switch circuit P2 is 5VBE (0), P3 becomes inactive and P2 becomes active, and the gain amplifier B outputs the signal from the gain amplifier B. The signal is monitor output terminal O
It is derived to UT, and muted in the other cases (1) and (m). In other words, only when the standby state is set (0), monitoring during recording is possible even if the muting switch S2 is on. Furthermore, as is clear from the above explanation, the noise reduction switch S3 has priority over the recording-playback switch S, so it is possible to turn noise reduction on and off in either the recording or playback state. be. FIG. 4 shows a specific example according to another embodiment,
The recording/playback selector switch S, and the noise reduction switch S3 in Fig. 3 are replaced with a 3-fixed contact switch S,' having a neutral fixed contact 4 with a ground potential that is selected when stopping, fast-forwarding, or rewinding (other The connection relationship between the fixed contacts 2 and 3 and the movable contact 1 is the same as in the case of FIG. 3), and the structure is almost the same as that of the other FIG. However, along with this, the constant current source ls3 and the diodes D, ~D4 in FIG.
, D7, transistors Q,o, and Q,2 are not used in FIG. 4).

すなわち、この場合正負電源十Vcc,−V88電位お
よび接地電位を与える単一のスイッチS,′により録音
−再生の切換えならびにこれに伴なう中立状態でミュー
ティング(録音出力のミュートと再生出力のミユート)
がなせるようにしたものであり、考え方そのものは第3
図の場合と同様である。また、この場合はノイズリダク
ション装置を含まない通常のテープレコーダにも適用可
能である。そして、以上のような電子スイッチ装置はそ
の具体例からも分るように集積回路化した場合に各電子
スイッチ回路を構成する各差動対トランジスタの動作電
流が良好にバランスするので、通常の電子スイッチにお
いて問題となるような切換え時のポップノイズを可及的
に軽減することができると共に、ミューティング比も通
常のスイッチ回路による場合に比して9比旧程度と非常
に大きくし得る利点がある。
That is, in this case, a single switch S,' that provides the positive and negative power supply voltages Vcc, -V88 and ground potential switches between recording and playback, and muting (muting the recording output and muting the playback output) in the neutral state. Miyut)
The idea itself is the third
This is the same as the case shown in the figure. Further, in this case, it is also applicable to a normal tape recorder that does not include a noise reduction device. As can be seen from the specific examples, when the electronic switch device described above is integrated into an integrated circuit, the operating currents of the differential pair transistors that make up each electronic switch circuit are well balanced. It has the advantage of being able to reduce as much as possible the pop noise that occurs when switching, which is a problem with switches, and that the muting ratio can also be made very large, at about 9 compared to the old switch circuit. be.

なお以上の実施例は主としてノイズリダクション装置を
有するテープレコーダに適用する場合について説明した
が、これに限らず一般の回路にも適用することができる
のは勿論である。
Although the above embodiments have mainly been described with reference to the case where they are applied to a tape recorder having a noise reduction device, it goes without saying that the present invention is not limited thereto and can be applied to general circuits.

従って、以上詳述したようにこの発明によれば、可及的
に簡易な回路構成で多くの状態に切換えることができる
と共に、集積回路化した場合にピン数を軽減し得る極め
て良好な電子スイッチ装置を提供することが可能となる
Therefore, as detailed above, the present invention provides an extremely good electronic switch that can switch to many states with as simple a circuit configuration as possible, and that can reduce the number of pins when implemented as an integrated circuit. It becomes possible to provide the device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は集積回路化されたノイズリダクション装置を示
す構成図、第2図はこの発明に係る電子スイッチ装置の
一実施例を示す構成図、第3図は同実施例の具体例を示
す回路構成図、第4図は同じく他の実施例の具体例を示
す回路構成図である。 P,〜P6,ES,ES,〜ES3・…“電子スイッチ
回路、SC・・・・・・スイッチング制御部。 第1図第2図 第3図 第4図
FIG. 1 is a block diagram showing an integrated circuit noise reduction device, FIG. 2 is a block diagram showing an embodiment of an electronic switch device according to the present invention, and FIG. 3 is a circuit diagram showing a specific example of the same embodiment. The configuration diagram and FIG. 4 are circuit configuration diagrams showing a specific example of another embodiment. P, ~P6, ES, ES, ~ES3..."Electronic switch circuit, SC...Switching control unit. Figure 1 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1 一方の入力端に基準電位が付与され且つ他方の入力
端に前記基準電位および該基準電位より高電位ならびに
低電位の3レベルの切換用直流電圧が選択的に付与され
る差動対トランジスタおよび該差動対トランジスタの各
電流路相互間に介在されてそれぞれ所定の電位を与える
複数の定電圧素子とでなるスイツチング制御回路と、こ
のスイツチング制御回路から与えられる所定電位により
選択的に結合されて活性化または不活性化されるそれぞ
れ2組以上の電子スイツチ回路を含む2群の電子スイツ
チ回路とを具備した電子スイツチ装置。
1 A differential pair transistor to which a reference potential is applied to one input terminal and selectively applied to the other input terminal the reference potential and three levels of switching DC voltage of higher potential and lower potential than the reference potential; and a switching control circuit consisting of a plurality of constant voltage elements interposed between the current paths of the differential pair transistors and each providing a predetermined potential, and selectively coupled by a predetermined potential provided from the switching control circuit An electronic switch device comprising two groups of electronic switch circuits each including two or more sets of electronic switch circuits that are activated or deactivated.
JP14352877A 1977-11-30 1977-11-30 electronic switch device Expired JPS6034163B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14352877A JPS6034163B2 (en) 1977-11-30 1977-11-30 electronic switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14352877A JPS6034163B2 (en) 1977-11-30 1977-11-30 electronic switch device

Publications (2)

Publication Number Publication Date
JPS5476211A JPS5476211A (en) 1979-06-18
JPS6034163B2 true JPS6034163B2 (en) 1985-08-07

Family

ID=15340830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14352877A Expired JPS6034163B2 (en) 1977-11-30 1977-11-30 electronic switch device

Country Status (1)

Country Link
JP (1) JPS6034163B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192575U (en) * 1987-12-11 1989-06-16

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634111A (en) * 1979-08-27 1981-04-06 Sony Corp Tape recorder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192575U (en) * 1987-12-11 1989-06-16

Also Published As

Publication number Publication date
JPS5476211A (en) 1979-06-18

Similar Documents

Publication Publication Date Title
US4542421A (en) Muting circuit in combination with a tape recorder
US5610555A (en) Low-voltage driven, audio signal amplifying apparatus and a portable acoustic system using said apparatus
JPS6034163B2 (en) electronic switch device
EP1047187B1 (en) Pre-amplifier circuit
US4354209A (en) Recording/playing circuit
JP3359046B2 (en) Audio output device
US4417165A (en) Muting circuit
JPS6351603B2 (en)
KR950007837B1 (en) Audio regulator for the quality of sound
JP2611205B2 (en) Recording and playback device
JP2793071B2 (en) Pop noise prevention circuit
JPH0135532B2 (en)
KR920004163Y1 (en) Dubbing recording device for double deck
JPH021685Y2 (en)
KR910001941Y1 (en) Condensor microphone muting circuit
JPS6041009Y2 (en) Input circuit of PCM signal processing device
JP2550288Y2 (en) Switching circuit
JPS5914900Y2 (en) magnetic recording and playback device
JP2707656B2 (en) Interface circuit
JPS6258169B2 (en)
KR890002621Y1 (en) Doubbing control circuit of double deck cassette recorder
KR860001523Y1 (en) Dubbing recording circuit of double cassette tape recorder
JPH0326445B2 (en)
JPS6131369Y2 (en)
JPH0625054Y2 (en) Audio equipment