JPS6033671A - Absolute value circuit - Google Patents

Abstract

PURPOSE:To obtain an absolute value circuit with high accuracy at a level near the threshold voltage by switching the routes of currents flowing two current output terminals formed in proportion to the difference of input potential in accordance with the polarity of the input voltage, and extracting the load voltage. CONSTITUTION:When the input voltage 1 is lower than the threshold voltage VTH, transistors 3A and 3B are turned off and on respectively. At the same time, transistors 11A and 12B are turned on by the output of a comparator 13. While the 3A and 3B are turned on and off respectively when the voltage 1 is higher than the voltage VTH. At the same time, the output of the comparator 13 is inverted to turn on transistors 11B and 12A. Thus an error produced at a level near the threshold voltage is set close to zero by switching the current routes. This error depends on the sensitivity of the comparator 13, and this sensitivity can be increased when necessary by a circuit in the comparator 13.

Description

【発明の詳細な説明】 産業上の利用分野 Ｎ　発８１１　ｎ　＊ｊＡ　２１’　４ｉｆ　１ｉｉｌ
路ＩＦ　Ｉ’、＃　＋　Ａイ、ノｆ　；ｌ；＋　７、−
従来例の構成とその問題点 入出力特（生があるり−見られた電圧に苅して折れ返す
ような特性を持った回路に絶対値回路と呼ばれておるが
、この回路の一般の回路１１４成を第１図に示す。[Detailed description of the invention] Industrial application field N 811 n *jA 21' 4if 1iil
roIF I', # + Ai, nof;l;+7,-
Conventional configuration and its problems Input/output characteristic The configuration of circuit 114 is shown in FIG.

第１図においで１はアナロク信号、２にしきい値電圧、
３Ａ　、３Ｂは線型の電圧電流変換を行う一対のトラン
ジスタ、４は同じく抵抗、６Ａ。In Figure 1, 1 is an analog signal, 2 is a threshold voltage,
3A and 3B are a pair of transistors that perform linear voltage-to-current conversion, and 4 is also a resistor, 6A.

５Ｂに電流源、６Ａ、６Ｂは″電流・電圧変換用の抵抗
、７Ａ、７Ｂは折れ返し特性を生じさせるためのエミッ
タを共通に接続したｌ゛ランジスク８げ電流源、９ｉＩ
ｉ１冒）端、１０に動作電源でらる。5B is a current source, 6A and 6B are resistors for current/voltage conversion, 7A and 7B are a current source with an emitter commonly connected to create a folding characteristic, and 9iI
i1) At the end, the operating power supply is turned on at 10.

以上の構成に二Ｆ−・いて、アナ１ブク（Ｒ号１としき
い値電圧２間のτＩＬ　４、“ｌ−り１；′は抵抗４の
抵抗値により定められる電流値に変換され、トランジス
タ３Ａ。In the above configuration, τIL 4, "l-ri1;' between the analog voltage 1 and the threshold voltage 2 is converted into a current value determined by the resistance value of the resistor 4, and the transistor 3A.

３Ｂのコレクク°山流となる。このコレクク電流は抵抗
６Ａ、６Ｂにより電汀に変換されて負荷電圧となるが、
この重重４にエミッタを共通に接続されたトランジスタ
７Ａ、７ＢＶｒＣよりベース電圧の高い方が選択されて
出力端９に発生する。この回路に対称なので、入出力特
性に第２図にＩｊ−：　したように、しきい値電圧ＶＴ
Ｉ（を軸として対象な折れ返し％性を有する絶対値回路
となる。3B's collection ° Yamaryu. This collector current is converted into a voltage by resistors 6A and 6B and becomes a load voltage.
The one having a higher base voltage than the transistors 7A and 7BVrC whose emitters are commonly connected to the weight 4 is selected and generated at the output terminal 9. Since this circuit is symmetrical, the input/output characteristics have a threshold voltage VT as shown in Figure 2.
It becomes an absolute value circuit with symmetrical folding percentage with I( as the axis).

ところで、このような従来の絶対値回路においては第２
図に示したようにしきいｌｉ’＋市；１１近傍でに誤差
を発生させる。つまり、負荷抵抗６Ａと６Ｂ間の電位差
をΔＶとしたときに、出勾″＋ｌシＣＩ−の理想電圧か
らの誤差εｆｆ）は 号 で表わされる。By the way, in such a conventional absolute value circuit, the second
As shown in the figure, an error occurs near the threshold li'+city;11. In other words, when the potential difference between the load resistors 6A and 6B is ΔV, the error εff) from the ideal voltage of the slope ``+l CI−'' is expressed by the number.

（２）式かられかるように、誤差εに次の碩εΣＯΔＶ
＞＞ＶＴ　（３Ａ） ε＝ＶＴ　・ｉｎ　（＋）、　（３Ｂ　）ΔＶ　＝　○ をとる。つまりしきい値電圧においては式（３Ｂ）で示
される値をとる。これは室温で一１８ｍＶ　でβる。こ
の値は絶１１値回路を用いて６ビツト以上の精度で縦続
型に／Ｄ　コンバー、グーを構成する場合などにおいて
無限できない値である。As can be seen from equation (2), the error ε has the following value εΣOΔV
>>VT (3A) ε=VT ・in (+), (3B) ΔV = ○. In other words, the threshold voltage takes the value shown by equation (3B). This is β at -18 mV at room temperature. This value cannot be infinite when cascading /D converters and goos are constructed with an accuracy of 6 bits or more using an absolute 11-value circuit.

発明の目的 本発明はこのような従来の問題に鑑み、しきい値電圧近
傍の精度を向上し、高精度な絶対値回路全提供すること
ヲ目的とする。OBJECTS OF THE INVENTION In view of these conventional problems, it is an object of the present invention to improve the accuracy near the threshold voltage and provide a highly accurate absolute value circuit.

発明の構成 本発明の絶７・１値回路は入力電位差に比例するように
形成された２つの電流出力端を流れる電流の経路を入力
電圧の極性に応じて切り換えて負荷電圧として取り出す
ことにより、高精度化を図るものである。Structure of the Invention The absolute 7/1-value circuit of the present invention switches the path of the current flowing through the two current output terminals formed so as to be proportional to the input potential difference according to the polarity of the input voltage, and extracts it as a load voltage. This is intended to improve accuracy.

実施例の説明 第３図は本発明の実施例における絶対値回路である。説
明全容易にするために従来例とノ１．仙の（黄成要素の
番号に第１図と同一にしている。第３図において、１１
Ａ、１１Ｂ、１２Ａ、１２Ｂに電流経路を切り換える電
流スイッチ全（１°Ｃ１成するトランジスタ、１３に入
カフ１圧極性に応じ１出力状態を急峻に変化させる比較
器である。DESCRIPTION OF THE EMBODIMENT FIG. 3 shows an absolute value circuit in an embodiment of the present invention. In order to simplify the explanation, the conventional example and No. 1. The numbers of the xian (yellow formation elements) are the same as in Figure 1. In Figure 3, 11
A, 11B, 12A, and 12B are all current switches that switch the current path (1° C1 transistor), and 13 is a comparator that sharply changes the output state according to the polarity of the input cuff 1 pressure.

この回路は例えば次の様に動作する。すなわち、人力？
ｉｌＪｇＩがＶＴＩ（以下の場合し王、トランジスタ３
Ａがオフし、トランジスタ３Ｂが副ンする。同時に比１
敗器１３の出力により、１ワンシスク１１Ａ、１２Ｂが
オンしでいる。。For example, this circuit operates as follows. In other words, human power?
If ilJgI is VTI (if
A is turned off and transistor 3B is turned on. At the same time ratio 1
Due to the output of the loser 13, the one-way disks 11A and 12B are turned on. .

一方、入力端子■がＶＴＩ以−１，の場合ｅ；１、トラ
ンジスタ３人がオンジ、トランジスタ３Ｂがオフする。On the other hand, if the input terminal (2) is -1 below VTI, e; 1, the three transistors are on, and the transistor 3B is off.

同１１．ｆｆに比１咬器１３の出力が）ｙ転し、１ソン
ジスク１１Ｂ、１２Ａがオンしでいる。Same 11. ff, the output of the output device 13 is turned to y, and the output switches 11B and 12A are turned on.

このようにして、この回路の’Ｉ’！ｊ　１／ｌ　＆：
を第４図に示すようになる。しきい値′屯［］−のＪＬ
Ｌ’ｔｔン以夕１の入力端ｈ−においては″電流経路が
同じであるので、出力Ａに実線、出力Ｂは点線となるが
、しきいｒｌｉ’ｉ屯圧において比較器１３の出力状態
が変化し、これにより電流経路は切り換えられる。この
ため、出力人においてに木来しきい値を越えると点線の
ように出力電圧が降下してゆくものが再び実線で示した
ように」−昇してゆく折れ返し特性となる。出力Ｂも同
様である。本発明においてに電流経路を切り換えること
により、しきい値近傍の誤差を零に近づけることができ
る。誤差に比較器１３の感度に依存しているが、これは
比１咬器１３内の回路により必要程度に向」ユすること
ができ、従来例にａったような大きな、１す（差を発生
させないようにすることが可能である。寸た木兄り］に
よれば、出力を差動形式にすることも＋ｉＪ能でらる。In this way, the 'I' of this circuit! j 1/l &:
is shown in Figure 4. JL of threshold value ′tun[]−
Since the current path is the same at the input terminal h- of L'ttton 1, the output A is a solid line and the output B is a dotted line, but the output state of the comparator 13 at the threshold pressure changes, and as a result, the current path is switched.As a result, when the output voltage exceeds the threshold, the output voltage drops as shown by the dotted line, but again as shown by the solid line. It becomes a turning characteristic. The same applies to output B. In the present invention, by switching the current path, the error near the threshold value can be brought close to zero. Although the error depends on the sensitivity of the comparator 13, this can be controlled to the necessary extent by the circuit inside the ratio controller 13, and the large difference It is possible to prevent this from occurring.According to Eri Suntagi, it is also possible to make the output a differential format.

発明の効果 以上のように、本発明に入力′旧位、；！＝−に比例す
るように形成逼れた２つの電流出力端を流れる電流の電
流経路を入力端子の極＋！Ｊに応じて切り換えて負荷電
圧として１１ｖ、り出すことにより、絶対値回路の高精
度化を実現でき、きらに差動出力化が可能になったとい
う効果を有する。The effects of the invention are as follows; The current path of the current flowing through the two current output terminals formed so that it is proportional to =- is the pole of the input terminal +! By switching in accordance with J and outputting 11 V as the load voltage, it is possible to realize higher precision of the absolute value circuit, and has the effect that differential output is now possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図に従来の絶対値回路図、第２図は従来の絶対値回
路の竹１生図、第３図は本発明の実施例の絶対値回路図
、第４図は本発明実施例の’ｌ’！ｉ１？Ｊｇ図である
。 １・・・・・・入力電圧、２・・・・・しきい１１１゛
已１帖、３Ａ。 ３Ｂ・・・・・・入力端子を″ｊｌＸ、流変換する１−
ランジスタ、ｅＡ、ｅＢ・・・・・・負荷抵抗、７Ａ、
７Ｂ・・・・・・１−ランジスタフ１．１１Ａ、１１Ｂ
、１２Ａ、１２Ｂ・・・・・・？１１流スイノチヲ購成
するトランジスタ、１３・・・・・・比１咬器。 代理人の氏名　フ１゛理士　中　尾　敏　１刀　Ｑｌ、
か１名第１図 第２図 第 Ｖ丁Ｈへカ旬ソＬ 第３図 ４図 ＶＴＩ−１人力屹ルFig. 1 is a conventional absolute value circuit diagram, Fig. 2 is a Takeichi diagram of a conventional absolute value circuit, Fig. 3 is an absolute value circuit diagram of an embodiment of the present invention, and Fig. 4 is an absolute value circuit diagram of an embodiment of the present invention. 'l'! i1? This is a Jg diagram. 1...Input voltage, 2...Threshold 111゛x1, 3A. 3B......Convert the input terminal to "jlX," 1-
Transistor, eA, eB...Load resistance, 7A,
7B・・・・・・1-Langistav 1.11A, 11B
, 12A, 12B...? 11th style suinochiwo purchase transistor, 13... ratio 1 bite device. Name of agent: Satoshi Nakao, Physician, 1 sword, Ql.
Figure 1 Figure 2 Figure 2 V to H Figure 3 Figure 4 VTI-1 Personnel

Claims (1)

【特許請求の範囲】 （１ン１対の入力端子間の入力ｍ位；１；（を２つの電
流出力端を流れる電流差に線バ１１に変換す２）電圧・
電流変換回路と、前記７（ｊ流Ｘ′を電１１−に変１９
３する電流・電圧変換回路と、前記’ｉｌ’ｉ：流出力
ｉ’ｉ＋、ｊの′混流経路を入力電位差の極性に応じで
ＩＪＪり助えて前記電流・屯圧父換回路に供給する１１
月も１１回路を有する絶対値回路。 や）切換回路が、入力電位差の庵１’ｌにより出力型１
ニド１ｉ割生が急峻に変化する比較；ｉ：（と、Ｉ’＋
ｉｌ記化１咬Ｒｎによりスイッチングされるエミッタに
、　、Ｊｌ、Ｊ山に接続した１〜ランジスク苅による５
、ＩＣμらス−（ノチとより（１１ｒ成されること７．
　％徴とスル’ｌ’ｂ１Ｖｒ、ｉｌ’ｌ　：Ｒ］１ｌｒ
ｔｔ　間第１項に記載の絶交１イＩＣ１回路。[Claims] (1) Input m between a pair of input terminals;
a current conversion circuit, and converting the current 7 (j current X' into a current 11-).
3, and a current/voltage converter circuit for supplying the 'il'i: outflow output i'i+, j' mixed current path to the current/voltage converter circuit according to the polarity of the input potential difference.
The moon is also an absolute value circuit with 11 circuits. ) The switching circuit changes to output type 1 due to the input potential difference 1'l.
Comparison where Nido 1i splitting changes sharply; i: (and I'+
To the emitter switched by Rn, 1 to 5 connected to Jl and J mountains,
, ICμrasu (Nochitoyori (11r) 7.
% sign and suru'l'b1Vr, il'l :R]1lr
tt The disconnection 1 IC 1 circuit described in item 1.