JPS6032437A - 符号化方式 - Google Patents
符号化方式Info
- Publication number
- JPS6032437A JPS6032437A JP14101783A JP14101783A JPS6032437A JP S6032437 A JPS6032437 A JP S6032437A JP 14101783 A JP14101783 A JP 14101783A JP 14101783 A JP14101783 A JP 14101783A JP S6032437 A JPS6032437 A JP S6032437A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- given
- register
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は符号化復号化方式、特に符号語長が可変な場合
の高速解読に適する符号語構成法に関する。
の高速解読に適する符号語構成法に関する。
従来の可変長符号の解読法として標準的な方法(例えば
吹抜: 「FAX−QA:のだめの画像の信号処理」、
日刊工業新聞社刊pi67)が知られている。即ち、第
1図に示すような方法で、同図において(a)が符号語
(Tree)を示し、(b)が解読回路の構成図を示す
。B(−0,1)の場合を例にとシ、その動作を説明す
る。
吹抜: 「FAX−QA:のだめの画像の信号処理」、
日刊工業新聞社刊pi67)が知られている。即ち、第
1図に示すような方法で、同図において(a)が符号語
(Tree)を示し、(b)が解読回路の構成図を示す
。B(−0,1)の場合を例にとシ、その動作を説明す
る。
(1)(S+受信データO)をアドレスとしてXOを読
出す。
出す。
(2)XOのLSBがOであるから(X十受信データ1
)をアドレスとしてB1を読出す。
)をアドレスとしてB1を読出す。
(3)BlのLSBが1であるからB1を出力する。
以上水したように、従来の可変長符号を解読するために
は、解読用のテーブルをくシ返し引く必要があった。こ
れが解読時の処理ネックとなり、高速化が困難であった
。
は、解読用のテーブルをくシ返し引く必要があった。こ
れが解読時の処理ネックとなり、高速化が困難であった
。
このように、テーブルヲ<シ返し索表する理由は、符号
語長が最後まで解読回路にわからないことである。
語長が最後まで解読回路にわからないことである。
本発明の目的は、可変長符号語の解読を高速化するため
、解読テーブルの紫衣回数を減小することにある。
、解読テーブルの紫衣回数を減小することにある。
上記目的を達成するために、本発明は符号語の先頭の1
ないし数ビットに符号語長を示す情報を含ませ、解読回
路はそれによって得られたビット数だけ符号語をシフト
する手段と、シフト結果を上記の解読テーブルによシ解
読することを特徴とする。
ないし数ビットに符号語長を示す情報を含ませ、解読回
路はそれによって得られたビット数だけ符号語をシフト
する手段と、シフト結果を上記の解読テーブルによシ解
読することを特徴とする。
本発明による符号語の一例を第2図に示す。即ち、各符
号語の先頭の2ピツ) (00,01゜10.11)を
2進数Nとすると、符号語長は式1式% (1) 上記第2図に示す符号語の復調部の構成を示すブロック
図である。
号語の先頭の2ピツ) (00,01゜10.11)を
2進数Nとすると、符号語長は式1式% (1) 上記第2図に示す符号語の復調部の構成を示すブロック
図である。
バッファメモリ1は、従来から周知のPIF’Q等と同
等の機能を持ち、入力、出力間の速度の差を平滑化する
ものである。即ち、X・IMMg23に入力信号のデー
タとクロックが与えられ、その信号をメモリに蓄積する
。また、エネーブル端子4に′1″の信号が与えられる
期間に、端子5にクロックを与えられると、端子6から
1ビツトずつ上記の蓄積されたデータを送出する。
等の機能を持ち、入力、出力間の速度の差を平滑化する
ものである。即ち、X・IMMg23に入力信号のデー
タとクロックが与えられ、その信号をメモリに蓄積する
。また、エネーブル端子4に′1″の信号が与えられる
期間に、端子5にクロックを与えられると、端子6から
1ビツトずつ上記の蓄積されたデータを送出する。
上記の送出されたデータはシフトレジスタ7のデータ入
力端子8に入力される。シフトレジスタ7ば、エネーブ
ル端子9に1″の信号が与えられた期間に、端子10に
クロックを与えられると、データを1ビツトずつシフト
させる。その結果のデータは、並列にラッチ11に人力
される。
力端子8に入力される。シフトレジスタ7ば、エネーブ
ル端子9に1″の信号が与えられた期間に、端子10に
クロックを与えられると、データを1ビツトずつシフト
させる。その結果のデータは、並列にラッチ11に人力
される。
上記のラッチ11は、端子12にロード信号を与えられ
ると、上記の並列のデータを記[意する。
ると、上記の並列のデータを記[意する。
その内容は、解読テーブル19によシ解読され、その結
果は端子20に出力される。
果は端子20に出力される。
同時に、上記のロード信号は、カウンタ13のロード端
子14に与えられ、シフトレジスタの下端の2ビツトの
データをインバータ15で反転した値、ならびに1と0
の固定値を、ロードデータ入力端子1Gからを収り込丑
せる。例えばノフトレジスタの下端の2ピントの値が2
進数の10とすると、カウンタ13が取シ込んだ値は、
1010となる。下線を引いた値は固定値である。この
結果2の3乗の桁を出力する・’114子17の値が°
I IIとなるので、カウンタ13のエネーブル端子も
1”となシ、カウント動作がII1始され、その値が1
ずつ増加する。クロックが6発与えられると、上記のカ
ウンタ値が” oooo”となシェネープル端子がuO
″となるので、カウント動作が停止する。
子14に与えられ、シフトレジスタの下端の2ビツトの
データをインバータ15で反転した値、ならびに1と0
の固定値を、ロードデータ入力端子1Gからを収り込丑
せる。例えばノフトレジスタの下端の2ピントの値が2
進数の10とすると、カウンタ13が取シ込んだ値は、
1010となる。下線を引いた値は固定値である。この
結果2の3乗の桁を出力する・’114子17の値が°
I IIとなるので、カウンタ13のエネーブル端子も
1”となシ、カウント動作がII1始され、その値が1
ずつ増加する。クロックが6発与えられると、上記のカ
ウンタ値が” oooo”となシェネープル端子がuO
″となるので、カウント動作が停止する。
この間、上記のエネーブル信号が6クロツクの期間“1
”なので、上記のバッファメモリ1やシフトレジスタ7
は6クロツク分のデータを送出し、シフトする。これに
より、下端の2ビツトのデータが2進数の”10Mであ
る符号語長6の符号がすべてシフトされ、次の符号がシ
フトレジスタ7に入る。
”なので、上記のバッファメモリ1やシフトレジスタ7
は6クロツク分のデータを送出し、シフトする。これに
より、下端の2ビツトのデータが2進数の”10Mであ
る符号語長6の符号がすべてシフトされ、次の符号がシ
フトレジスタ7に入る。
なお、以下の変形も本発明の範囲に含まれることは明ら
かである−0 (a) 符号語の上位2ビツトと符号語長との関係は、
式(1)の他に、任意の式で結ばれてよい。
かである−0 (a) 符号語の上位2ビツトと符号語長との関係は、
式(1)の他に、任意の式で結ばれてよい。
(b) 符号は、第2図に示す、長さで単位の準可変長
符号の他に、N単位の準可変長符号や通常の可変長符号
を用いてもよい。
符号の他に、N単位の準可変長符号や通常の可変長符号
を用いてもよい。
本発明によれば、符号語長にかかわらず、解読テーブル
の索表回数が1となるので、処理の高速化が図れる。
の索表回数が1となるので、処理の高速化が図れる。
第1図は従来の可変長符号解読方式の説明図、第2図は
本発明による符号語の一実施例、第3図は本発明の実施
例を示す解読回路のブロック図である。 1・・・バッファメモリ、2,8・・・データ入力端子
、3.5.10・・・クロック入力端子、4,9.18
・・・エネーブル入力端子、6・・・バッファメモリデ
ータ出力1喘子、7・・・シフトレジスタ、11・・・
ラッチ、12.14・・・ロード信号入力端子、13・
・・カウンタ、15・・・インバータ、16・・・ロー
ドデータ入力端子、17・・・2の3乗桁出力端子、1
9・・・解読テ゛も1図 (b、) r Z 図 第 3 図
本発明による符号語の一実施例、第3図は本発明の実施
例を示す解読回路のブロック図である。 1・・・バッファメモリ、2,8・・・データ入力端子
、3.5.10・・・クロック入力端子、4,9.18
・・・エネーブル入力端子、6・・・バッファメモリデ
ータ出力1喘子、7・・・シフトレジスタ、11・・・
ラッチ、12.14・・・ロード信号入力端子、13・
・・カウンタ、15・・・インバータ、16・・・ロー
ドデータ入力端子、17・・・2の3乗桁出力端子、1
9・・・解読テ゛も1図 (b、) r Z 図 第 3 図
Claims (1)
- 符号語長が、可変となる可変長符号化方式において、上
記の符号語のうちあらかじめ定められた位置に符号語長
を示す情報を含ませることを特徴とする符号化方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14101783A JPS6032437A (ja) | 1983-08-03 | 1983-08-03 | 符号化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14101783A JPS6032437A (ja) | 1983-08-03 | 1983-08-03 | 符号化方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6032437A true JPS6032437A (ja) | 1985-02-19 |
Family
ID=15282255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14101783A Pending JPS6032437A (ja) | 1983-08-03 | 1983-08-03 | 符号化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6032437A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237520A (ja) * | 1985-04-13 | 1986-10-22 | Canon Inc | データ処理装置 |
-
1983
- 1983-08-03 JP JP14101783A patent/JPS6032437A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237520A (ja) * | 1985-04-13 | 1986-10-22 | Canon Inc | データ処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4044347A (en) | Variable-length to fixed-length conversion of minimum-redundancy codes | |
JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
KR870008446A (ko) | 2진 데이타 압축·신장 처리 장치 | |
JPH0479421A (ja) | 可変長符号化装置および可変長復号化装置 | |
JPS6032437A (ja) | 符号化方式 | |
US4551706A (en) | Apparatus for decoding run-length encoded data | |
US4914616A (en) | Coded incrementer having minimal carry propagation delay | |
JP3190846B2 (ja) | バイナリカウンタの非同期読み出し回路 | |
JPH0255987B2 (ja) | ||
JPS6134166B2 (ja) | ||
JP3014999B2 (ja) | ハフマン復号化装置 | |
JPS60128722A (ja) | 可変長符号化復号化方式 | |
JPH0149072B2 (ja) | ||
JPH0427754B2 (ja) | ||
JPH0377708B2 (ja) | ||
JPH039661B2 (ja) | ||
SU1536511A1 (ru) | Устройство дл декодировани кодов с минимальной избыточностью | |
JPH01221918A (ja) | 可変長符号変換装置 | |
SU1130863A1 (ru) | Микропрограммное устройство управлени | |
JPS5917456B2 (ja) | バツフアメモリ書込み制御方式 | |
JPH0456492B2 (ja) | ||
JPH0779247B2 (ja) | デコ−ド回路 | |
JPS5829916B2 (ja) | ワイル符号復号化回路 | |
JPH053185B2 (ja) | ||
JPS6367055A (ja) | 符号規則違反検出回路 |