JPS6028275A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS6028275A
JPS6028275A JP13702583A JP13702583A JPS6028275A JP S6028275 A JPS6028275 A JP S6028275A JP 13702583 A JP13702583 A JP 13702583A JP 13702583 A JP13702583 A JP 13702583A JP S6028275 A JPS6028275 A JP S6028275A
Authority
JP
Japan
Prior art keywords
gate
source
gaas
wafer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13702583A
Other languages
English (en)
Inventor
Hiroaki Ishiuchi
石内 宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13702583A priority Critical patent/JPS6028275A/ja
Publication of JPS6028275A publication Critical patent/JPS6028275A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタ、とくにリセス構造のト
ランジスタに関し、例えはガリウムヒ素電界効果型トラ
ンジスタ(GaAs FgT)に代表されるトランジス
タの模造に関するものでるる。
GaAs k’ETはG aA s電子移動度が大きく
、既存のシリコンFETやバイポーラトランジスタ等に
比して、はるかに陥い周波数帯でも動作することから、
マイクロ波帯で使用する増幅素子としてマイクロ波通信
装置等に使用され、著しい発展を遂げてきている。
GaAs FBTの高性能化、特に低雑音化、高出力化
、扁利得化のためには、ゲート・ソース間の直列抵抗(
:Rs)や、ゲート・ンース問答it(Cgs)。
ゲート・ドレイン問答i(Cgd)の低減が非常に1要
で、例えばR8の低減をはかるために、高不純物饋度層
をオーミック電極下に設けてオーばツク電極のコンタク
ト抵抗を低減したシ、ゲート近傍を堀シ込んだ、いわゆ
るリセス構造を採用するといった様な努力がはられれて
きた。このリセス構造を採用した場合、そのリセス量を
例えば0.3μm程罠にすると、一般の低雑音GaAs
 FETでは、リセス構造をとらないでゲート・ソース
間のチャネル層厚が等しいブレーナ構造の場合と比べて
、Rsは1/3以下にまでも低減する事ができ、 Ga
AsITの高性能化に非常に効果的な手段となっている
ところで、とのリセス構造の形成は、一般にホトレジス
トや酸化膜等の絶縁膜をマスクにして、陽極酸化法ある
いはクミカルエッチ等を用いて行われ、その断面形状は
対称形となっている。このために、第1図で示す様な順
テーバJiilp状のリセス構造の場合には、Rsの低
減には非常に効果的で必るが、空乏ノーのドレイン側へ
の広がりにょるCgdの増大をまねく結果とをシ、利得
の向上が妨げられる欠点がある。また第2図に示す様な
逆テーバ形状のリセス構造の一合には、Cgdの増大防
止は可能であるが、順テーパリセス構造の場合と比べる
とR3が大きくなってしまう。この様に断面形状が対称
形のリセス構造の場合には、RsとCgdとをともに十
分に低減することは不可能でsb、いずれかを軸性にす
るといった欠点があった。
本発明は、上記欠点を取υ除き、Rs、Cgdともに十
分に低減し、低雑音・尚利得の性能をMするGaAs 
FET t−得るためのりセス構造を提供するものであ
る。
本発明はソース側が順テーバで、ドレイン側が逆テーパ
ー形状になるようなリセスを肩することを特徴とする。
本発明によれば、リセス形状がソース側で頑テーパ状で
めるためにGaAs活性層の薄い部分が少なく、Rsを
十分に小さくでき、一方ドレイン側のリセス形状が逆テ
ーバ状となっているために空乏層のドレイン側への広が
りが順テーバの一合よシおさえられて、Cgdの増大を
防止することがで注、低雑音、高利得な性能を得る事か
でさる。
不発E3Aは例えば第3図のような構造を射する電界効
果トランジスタによって代表される。以下に本発明の一
実施例を図面の参照してより詳細に説明する。第4図乃
至第9図tよその製造工程を追って示した各断面図であ
る。GaA sウェノ・−5にホトレジスト6を用いて
ゲート電極形成予定地7を開口したバターニングを行う
(第4図)。次に四塩化炭素(CCV)及び水素H2を
用いたドライエッチによl) GaAsを約0.15μ
rnエツチングする。この際に、ドライエッチ装置の陽
・陰の!極方向に対し、約20区の傾斜’z GaAs
ウェハーに与えて、GaAsエッチが約20度のテーバ
角をもって進行する様にする(第5図)。さらに、リン
酸:過酸化水素:水=4:1:90の混合比のエツチン
グ液にて約0.15μms GaAsウェハー5をエツ
チングし、所望のリセス形成が完了する(第6図)。
この後ゲートメタルとしてアルミニウム8を冥を蒸着法
によシ全面に被着する。この場合にもアルミニウム8が
リセスのテーパー角とは#念平行な方間から蒸着される
様に斜め蒸着を行う(第7図)。
リフトオフ法によシ有機溶剤を用いてホトレジストを除
去し、不要なメタルを除去する事によシゲート9の形成
が完了する←第8図)。次に、逆テーバ側にドレイン゛
電極を胆テーバf11jにソース蹴極を夫々形成する(
第9図)。
この様にして製作したGaAs FM’J’は、Rs。
’Cgdともに従来の対称形のリセス構造を有するもの
のそれと比散して十分に小さく、良好なi< F特性を
得る事ができた。
以上、本発明の実施例として特定な材料、特定な条汗下
で説明したが、本技術思想からも、これらに限定される
筈なく、広く、リセス構造を有する他の半導体装置にも
適用でれる事は言うまでもない。
【図面の簡単な説明】
第1図は順テーバリセス構造を有する従来のGaAs 
FJ4’f’の断面図。第2図は述テーバリセス構造を
有する従来のGaAs k’JAT (’)側面図。第
3図は本発明の−実り例に」:るリセス構造を有するG
aAs 1;”hTの断耐図、第4図はU a A S
 基板5上にホトレジスト6を用いてゲート形成予定地
7を開口するバターニングを行った後のGaAsウェハ
ーの断面図、第5図はドライエッチによシ斜めにGa 
A sをエツチングした後のGaAsウエーーーの断面
図、第6図はさらにりξカルエッチにより(jaAsを
エツチングし、リセス形成完了後のGaAs r)エバ
ーの断面図、ム↓7図は9府め蒸着によりゲートメタル
のアルミニウム8を全面被着後のGaAsウェハーの断
面図、第8図はリフトオフ法により、不安なアルεニウ
ムを除去してゲートg極8形成児了後のG a A、 
Sウェハーの断面図、第9図はソース・ドレイ/電極形
M、兄了俊のGaA Sウェー・−の断面図でめる。 1・・・・・・G a A s活性層、2・−・・・ゲ
ート電極、3・・・・・・ソース電極、4・・・・・・
ドレイン電極、訃・・・・・GaAs基板、6−・・・
・・ホトレジスト、7・・・・・・ゲート形成予定地、
8・・・・・・アルミニウム、9・・・・・・ゲート電
輪、10・・・・・・ドレイン電極、11・・・・・・
ソース電極。 第1図 第2図 第3図 を 拵4図 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1. ゲート部に相当する半導体基板に四部を有し、ここにゲ
    ート電極が形成された電界効果トランジスタにおいて、
    前記四部の断面形状がソース電極側が順テーパ、ドレイ
    ン電極側が逆テーノくであることを特徴とする亀界効来
    トランジスタ。
JP13702583A 1983-07-27 1983-07-27 電界効果トランジスタ Pending JPS6028275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13702583A JPS6028275A (ja) 1983-07-27 1983-07-27 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13702583A JPS6028275A (ja) 1983-07-27 1983-07-27 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6028275A true JPS6028275A (ja) 1985-02-13

Family

ID=15189078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13702583A Pending JPS6028275A (ja) 1983-07-27 1983-07-27 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS6028275A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147166A (ja) * 1984-01-10 1985-08-03 Mitsubishi Electric Corp ヒ化ガリウム電界効果トランジスタ
JPS6178172A (ja) * 1984-09-25 1986-04-21 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
US5548144A (en) * 1993-03-05 1996-08-20 Mitsubishi Denki Kabushiki Kaisha Recessed gate field effect transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147166A (ja) * 1984-01-10 1985-08-03 Mitsubishi Electric Corp ヒ化ガリウム電界効果トランジスタ
JPS6178172A (ja) * 1984-09-25 1986-04-21 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
US5548144A (en) * 1993-03-05 1996-08-20 Mitsubishi Denki Kabushiki Kaisha Recessed gate field effect transistor

Similar Documents

Publication Publication Date Title
EP0551110B1 (en) Compound semiconductor devices
JP2891204B2 (ja) 半導体装置の製造方法
JPH06224225A (ja) 電界効果半導体装置
JP3233207B2 (ja) 電界効果トランジスタの製造方法
JPH05121448A (ja) 化合物半導体装置及びその製造方法
JPH03194931A (ja) 半導体装置の製造方法
JPH05326563A (ja) 半導体装置
JPS6028275A (ja) 電界効果トランジスタ
JPS63174374A (ja) 電界効果型半導体装置の製造方法
JPS62115781A (ja) 電界効果トランジスタ
JPH0855861A (ja) 電界効果トランジスタ、及びその製造方法
JPS6159881A (ja) 半導体装置及び半導体装置の製造方法
JPS61168269A (ja) 接合ゲ−ト型電界効果トランジスタの製造方法
JPH02192172A (ja) 超伝導トランジスタ
JP2526492B2 (ja) 半導体装置の製造方法
JPS6239834B2 (ja)
JP3018662B2 (ja) 電界効果トランジスタの製造方法
JP2000058560A (ja) 電界効果トランジスタおよびその製造方法
JP2001308110A (ja) 半導体装置
JPS59136975A (ja) 半導体装置の製造方法
JPS62274675A (ja) 電界効果トランジスタの製造方法
JPS6258154B2 (ja)
JPS62190773A (ja) 電界効果トランジスタとその製造方法
JPS59224178A (ja) 電界効果トランジスタの製造方法
JPH0595004A (ja) 電界効果トランジスタの製造方法