JPS6028067B2 - Video tape recorder tape drive motor control circuit - Google Patents
Video tape recorder tape drive motor control circuitInfo
- Publication number
- JPS6028067B2 JPS6028067B2 JP55130086A JP13008680A JPS6028067B2 JP S6028067 B2 JPS6028067 B2 JP S6028067B2 JP 55130086 A JP55130086 A JP 55130086A JP 13008680 A JP13008680 A JP 13008680A JP S6028067 B2 JPS6028067 B2 JP S6028067B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- motor
- circuit
- loop system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/1808—Driving of both record carrier and head
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
本発明は、ビデオテープレコーダ(VTR)のキャプス
タンモータなどの制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit for a capstan motor or the like of a video tape recorder (VTR).
現在実用化されているVTRのほとんどは回転ヘッド形
であり、従って回転ヘッド駆動用のモ−夕と磁気テープ
を定速駆動させるためのキャプスタンモータを有し、回
転ヘッドの回転に位相同期してキャプスタンモータを制
御することによりビデオ信号の記録再生動作が行なわれ
るように構成されているものが多い。そこで、このよう
なキヤプスタンモータの回転位相を回転ヘッドの回転に
位相同期させるための制御回路としては、例えば第1図
に示すような回路が使用されていた。Most of the VTRs currently in practical use are of the rotary head type, and therefore have a motor for driving the rotary head and a capstan motor for driving the magnetic tape at a constant speed, and are synchronized in phase with the rotation of the rotary head. Many of them are configured so that recording and reproducing operations of video signals are performed by controlling a capstan motor. Therefore, as a control circuit for synchronizing the rotational phase of the capstan motor with the rotation of the rotary head, for example, a circuit as shown in FIG. 1 has been used.
図において、1は回転ヘッドから得られるヘッドタツク
信号などの基準信号aが供給される入力、2は位相比較
器、3は誤差電圧増幅器、4は加算器、5はモータ駆動
増幅器、6はキャプスタンモータ、7はタコメータ、8
は周波数弁別器、9は誤差電圧増幅器である。なお、夕
コメータ7は回転位相の検知が可能な形式、例えば所定
の回転位相ごとにパルスを発生するような形式のものを
使用する必要がある。次に動作について説明する。In the figure, 1 is an input to which a reference signal a such as a head tack signal obtained from a rotating head is supplied, 2 is a phase comparator, 3 is an error voltage amplifier, 4 is an adder, 5 is a motor drive amplifier, and 6 is a capstan. Motor, 7 is tachometer, 8
is a frequency discriminator, and 9 is an error voltage amplifier. Note that it is necessary to use a type of tachometer 7 that can detect the rotational phase, for example, one that generates a pulse at every predetermined rotational phase. Next, the operation will be explained.
モータ6が回転するとタコメータ7からモータ6の回転
速度と回転位相を表わすTACH信号dが取り出されて
周波数弁別器8に供給される。この結果、周波数弁別器
8からはモータ6の回転速度に比例した周波数誤差電圧
eが現われ、それが誤差電圧増幅器9、加算器4を介し
てモータ駆動増幅器5に供給され、モータ駆動電圧cが
取り出される。これにより速度制御ループ系Aが形成さ
れ、モ−夕6は一定の回転速度で駆動されるような制御
が掛ることになる。When the motor 6 rotates, a TACH signal d representing the rotational speed and rotational phase of the motor 6 is extracted from the tachometer 7 and supplied to the frequency discriminator 8 . As a result, a frequency error voltage e proportional to the rotation speed of the motor 6 appears from the frequency discriminator 8, which is supplied to the motor drive amplifier 5 via the error voltage amplifier 9 and the adder 4, and the motor drive voltage c is taken out. As a result, a speed control loop system A is formed, and the motor 6 is controlled to be driven at a constant rotational speed.
また、これと並行して、タコメータ7からのTACH信
号dは位相比較器2にも供給され、ヘッドタック信号な
どの基準信号aと位相比較されて位相誤差電圧bが取り
出される。Further, in parallel with this, the TACH signal d from the tachometer 7 is also supplied to the phase comparator 2, where the phase is compared with a reference signal a such as a head tack signal, and a phase error voltage b is extracted.
そしてこの位相誤差電圧bは誤差電圧増幅器3で増幅後
、加算器4、モータ駆動増幅器5を介してモータ駆動電
圧cに重畳される。この結果、位相制御ループ系Bが形
成され、キヤプスタンモータ6は基準信号aに対して位
相同期して回転するような制御が掛ることになる。After this phase error voltage b is amplified by an error voltage amplifier 3, it is superimposed on the motor drive voltage c via an adder 4 and a motor drive amplifier 5. As a result, a phase control loop system B is formed, and the capstan motor 6 is controlled to rotate in phase synchronization with the reference signal a.
従って、このようなモータ駆動回路を用いることにより
磁気テープを回転ヘッドの回転に対して所定の位相を保
って走行させることができ、ビデオ信号の記録や再生を
適確に行なうことができる。ところで、このようなキヤ
プスタンモータの制御回路に要求される特性としては、
定常回転状態における回転速度変動や回転位相変動など
の、いわゆるジッタが少ないことは勿論、起動時での立
上り、つまり起動後、定常回転速度に達して所定の回転
位相に引き込まれて安定するまでの時間、いわゆるロッ
クイン時間が極力短かくて済むような特性であることが
望ましい。Therefore, by using such a motor drive circuit, the magnetic tape can be run while maintaining a predetermined phase with respect to the rotation of the rotary head, and video signals can be recorded and reproduced accurately. By the way, the characteristics required for the control circuit of such a capstan motor are as follows:
It goes without saying that so-called jitter, such as rotational speed fluctuations and rotational phase fluctuations in a steady rotation state, is small, but also the rise at startup, that is, after startup, until the steady rotational speed is reached, the rotational phase is pulled into a predetermined rotational phase, and stabilization is achieved. It is desirable that the characteristics be such that the time, so-called lock-in time, is as short as possible.
ところで、このようなモータのループ制御系でロックイ
ン時間を短かくするためには、一般に位相制御ル−プ系
のゲインを上げてやればよい。By the way, in order to shorten the lock-in time in such a motor loop control system, it is generally necessary to increase the gain of the phase control loop system.
ところが定常回転状態でのジッタを抑圧して安定性を高
めるためには適当なゲインの上限値があり、それを超え
てゲインを上げるとかえってジツタが大きく現われてし
まう。従って、位相制御ループ系のゲインに関しては、
ロックイン時間の短縮とジツタの抑圧という面で相反し
た結果となってしまうため、従来はジッタ抑圧の見地か
ら位相制御ループ系のゲインを充分に上げることができ
ず、ロックィン時間が永くなって起動特性の良好なモー
夕の制御回路を得ることができないという欠点があった
。However, in order to suppress jitter in a steady rotation state and improve stability, there is a suitable upper limit value of the gain, and if the gain is increased beyond this value, jitter will appear even larger. Therefore, regarding the gain of the phase control loop system,
This results in contradictory results between shortening the lock-in time and suppressing jitter. Conventionally, it has not been possible to sufficiently increase the gain of the phase control loop system from the viewpoint of jitter suppression, resulting in a longer lock-in time and startup failure. The disadvantage is that it is not possible to obtain a motor control circuit with good characteristics.
本発明の目的は、上記した従来技術の欠点を除き、ジッ
タを増加させることなくロックィン時間を充分に短縮で
きてジッタの抑圧特性と起動特性が共に良好なVTRの
テープ駆動モータ制御回路を提供するにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a tape drive motor control circuit for a VTR that can sufficiently shorten lock-in time without increasing jitter and has good jitter suppression characteristics and start-up characteristics, while eliminating the drawbacks of the prior art described above. It is in.
この目的を達成するため、本発明は、モータ制御回路の
位相制御ループ系のゲインをモータ起動後所定時間だけ
切換えるようにした点を特徴とする。In order to achieve this object, the present invention is characterized in that the gain of the phase control loop system of the motor control circuit is switched only for a predetermined time after the motor is started.
以下、本発明によるVTRのテープ駆動モータ制御回路
の実施例を図面について説明する。Embodiments of a tape drive motor control circuit for a VTR according to the present invention will be described below with reference to the drawings.
第2図は本発明の一実施例で、入力1、誤差電圧増幅器
3,9、加算器4、モータ駆動増幅器5、キャブスタン
モータ6、タコメータ7、周波数弁別器8などは第1図
の従来例と同じである。/ 図において、10は起動指
令信号fの入力、11は第1のタイミングパルス発生器
、12は電子スイッチ回路、13は第2のタイミングパ
ルス発生器、14は増幅度切換回路である。起動指令信
号fはVTRが記録動作、再生動作などに操作されると
与えられる信号であり、第1のタイミングパルス発生器
11はこの信号fによりトリガされて所定の時間、例え
ばlsec間だけタイミングパルス信号gを発生する。FIG. 2 shows an embodiment of the present invention, in which the input 1, error voltage amplifiers 3 and 9, adder 4, motor drive amplifier 5, cab stan motor 6, tachometer 7, frequency discriminator 8, etc. are the same as those shown in FIG. Same as example. / In the figure, 10 is an input of the activation command signal f, 11 is a first timing pulse generator, 12 is an electronic switch circuit, 13 is a second timing pulse generator, and 14 is an amplification switching circuit. The start command signal f is a signal given when the VTR is operated for recording, playback, etc. The first timing pulse generator 11 is triggered by this signal f and generates timing pulses for a predetermined period of time, for example, lsec. Generates signal g.
そして、電子スイッチ回路12はタイミングパルス信号
gが供給されると○Nして位相比較器2からの位相誤差
電圧bをアースして0にしてしまう働きをする。また、
第2のタイミングパルス発生器13はタイミングパルス
信号gによってトリガされ、所定の時間、例えば本ec
間だけタイミングパルス信号hを発生する。そして、増
幅度切換回路14はタイミングパルス信号hが供v給さ
れている間だけ誤差電圧増幅器3の増幅度を所定の値、
例えば母Bだけ増加させ、誤差電圧増幅器9の増幅度を
所定値、例えば母旧だけ減少させる。なお、タイミング
パルス発生器11,13は例えば単安定マルチパイプレ
ータで構成し、電子スイッチ回路12はトランジスタ、
FETなどからなるスイッチ回路を用いればよく、さら
に増幅度切換回路14は適当な電子スイッチ回路により
誤差電圧増幅器3と9のバイアス電圧などを切換えるよ
うにして増幅度を切換えるようにした回路を用いればよ
い。When the electronic switch circuit 12 is supplied with the timing pulse signal g, the electronic switch circuit 12 performs a function of turning the phase error voltage b from the phase comparator 2 to zero by grounding it. Also,
The second timing pulse generator 13 is triggered by the timing pulse signal g and is activated for a predetermined period of time, e.g.
The timing pulse signal h is generated only during this period. Then, the amplification degree switching circuit 14 changes the amplification degree of the error voltage amplifier 3 to a predetermined value only while the timing pulse signal h is supplied.
For example, the amplification factor of the error voltage amplifier 9 is decreased by a predetermined value, for example, by the value of mother B. Note that the timing pulse generators 11 and 13 are composed of, for example, monostable multipipulators, and the electronic switch circuit 12 is composed of transistors,
A switch circuit consisting of a FET or the like may be used, and the amplification switching circuit 14 may be a circuit that switches the amplification by switching the bias voltage of the error voltage amplifiers 3 and 9 using a suitable electronic switch circuit. good.
次に第3図の波形図によって動作の説明をする。Next, the operation will be explained using the waveform diagram shown in FIG.
なお、第3図において、波形f〜h、それにbは第2図
の対応する部分の信号の波形を示し、波形G3は誤差電
圧増幅器3の増幅度、G9は誤差電圧増幅器9の増幅度
を表わしている。In addition, in FIG. 3, waveforms f to h and b indicate the waveforms of the signals in the corresponding portions of FIG. It represents.
また、信号f〜h‘まいずれも低レベルが動作状態であ
る。Further, all of the signals f to h' are in the operating state when they are at a low level.
いま、VTRが記録、再生などテープの駆動をキヤブス
タンによって行なうモード‘こ操作されたとすると、そ
の時点(スタート点)で起動指令信号fが低レベルに立
下る。Now, if the VTR is operated in a mode in which the tape is driven by the cabstan for recording, playback, etc., the starting command signal f falls to a low level at that point (starting point).
そこでタイミングパルス発生器11が信号fの立下りに
応じて立下るタイミングパルス信号gを発生する。Therefore, the timing pulse generator 11 generates a timing pulse signal g that falls in response to the fall of the signal f.
この結果、起動時からlsecの間だけ電子スイッチ回
路12は○Nし、位相比較器2の出力である位相誤差電
圧bをアースして強制的に0にする。As a result, the electronic switch circuit 12 is turned on for lsec from the time of startup, and the phase error voltage b, which is the output of the phase comparator 2, is grounded and forced to zero.
なお、位相比較器2は基準信号aとTACH信号dが位
相が一致したとき、即ちモータ6の回転位相が基準信号
aと同期したときに位相誤差電圧bが0になるタイプの
ものであるから、電子スイッチ回路12によって電圧b
を0にするということは位相差が0の状態に保つことを
意味する。起動後、lsecが経過すると、タイミング
パルス信号gが立上り電子スイッチ回路12がOFHこ
戻ると共にタイミングパルス発生器13がトリガされ、
タイミングパルス信号hが発生する。これによりG3に
示すように誤差電圧増幅器3の増幅度が&旧増加され、
位相制御ループ系Bのループゲインが約2倍に上げられ
る。一方、このとき電子スイッチ回路12はOFFに変
っているから、位相比較器2の出力には基準信号aとT
ACH信号dとの位相差に応じた位相誤差電圧bが現わ
れ、この電圧bが増加されたループゲインのもとでモー
タ6の位相制御を行なうので、ロックインに対して大き
な制御動作が与えられ、位相同期作用が強く働くことに
なる。さらに、このとき、誤差電圧増幅器9の増幅度は
G9で示すように紅B減少に切換えられている。Note that the phase comparator 2 is of a type in which the phase error voltage b becomes 0 when the phases of the reference signal a and the TACH signal d match, that is, when the rotational phase of the motor 6 is synchronized with the reference signal a. , the voltage b by the electronic switch circuit 12
Setting it to 0 means keeping the phase difference at 0. When lsec has elapsed after startup, the timing pulse signal g rises, the electronic switch circuit 12 returns to OFH, and the timing pulse generator 13 is triggered.
A timing pulse signal h is generated. As a result, the amplification degree of the error voltage amplifier 3 is increased as shown in G3,
The loop gain of phase control loop system B is approximately doubled. On the other hand, since the electronic switch circuit 12 is turned off at this time, the output of the phase comparator 2 is the reference signal a and T.
A phase error voltage b appears depending on the phase difference with the ACH signal d, and this voltage b controls the phase of the motor 6 under the increased loop gain, so a large control action is given to lock-in. , the phase synchronization effect will be strong. Furthermore, at this time, the amplification degree of the error voltage amplifier 9 is switched to decrease the red B as shown by G9.
これにより速度制御ループ系Aのループゲインは約約1
/2に下げられるから、モータ6に対する回転速度制御
の影響力は相対的に減少させられ、位相制御ループ系B
によるロックィン作用を充分支配的に働かすことができ
る。従って、タイミングパルス信号hが現われている公
ecの間に充分に位相同期が掛り、モータ9のロックィ
ンが完了することになる。As a result, the loop gain of speed control loop system A is approximately 1.
/2, the influence of the rotational speed control on the motor 6 is relatively reduced, and the phase control loop system B
The lock-in effect can be exerted sufficiently dominantly. Therefore, sufficient phase synchronization is achieved during the interval ec during which the timing pulse signal h appears, and the lock-in of the motor 9 is completed.
その後、タイミングパルス信号hが立上ると誤差電圧増
幅器3,9の増幅度は定常値に戻るから定常運転状態に
入ったときには位相制御ループ系Bのループゲインもジ
ッタ抑圧に最適な値に戻っていることになり、定常回転
状態における安定性を充分に確保することができる。After that, when the timing pulse signal h rises, the amplification degrees of the error voltage amplifiers 3 and 9 return to their steady values, so when the steady operation state is entered, the loop gain of the phase control loop system B also returns to the optimal value for jitter suppression. Therefore, stability in a steady rotation state can be sufficiently ensured.
なお、タイミングパルス発生器11と電子スイッチ回路
12を設け、モータの始動後lsec間は位相誤差電圧
bを位相差0に相当する電圧に固定しているのは、モー
タ6の回転速度が低い間は位相誤差電圧bの変動が大き
く、そのため、位相制御ループ系Bを働かせた場合には
かえって動作が不安定になってしまう恐れがあるからで
、本発明の実施例によれば、そのような恐れがなくなっ
て安定な動作を行なわせることができる。The reason why the timing pulse generator 11 and the electronic switch circuit 12 are provided and the phase error voltage b is fixed at a voltage corresponding to a phase difference of 0 for lsec after the motor starts is because the rotational speed of the motor 6 is low. This is because the fluctuation of the phase error voltage b is large, and therefore, when the phase control loop system B is activated, the operation may become unstable.According to the embodiment of the present invention, such a This eliminates fear and enables stable movement.
また、上記実施例では、第1と第3のタイミングパルス
発生器11,13を直列にしているが、起動指令信号f
が並列に供給されるようにしてもよい。Further, in the above embodiment, the first and third timing pulse generators 11 and 13 are connected in series, but the activation command signal f
may be supplied in parallel.
勿論、このときにはタイミングパルス発生器13の動作
時間を$ecにしなければ上記実施例と同じ動作にはな
らない。以上説明したように、本発明によれば、キャプ
スタンモータなどの制御回路において、起動後所定時間
の間は位相制御ループ系のループゲインが高くなってい
るから、極めて短時間でロックィンして定常回転状態に
もたらすことができると共に、定常回転状態になってか
らは位相制御ループ系のループゲインがジッタ抑圧に最
適な値に戻っているから、ジッ夕などの生じることのな
い安定な位相同期のもとで回転制御を行なわせ、正確な
テープ走行を可能にするので、従来技術の欠点を除いて
起動特性が良好で、しかもジッタなどが充分に抑圧され
てビデオ信号の記録再生特性が優れたVTRのテープ駆
動モータ制御回路を提供することができる。Of course, in this case, unless the operating time of the timing pulse generator 13 is set to $ec, the operation will not be the same as in the above embodiment. As explained above, according to the present invention, in a control circuit such as a capstan motor, the loop gain of the phase control loop system is high for a predetermined period of time after startup, so it locks in in an extremely short time and becomes steady. In addition, since the loop gain of the phase control loop system returns to the optimal value for jitter suppression after the steady rotation state is reached, it is possible to achieve stable phase synchronization without causing jitter. Rotation control is performed at the base of the tape to enable accurate tape running, so the startup characteristics are good, excluding the drawbacks of the conventional technology, and jitter etc. are sufficiently suppressed, resulting in excellent video signal recording and playback characteristics. A tape drive motor control circuit for a VTR can be provided.
第1図はモータ制御回路の従来例を示す回路図、第2図
は本発明によるVTRのテープ駆動モータ制御回路の−
実施例を示す回路図、第3図はその動作説明用の波形図
である。
11,13・・・・・・タイミングパルス発生器、12
・…・・電子スイッチ回路、14…・・・増幅度切換回
路。
第1図
第2図
第3図FIG. 1 is a circuit diagram showing a conventional example of a motor control circuit, and FIG. 2 is a circuit diagram of a tape drive motor control circuit for a VTR according to the present invention.
A circuit diagram showing an embodiment, and FIG. 3 is a waveform diagram for explaining its operation. 11, 13... Timing pulse generator, 12
...Electronic switch circuit, 14...Amplification degree switching circuit. Figure 1 Figure 2 Figure 3
Claims (1)
系を有するテープレコーダのテープ駆動モータ制御回路
において、上記モータの起動信号を入力とする第1と第
2のタイミング回路と、これら第1と第2のタイミング
回路の出力により動作する第1と第2の切換回路とを設
け、該第1の切換回路により上記位相制御ループ系にお
ける位相誤差信号をモータ起動時から所定時間、位相差
ゼロに相当する信号電圧に保つと共に、上記第2の切換
回路により上記位相制御ループ系のループゲインを定常
時のループゲインから所定値だけ増加させると共に、上
記速度制御ループ系のループゲインを定常時のループゲ
インから所定値だけ減少させるように構成したことを特
徴とするビデオテープレコーダのテープ駆動モータ制御
回路。1. In a tape drive motor control circuit for a tape recorder having a phase control loop system and a speed control loop system based on a reference signal, first and second timing circuits that receive the motor activation signal as input, and these first and second timing circuits. first and second switching circuits operated by the output of the timing circuit are provided, and the first switching circuit changes the phase error signal in the phase control loop system so that the phase difference corresponds to zero for a predetermined period of time from the start of the motor. While maintaining the signal voltage, the second switching circuit increases the loop gain of the phase control loop system by a predetermined value from the loop gain in the steady state, and increases the loop gain of the speed control loop system from the loop gain in the steady state. 1. A tape drive motor control circuit for a video tape recorder, characterized in that the circuit is configured to reduce the voltage by a predetermined value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55130086A JPS6028067B2 (en) | 1980-09-20 | 1980-09-20 | Video tape recorder tape drive motor control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55130086A JPS6028067B2 (en) | 1980-09-20 | 1980-09-20 | Video tape recorder tape drive motor control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5764354A JPS5764354A (en) | 1982-04-19 |
JPS6028067B2 true JPS6028067B2 (en) | 1985-07-02 |
Family
ID=15025633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55130086A Expired JPS6028067B2 (en) | 1980-09-20 | 1980-09-20 | Video tape recorder tape drive motor control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6028067B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328386Y2 (en) * | 1986-05-22 | 1991-06-18 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58103885A (en) * | 1981-12-15 | 1983-06-21 | Canon Inc | Controlling method for rotor |
JPS58190293A (en) * | 1982-04-26 | 1983-11-07 | Sanyo Electric Co Ltd | Speed control circuit for motor |
JPS59200589A (en) * | 1983-04-26 | 1984-11-13 | Mitsumi Electric Co Ltd | Magnetic video recording and reproducing device |
JPH057830Y2 (en) * | 1985-10-02 | 1993-02-26 | ||
JPH04193086A (en) * | 1990-11-26 | 1992-07-13 | Mitsubishi Electric Corp | Motor controller |
-
1980
- 1980-09-20 JP JP55130086A patent/JPS6028067B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328386Y2 (en) * | 1986-05-22 | 1991-06-18 |
Also Published As
Publication number | Publication date |
---|---|
JPS5764354A (en) | 1982-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781688A (en) | Method and apparatus for reproducing a compressed digital video signal at multiple speed | |
JPS6028067B2 (en) | Video tape recorder tape drive motor control circuit | |
JPH0642731B2 (en) | High-speed playback device for video tape recorders | |
JP3270908B2 (en) | Motor control device and method | |
US4902946A (en) | Software servo for a rotary head drum of VTR | |
US4496998A (en) | Video tape recorder with delayed control signal recording upon restart | |
JPH0544908Y2 (en) | ||
US6282048B1 (en) | Tracking control method and apparatus for controlling capstan motor speed | |
KR930005149Y1 (en) | Head track automatic control circuit for vcr | |
JPH0719413B2 (en) | Auto tracking device | |
JPH0341022B2 (en) | ||
JPH0519863Y2 (en) | ||
JPH0312382B2 (en) | ||
KR200262019Y1 (en) | Circuit for controling capstan phase of a time lapse video cassette recorder | |
JPS5919964Y2 (en) | Motor servo circuit | |
JPS581882Y2 (en) | servo circuit | |
JP3442313B2 (en) | Magnetic recording / reproducing device | |
JPS5823661B2 (en) | VTR servo circuit | |
JPS60167125A (en) | Tape recorder | |
JPH0937581A (en) | Motor control equipment and magnetic recording and reproducing device using the same | |
JPH0127501B2 (en) | ||
JPS5826564B2 (en) | Kaitentainokaitenisouseigyosouchi | |
JPS6014420B2 (en) | Recording/playback device | |
JPS61175952A (en) | Video tape recorder | |
JPH0828015B2 (en) | Magnetic recording / reproducing device |