JPS6027475B2 - Time division digital communication device - Google Patents

Description

【発明の詳細な説明】 本発明は音声のディジタル通話装置あるいはデータ通信
装置など通信をディジタル信号によって行なう時分割デ
ィジタル通信装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time division digital communication device, such as a voice digital communication device or a data communication device, which performs communication using digital signals.

時分割ディジタル通信装置は通信路を多重使用して通信
を行なうが、従来のディジタル通信装置では送信側加入
者と受信側加入者とでは異なる時間を割り当てている（
以下この割り当てられた時間をタイムスロットと称す）
。従って、従来の通信装置では同一共通線を用いた双方
向の通信に対し２タイムスロットを必要とするため、通
信の多重度は共通線の多重度の１′２となる欠点がある
。本発明の目的は複数のグループに分割された加入者回
路の通信装置において同一共通線を用いた双方向の通信
に対し１タイムスロットのみを使用し通信多重度を共通
線の多重度と等しくしなおかつグループ間の通信も可能
とする時分割ディジタル通信装置を提供することにある
。本発明の装置は、複数のグループに加入者回路が分割
された通信装置において、各グループに対応して設けら
れた入力端子及び出力端子を有する共通線回路と、各グ
ループに設けられたグループ内の加入者回路の共通線側
出力端子の各々につながれた複数の入力端子と複数の第
１の排他論理和回路とを有し、前記入力端子の各々を前
記複数の第１の排他論理和回路の一方の入力端子に接続
すると共に前記複数の第１の排他論理和回路を最終段が
１個の第１の排他論理和回路となるように多段接続し前
記最終段の第１の排他論理和回路の出力端子を出力端子
とするように構成され前記出力端子が前記共通線回路の
入力端子に接続された論理回路と、同じく各グループに
設けられ前記論理回路の出力端子に一方の入力端子がつ
ながれ前記共通線回路の出力端子に他方の入力端子がつ
ながれた第２の排他論理和回路と、前記第２の排他論理
和回路の出力端子と前記加入者回路の共通線側入力端子
全てとをつなぐ共通線と、各加入者回路に設けられ加入
者回路自身の送信ディジタル信号と前記共通線より分配
されるディジタル信号とを入力され出力信号を加入者側
に送出する第３の排他論理和回路とから構成されている
。Time-division digital communication equipment uses multiplexed communication channels to perform communications, but in conventional digital communication equipment, different times are allocated to the sending subscriber and the receiving subscriber (
(Hereinafter, this allocated time will be referred to as a time slot)
. Therefore, since the conventional communication device requires two time slots for bidirectional communication using the same common line, the multiplicity of communication is 1'2 of the multiplicity of the common line. An object of the present invention is to use only one time slot for bidirectional communication using the same common line in a communication device of a subscriber circuit divided into a plurality of groups, and to make the communication multiplicity equal to the multiplicity of the common line. Furthermore, it is an object of the present invention to provide a time division digital communication device that also enables communication between groups. The device of the present invention is a communication device in which a subscriber circuit is divided into a plurality of groups, and includes a common line circuit having an input terminal and an output terminal provided corresponding to each group, and a common line circuit provided in each group having an input terminal and an output terminal. has a plurality of input terminals and a plurality of first exclusive OR circuits connected to each of the common line side output terminals of the subscriber circuit, and each of the input terminals is connected to the plurality of first exclusive OR circuits. and the plurality of first exclusive OR circuits are connected in multiple stages such that the final stage is one first exclusive OR circuit, and the first exclusive OR circuit of the final stage is connected to one input terminal of the a logic circuit configured to use an output terminal of the circuit as an output terminal, the output terminal of which is connected to the input terminal of the common line circuit; a second exclusive OR circuit whose other input terminal is connected to the output terminal of the common line circuit; and an output terminal of the second exclusive OR circuit and all common line side input terminals of the subscriber circuit. a common line connecting the subscriber circuit, and a third exclusive OR circuit provided in each subscriber circuit, which receives the subscriber circuit's own transmission digital signal and the digital signal distributed from the common line and sends an output signal to the subscriber side. It is composed of.

また、本発明の装置は、複数のグループに加入者回路が
分割された通信装置において、各グループに対応して設
けられた入力端子及び出力端子を有する共通線回路と、
各グループに設けられグループ内の加入者回路の共通線
側出力端子の各々及び前記共通線回路の出力端子につな
がれた複数の入力端子と複数の第１の排他論理和回路と
を有し前記入力端子の各々を前記複数の第１の排他論理
和回路の一つの入力端子に接続すると共に前記複数の第
１の排他論理和回路を最終段が１個の第１の排他論理和
回路となるように多段接続し前記最終段の第１の排他論
理和回路の出力端子を出力端子とするように構成された
論理回路と、同じく各グループに設けられ前記論理回路
の出力端子に一方の入力端子がつながれ前記共通線回路
の前記出力端子に他方の入力端子がつながれ出力端子が
前記の共通線回路の入力端子につながれた第２の排他論
理和回路と、前記論理回路の出力端子と前記加入者回路
の共通線側入力端子全てとをつなぐ共通線と、各加入者
回路に設けられ加入者回路自身の送信ディジタル信号と
前記共通線より分配されるディジタル信号とを入力され
出力信号を加入者側に送出する第３の排他論理和回路と
から構成されている。次に図面を参照して本発明を詳細
に説明する。The device of the present invention also provides a communication device in which a subscriber circuit is divided into a plurality of groups, including a common line circuit having an input terminal and an output terminal provided corresponding to each group;
a plurality of input terminals provided in each group and connected to each of the common line side output terminals of subscriber circuits in the group and an output terminal of the common line circuit; and a plurality of first exclusive OR circuits; Each of the terminals is connected to one input terminal of the plurality of first exclusive OR circuits, and the plurality of first exclusive OR circuits are configured such that the final stage is one first exclusive OR circuit. a logic circuit connected in multiple stages and configured to have the output terminal of the first exclusive OR circuit in the final stage as the output terminal; a second exclusive OR circuit whose other input terminal is connected to the output terminal of the common line circuit and whose output terminal is connected to the input terminal of the common line circuit; an output terminal of the logic circuit and the subscriber circuit; A common line that connects all the common line side input terminals of the subscriber circuit and a common line provided in each subscriber circuit to receive the subscriber circuit's own transmission digital signal and the digital signal distributed from the common line, and send the output signal to the subscriber side. and a third exclusive OR circuit for sending out data. Next, the present invention will be explained in detail with reference to the drawings.

第１図は本発明の第１の実施例を示すブロック図である
。第１図において、本装置は加入者回路と排他論理和回
路とから構成される３つのグループ１，２及び３と、こ
れらグループに対応して入力端子１３，１４，１５及び
出力端子１６，１７，１８を有する共通線回路１９とか
ら構成されている。FIG. 1 is a block diagram showing a first embodiment of the present invention. In FIG. 1, this device has three groups 1, 2, and 3 consisting of subscriber circuits and exclusive OR circuits, and input terminals 13, 14, 15 and output terminals 16, 17 corresponding to these groups. , 18.

グループ１は加入者回路４，５，６及び７と、これら加
入者回路の出力端子にそれぞれ２つの入力端子がつなが
れた排他論理和回路８及び９と排他論理和回路８及び９
の出力端子に２つの入力端子がつながれた出力端子が共
通線回路１９の入力端子１３につながれた排他論理和回
路１０とから構成される論理回路と、排他論理和回路１
０の出力端子に一方の入力端子がつながれ共通線回路１
９の出力端子１６に他方の入力端子がつながれた排他論
理和回路１１と、排他論理和回路１１の出力端子と加入
者回路４，５，６及び７の入力端子全てとをつなぐ共通
線１２とから構成されている。グループ２及び３もグル
ープ１と同一の構成を有する。なお、ここで述べる加入
者回路とは音声のディジタル通話装置においては加入者
からの２線信号が４線信号に変換し帯城制限しアナログ
ーディジタル変換を行ない得られたディジタル信号を出
力するとともにディジタル信号を入力されディジタルー
アナログ変換を行ない得られたアナログ信号を復調再生
して２線信号に変換して加入者に送出する回路あるいは
データ通信装置においては送信側加入者端末装置からの
データ信号をディジタル信号に変換し（例えば、標本化
によりディジタル符号への変換を行ない）出力するとと
もに、ディジタル信号を入力され前記変換の逆変換を行
ないデータ信号に再生して受信加入者端末に送出する回
路など、各加入者に設けられた時分割でディジタル信号
の入力及び出力を行なう回路を意味する。Group 1 consists of subscriber circuits 4, 5, 6 and 7, exclusive OR circuits 8 and 9 each having two input terminals connected to the output terminals of these subscriber circuits, and exclusive OR circuits 8 and 9.
an exclusive OR circuit 10 whose output terminal is connected to an input terminal 13 of a common line circuit 19;
One input terminal is connected to the output terminal of 0, and common line circuit 1
9, and a common line 12 connecting the output terminal of the exclusive OR circuit 11 and all the input terminals of the subscriber circuits 4, 5, 6, and 7. It consists of Groups 2 and 3 also have the same configuration as group 1. The subscriber circuit described here is a circuit that converts a 2-wire signal from a subscriber into a 4-wire signal in a voice digital communication device, limits the bandwidth, performs analog-to-digital conversion, and outputs the resulting digital signal. In a circuit that receives a digital signal, performs digital-to-analog conversion, demodulates and reproduces the resulting analog signal, converts it into a two-wire signal, and sends it to the subscriber, or in a data communication device, the data signal from the transmitting subscriber terminal device. A circuit that converts the digital signal into a digital signal (for example, converts it into a digital code by sampling) and outputs it, and also receives the digital signal, performs the inverse conversion of the above conversion, regenerates it into a data signal, and sends it to the receiving subscriber terminal. This means a circuit provided to each subscriber that inputs and outputs digital signals in a time-sharing manner.

第２図は本発明に用いる加入者回路を示す図である。FIG. 2 is a diagram showing a subscriber circuit used in the present invention.

第２図において、加入者回路２３は、出力端子３０と入
力端子３１とを有し、変復調回路２４と、変復調回路２
４の出力端子に一方の入力端子がつながれ出力端子３０
‘こ出力端子がつながれた送信ゲート２６と、入力端子
３１に一方の入力端子がつながれた受信ゲート２７と、
変復調回路２４の出力端子に一方の入力端子がつながれ
受信ゲート２７の出力端子に他方の入力端子がつながれ
変復調回路２４の入力端子に出力端子がつながれた排他
論理和回路２５とから構成されている。In FIG. 2, the subscriber circuit 23 has an output terminal 30 and an input terminal 31, a modulation/demodulation circuit 24, and a modulation/demodulation circuit 2.
One input terminal is connected to the output terminal of 4, and the output terminal 30
'A transmitting gate 26 to which this output terminal is connected, a receiving gate 27 to which one input terminal is connected to the input terminal 31,
The exclusive OR circuit 25 has one input terminal connected to the output terminal of the modulation/demodulation circuit 24, the other input terminal connected to the output terminal of the receiving gate 27, and an output terminal connected to the input terminal of the modulation/demodulation circuit 24.

第３図は本発明に用いる共通線回路の１例を示す図であ
る。第３図において、共通線回路３２は入力端子３３，
３４及び３５と出力端子３６，３７及び３８とを有し、
複数のメモリセルを有する記憶装置３９及び４０と、記
憶装置３９及び４０の制御回路４１及び４２と、前記記
憶装置３９及び４０の入力部と入力端子３３，３４及び
３５とを接競し記憶装置３９及び４０の出力部と出力端
子３６，３７及び３８とを接続するゲート４３，４４，
４５及び４６などのゲート群とから構成されている。ま
ず、本発明の第１の実施例を同一グループ内の加入者回
路間、例えば、加入者回路４及び６の間の通信を例に説
明する。FIG. 3 is a diagram showing an example of a common line circuit used in the present invention. In FIG. 3, the common line circuit 32 has input terminals 33,
34 and 35 and output terminals 36, 37 and 38,
The storage devices 39 and 40 having a plurality of memory cells, the control circuits 41 and 42 of the storage devices 39 and 40, and the input terminals 33, 34 and 35 of the storage devices 39 and 40 are connected to each other. Gates 43, 44, which connect the output parts of 39 and 40 and the output terminals 36, 37, and 38;
It is composed of gate groups such as 45 and 46. First, a first embodiment of the present invention will be described using communication between subscriber circuits in the same group, for example, between subscriber circuits 4 and 6 as an example.

加入者回路４及び６は自己の送信信号をそれぞれディジ
タル信号Ａ及びＢに変換してそれぞれの変復調回路２４
の出力端子に出力する。これら加入者回路４及び６はそ
れぞれの受信ゲート２６の一つの入力端子２８にゲート
信号を加えタイムスロットＴで各ゲートを開きそれぞれ
の出力端子３０に出力する。このとき、グループ１の他
の加入者回路５，７は送信ゲート２６を閉じているので
、それぞれの出力端子３０の論理レベルは“０”である
。従って、タイムスロットＴで排他論理和回路８及び９
の出力ディジタル信号はそれぞれＡ及びＢとなり、排他
論理和回路１０の出力ディジタル信号ＣはＡ由Ｂ（＝Ａ
・Ｂ＋Ａ・Ｂ）となる。グループ内通信のときは共通線
回路１９の出力端子１６には、ディジタル信号を出力せ
ず、その論理レベルを“０”にする。従って、排他論理
和回路１１の２つの入力端子のうち前記出力端子１６に
つながれた入力端子の論理レベルは“０”他方の入力端
子の信号は前記ディジタル信号Ｃとなるので、排他論理
回路１１の出力信号は、前記ディジタル信号Ｃとからな
り、共通線１２を介して各加入者回路へ分配される。加
入者回路４及び６は、それぞれの受信ゲート２７の一つ
の入力端子２９にゲート信号を加え、前記タイムスロッ
トＴで各ゲートを開き、前記ディジタル信号を入力する
。加入者回路４においては、自己のディジタル信号Ａ及
び前記ディジタル信号Ｃが第２図の排他論理和回路２５
に入力され、論理操作によって、加入者回路６の送信デ
ィジタル信号Ｂ（＝Ａ由Ｃ）が復元される。一方、同様
にして加入者回路６においても加入者回路４の送信ディ
ジタル信号Ａが復元される。次に、本発明の第１の実施
例を異なるグループの加入者回路間、例えば、加入者回
路４及び２０の間の通信を例に説明する。グループ内通
信の場合と同じ方法によって加入者回路４の送信ディジ
タル信号ＡはタイムスロットＴ，で排他論理和回路８の
一方の入力端子に入力される。このとき、グループーの
他の加入者回路５，６及び７は送信ゲート２６を閉じて
いるので、その出力端子３０の論理レベルは“０”であ
る。従って、排他論理和回路１０の出力端子にはディジ
タル信号Ａが出力される。このディジタル信号Ａは排他
論理和回路１１の一方の入力端子に入力されるとともに
共通線回路１９の入力端子１３に入力される。同様に、
加入者回路２０の送信ディジタル信号Ｂは、前記タイム
スロットＴ，とは独立に選択されたタイムスロットＬで
、排他論理和回路２１の出力端子に出力され、排他論理
和回路２２の一方の入力端子に入力されると共に、共通
線回路１９の入力端子１４に入力される。共通線回路１
９の入力端子１３、即ち、第３図の共通線回路３２の入
力端子３３に入力された前記ディジタル信号Ａは、タイ
ムス。ットＴ，でゲート４３を開くことにより記憶装置
３９の割り当てられたメモリセルに書きこまれる。同様
にして、前記ディジタル信号Ｂは、前記タイムスロット
Ｌでゲート４４を開くことにより記憶装置４０の割り当
てられたメモリセルに書きこまれる。タイムスロットＬ
で記憶装置４０に書きこまれたディジタル信号Ｂは、制
御回路４２の制御によりタイムスロットＴ，で読み出さ
れ、ゲート４５を開くことにより出力端子３６、即ち、
第１図の共通線回路１９の出力端子１６に出力され、更
に、排他論理和回路１１の一つの入力端子に入力される
。このようにして、タイムスロットＴ，で排他論理和回
路１ １は２つのディジタル信号Ａ及びＢを入力し、デ
ィジタル信号Ｃ＝Ａ由Ｂ（＝Ａ・８十Ａ・Ｂ）を出力さ
れる。一方、タイムスロットＴ，で記憶装置３９に書き
込まれたディジタル信号Ａは、制御回路４１の制御によ
りタイムスロットＴ２で読みだされゲート４６を開くこ
とにより出力端子３７、即ち、第１図の共通線回路１９
の出力端子１７に出力される。以下同様にして、ディジ
タル信号Ｃ＝Ａ■Ｂが排他論理和回路２２の出力端子に
出力される。以下、グループ内通信の場合と同じ方法に
よって加入者回路４及び２０において、それぞれの相手
加入者回路の送信ディジタル信号が復元される。第４図
は本発明の第２の実施例を示すブロック図である。Subscriber circuits 4 and 6 convert their own transmission signals into digital signals A and B, respectively, and send them to respective modulation/demodulation circuits 24.
output to the output terminal. These subscriber circuits 4 and 6 apply a gating signal to one input terminal 28 of each receiving gate 26, opening each gate at time slot T and outputting to a respective output terminal 30. At this time, since the other subscriber circuits 5 and 7 of group 1 close their transmission gates 26, the logic level of their respective output terminals 30 is "0". Therefore, at time slot T, exclusive OR circuits 8 and 9
The output digital signals of are A and B, respectively, and the output digital signal C of the exclusive OR circuit 10 is A from B (=A
・B+A・B). During intra-group communication, no digital signal is output to the output terminal 16 of the common line circuit 19, and its logic level is set to "0". Therefore, among the two input terminals of the exclusive OR circuit 11, the logic level of the input terminal connected to the output terminal 16 is "0", and the signal at the other input terminal becomes the digital signal C, so that The output signal consists of the digital signal C and is distributed to each subscriber circuit via the common line 12. The subscriber circuits 4 and 6 apply a gating signal to one input terminal 29 of each receiving gate 27, opening each gate at said time slot T and inputting said digital signal. In the subscriber circuit 4, its own digital signal A and the digital signal C are sent to the exclusive OR circuit 25 in FIG.
The transmitted digital signal B (=A to C) of the subscriber circuit 6 is restored by logic operation. On the other hand, the transmitted digital signal A of the subscriber circuit 4 is similarly restored in the subscriber circuit 6 as well. Next, a first embodiment of the present invention will be described using communication between different groups of subscriber circuits, for example, between subscriber circuits 4 and 20 as an example. In the same manner as in the intra-group communication, the transmitted digital signal A of the subscriber circuit 4 is input to one input terminal of the exclusive OR circuit 8 at time slot T. At this time, since the other subscriber circuits 5, 6 and 7 of the group have closed their transmission gates 26, the logic level of their output terminals 30 is "0". Therefore, the digital signal A is output to the output terminal of the exclusive OR circuit 10. This digital signal A is input to one input terminal of the exclusive OR circuit 11 and is also input to the input terminal 13 of the common line circuit 19. Similarly,
The transmitted digital signal B of the subscriber circuit 20 is output to the output terminal of the exclusive OR circuit 21 in a time slot L selected independently of the time slot T, and is output to one input terminal of the exclusive OR circuit 22. It is also input to the input terminal 14 of the common line circuit 19. Common line circuit 1
9, that is, the input terminal 33 of the common line circuit 32 in FIG. The data is written into the assigned memory cell of the storage device 39 by opening the gate 43 at the gate T. Similarly, the digital signal B is written to the assigned memory cell of the storage device 40 by opening the gate 44 in the time slot L. time slot L
The digital signal B written in the storage device 40 is read out at the time slot T under the control of the control circuit 42, and is read out at the output terminal 36 by opening the gate 45.
The signal is outputted to the output terminal 16 of the common line circuit 19 in FIG. 1, and further inputted to one input terminal of the exclusive OR circuit 11. In this way, at time slot T, the exclusive OR circuit 11 inputs two digital signals A and B, and outputs a digital signal C=A from B (=A·80A·B). On the other hand, the digital signal A written in the storage device 39 in the time slot T is read out in the time slot T2 under the control of the control circuit 41, and is output to the output terminal 37 by opening the gate 46, that is, the common line in FIG. circuit 19
It is output to the output terminal 17 of. Thereafter, the digital signal C=A*B is outputted to the output terminal of the exclusive OR circuit 22 in the same manner. Thereafter, in the subscriber circuits 4 and 20, the transmitted digital signals of the respective partner subscriber circuits are restored in the same manner as in the case of intra-group communication. FIG. 4 is a block diagram showing a second embodiment of the present invention.

第４図において、本装置は、加入者回路と排他論理和回
路とから構成される３つのグループ４７，４８及び４９
と、これらグループに対応した入力端子６４，６５，６
６及び出力端子６７，６８，６９を有する共通線回路７
０とから構成されている。グループ４７は加入者回路５
０，５１，５２及び５３と、これら加入者回路の出力端
子にそれぞれ２つの入力端子をつながれた排他論理和回
路５４及び５６と、排他論理和回路５５の出力端子に一
方の入力端子がつながれた共通線回路７０の出力端子６
７に他方の入力端子がつながれた排他論理和回路５６と
、排他論理和回路５４の出力端子に一方の入力端子がつ
ながれ排他論理和回路５６の出力端子に他方の入力端子
がつながれた排他論理和回路５７とから構成される論理
回路と、排他論理和回路５７の出力端子に一方の入力端
子がつながれ前記出力端子６７に他方の入力端子がつな
がれ出力端子が共通線回路７０の入力端子６４につなが
れた今一つの排他論理和回路５８と、排他論理和回路５
７の出力端子と加入者回路５０，５１，５２及び５３の
入力端子全てとをつなぐ共通線５９とから構成されてい
る。グループ４８及び４９もグループ４７と同一の構成
を有する。本発明の第２の実施例を加入者回路間の通信
を例に説明する。In FIG. 4, the device includes three groups 47, 48 and 49 consisting of subscriber circuits and exclusive OR circuits.
and input terminals 64, 65, 6 corresponding to these groups.
6 and a common line circuit 7 having output terminals 67, 68, 69
It is composed of 0. Group 47 is subscriber circuit 5
0, 51, 52, and 53, exclusive OR circuits 54 and 56 each having two input terminals connected to the output terminals of these subscriber circuits, and one input terminal connected to the output terminal of the exclusive OR circuit 55. Output terminal 6 of common line circuit 70
an exclusive OR circuit 56 whose other input terminal is connected to 7; and an exclusive OR circuit whose one input terminal is connected to the output terminal of the exclusive OR circuit 54 and whose other input terminal is connected to the output terminal of the exclusive OR circuit 56. One input terminal is connected to the output terminal of the exclusive OR circuit 57, the other input terminal is connected to the output terminal 67, and the output terminal is connected to the input terminal 64 of the common line circuit 70. One exclusive OR circuit 58 and one exclusive OR circuit 5
7 and a common line 59 connecting all the input terminals of subscriber circuits 50, 51, 52 and 53. Groups 48 and 49 also have the same configuration as group 47. A second embodiment of the present invention will be explained using communication between subscriber circuits as an example.

同一グループ内、例えば、グループ４７の加入者回路間
の通信は、この通信が行なわれるタイムスロットで共通
線回路７０の出力端子６７の論理レベルを“０”にする
ことにより本発明の第１の実施例と同じ方法によって行
なうことができる。次に本発明の第２の実施例をグルー
プの異なる加入者回路間、例えば、グループ４７の加入
者回路５０とグループ４８の加入者回路６０との間の通
信を例に説明する。Communication between subscriber circuits within the same group, for example, group 47, is carried out according to the first aspect of the present invention by setting the logic level of the output terminal 67 of the common line circuit 70 to "0" in the time slot in which this communication is performed. This can be done by the same method as in the example. Next, a second embodiment of the present invention will be explained using an example of communication between subscriber circuits of different groups, for example, between subscriber circuit 50 of group 47 and subscriber circuit 60 of group 48.

グループ４７においては加入者回路５０の送信ディジタ
ル信号ＡはタイムスロットＴ，で排他論理和回路５４を
介して排他論理和回路５７の一方の入力端子に至る。一
方、加入者回路６０の送信ディジタル信号Ｂは後述する
経過により共通線回路７０の出力端子６７より送出され
、排他論理和回路５６を介して排他論理和回路５７の他
方の入力端子に至ると共に排他論理和回路５８の一方の
入力端子に至る。排他論理和回路５７は前記ディジタル
信号Ａ及びＢを入力され、ディジタル信号Ｃ（＝Ａ■Ｂ
）を出する。このディジタル信号Ｃは排他論理和回路５
８の他方の入力端子に入力されるとともに、共通線５９
を介して加入者回路５川こ分配される。排他論理和回路
５８は前記ディジタル信号Ｂ及びＣを入力され加入者回
路４７の送信ディジタル信号Ａ（＝Ｂ■Ｃ）を復元して
前記タイムスロットＴ，でｑ氏通線回路７０の入力端子
６４に出力する。同様に、グループ４８においても前記
タイムスロットＴ，と独立に選択されたタイムスロット
Ｔ２において排他論理和回路６１の出力ディジタル信号
Ｃ（＝Ａ由Ｂ）が共通線６３を介して加入者回路６０‘
こ分配されると共に排他論理和回路６２によって復元さ
れたディジタル信号Ｂが共通線回路７０の入力端子６５
に送出される。加入者回路５０及び６０‘こおいては前
記ディジタル信号Ｃが前記タイムスロットＴ，及びＴ２
で受信され、第１の実施例と同じ方法によって相手加入
者回路の送信ディジタル信号が復元される。第５図は本
発明の第１の実施例に用いる論理回路の別の例を示す図
である。In group 47, the transmitted digital signal A of subscriber circuit 50 reaches one input terminal of exclusive OR circuit 57 via exclusive OR circuit 54 at time slot T. On the other hand, the transmission digital signal B of the subscriber circuit 60 is sent out from the output terminal 67 of the common line circuit 70 through the process described later, reaches the other input terminal of the exclusive OR circuit 57 via the exclusive OR circuit 56, and is also It reaches one input terminal of the OR circuit 58. The exclusive OR circuit 57 receives the digital signals A and B, and outputs the digital signal C (=A■B
). This digital signal C is sent to the exclusive OR circuit 5
8 and the common line 59.
The subscriber circuits are distributed through five channels. The exclusive OR circuit 58 receives the digital signals B and C, restores the transmitted digital signal A (=B■C) of the subscriber circuit 47, and sends it to the input terminal 64 of the Mr. Q line circuit 70 at the time slot T. Output to. Similarly, in the group 48, the output digital signal C (=A to B) of the exclusive OR circuit 61 is sent to the subscriber circuit 60' via the common line 63 in the time slot T2 selected independently of the time slot T.
The digital signal B, which is distributed and restored by the exclusive OR circuit 62, is sent to the input terminal 65 of the common line circuit 70.
will be sent to. In the subscriber circuits 50 and 60', the digital signal C is transmitted to the time slots T and T2.
The transmitted digital signal of the destination subscriber's circuit is recovered by the same method as in the first embodiment. FIG. 5 is a diagram showing another example of the logic circuit used in the first embodiment of the present invention.

第５図において、論理回路は、加入者回路の出力端子に
つながれた入力端子７１，７２，７３及び７４と、例え
ば第１図のグループ１の排他論理和回路１１の一方の入
力端子につながれた出力端子７５と、入力端子７１及び
７２に２つの入力端子がつながれた排他論理和回路７６
と、排他論理和回路７６の出力端子に一方の入力端子が
つながれ入力端子７３に他方の入力端子につながれた排
他論理和回路７７と、排他論理和回路７７の出力端子に
一方の入力端子がつながれ入力端子７４に他方の入力端
子につながれ出力端子７５に出力端子がつながれた排他
論理和回路７８とから構成されている。In FIG. 5, the logic circuit has input terminals 71, 72, 73 and 74 connected to the output terminal of the subscriber circuit, and one input terminal of the exclusive OR circuit 11 of group 1 in FIG. An exclusive OR circuit 76 having two input terminals connected to the output terminal 75 and the input terminals 71 and 72.
and an exclusive OR circuit 77 whose one input terminal is connected to the output terminal of the exclusive OR circuit 76 and whose other input terminal is connected to the input terminal 73, and whose one input terminal is connected to the output terminal of the exclusive OR circuit 77. The exclusive OR circuit 78 has an input terminal connected to the other input terminal and an output terminal connected to the output terminal 75.

また、第６図は本発明の第２の実施例に用いる論理回路
の別の例を示す図である。Further, FIG. 6 is a diagram showing another example of the logic circuit used in the second embodiment of the present invention.

第６図において、論理回路は、加入者回路の出力端子に
つながれた入力端子７９〜８２及び共通線回路の出力端
子の一つにつながれた入力端子８３と、例えば、第４図
のグループ４７の排他論理和回路５８の一方の入力端子
につながれた出力端子８４と、入力端子７９及び８０１
こ２つの入力端子がつながれた排他論理和回路８５と、
排他論理和回路８５の出力端子に一方の入力端子がつな
がれ入力端子８１に他方の入力端子がつながれた排他論
理和回路８６と、排他論理和回路８６の出力端子に一方
の入力端子がつながれ入力端子８２に他方の入力端子が
つながれた排他論理和回路８７と、排他論理和回路８７
の出力端子に一方の入力端子がつながれ入力端子８３に
他方の入力端子がつながれ出力端子８４に出力端子がつ
ながれた排他論理和回路８８とから構成されている。In FIG. 6, the logic circuit has input terminals 79-82 connected to the output terminals of the subscriber circuit and input terminal 83 connected to one of the output terminals of the common line circuit, for example in group 47 of FIG. An output terminal 84 connected to one input terminal of the exclusive OR circuit 58 and input terminals 79 and 801
An exclusive OR circuit 85 to which these two input terminals are connected,
An exclusive OR circuit 86 has one input terminal connected to the output terminal of the exclusive OR circuit 85 and the other input terminal is connected to the input terminal 81, and an input terminal has one input terminal connected to the output terminal of the exclusive OR circuit 86. an exclusive OR circuit 87 whose other input terminal is connected to 82;
The exclusive OR circuit 88 has one input terminal connected to the output terminal of , the other input terminal connected to the input terminal 83 , and the output terminal connected to the output terminal 84 .

第７図は本発明の第２の実施例に用いる論理回路の更に
別の例を示す図である。FIG. 7 is a diagram showing still another example of the logic circuit used in the second embodiment of the present invention.

第７図において、論理回路は加入者回路の出力端子につ
ながれた入力端子８９〜９２及び共通線回路の出力端子
の一つにつながれた入力端子９３と、例えば、第４図の
グループ４７の排他論理和回路５８の一方の入力端子に
つながれた出力端子９４と、入力端子８９及び９０，９
１及び９２にそれぞれの２つの入力端子がつながれた排
他論理和回路９５及び９６と、排他論理和回路９５及び
９６の出力端子を２つの入力端子とする排他論理和回路
９７と、排他論理和回路９７の出力端子に一方の入力端
子がつながれ入力端子９３に他方の入力端子がつながれ
出力端子９４に出力端子がつながれた排他論理和回路９
８とから構成されている。In FIG. 7, the logic circuit has input terminals 89 to 92 connected to the output terminals of the subscriber circuit and input terminal 93 connected to one of the output terminals of the common line circuit, and the exclusive circuit of group 47 of FIG. An output terminal 94 connected to one input terminal of the OR circuit 58 and input terminals 89 and 90,9
Exclusive OR circuits 95 and 96 having two input terminals connected to terminals 1 and 92, exclusive OR circuit 97 whose two input terminals are the output terminals of exclusive OR circuits 95 and 96, and exclusive OR circuit Exclusive OR circuit 9 in which one input terminal is connected to the output terminal 97, the other input terminal is connected to the input terminal 93, and the output terminal is connected to the output terminal 94.
It consists of 8.

まだ、以上の第１および第２の実施例で述べた第３図の
ゲート・メモリ・ゲート構成による共通線回路３２は第
１図の共通線回路１９および第４図の共通線回路７０の
一例として示したもので、本発明の共通線回路を限定す
るものではなく、例えば、第８図に示すようなメモリ回
路９９及び１０１とゲート回路１００とから構成される
公知のメモリ・ゲート・メモリ構成の共通線回路を始め
とする各種の共通線回路を用いてもよい。However, the common line circuit 32 with the gate/memory/gate configuration in FIG. 3 described in the first and second embodiments above is an example of the common line circuit 19 in FIG. 1 and the common line circuit 70 in FIG. This is not intended to limit the common line circuit of the present invention; for example, a known memory gate memory configuration consisting of memory circuits 99 and 101 and a gate circuit 100 as shown in FIG. Various common line circuits may be used, including the common line circuit shown in FIG.

このように、本発明によれば同一グループ内の通信に対
して１つのタイムスロットで双方向の通信ができなおか
つグループ間の通信も可能となる。As described above, according to the present invention, bidirectional communication can be performed within one time slot for communication within the same group, and communication between groups is also possible.

本発明においては、従釆の通信装置に比べ共通線の多重
度が同じならば、同一共通線内での通信に対し２倍の通
信多重度が得られるため装置を効率よく使用することが
でき装置の小型化および経済化に大きな利益を有する。In the present invention, if the multiplicity of the common line is the same as that of the subordinate communication device, twice the communication multiplicity can be obtained for communication within the same common line, so the device can be used efficiently. It has great benefits in downsizing and economical equipment.

図面の簡単な説明第１図は本発明の第１の実施例を示す
ブロック図、第２図は本発明に用いる加入者回路を示す
図、第３図及び第８図は本発明の用いる共通線回路を示
す図、第４図は本発明の第２の実施例を示すブロック図
、第５図は第１の実施例に用いる各グループの論理回路
および第６図及び第７図は本発明の第２の実施例に用い
る各グループの論理回路の他の例を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention, FIG. 2 is a diagram showing a subscriber circuit used in the present invention, and FIGS. 3 and 8 are common diagrams used in the present invention. 4 is a block diagram showing the second embodiment of the present invention, FIG. 5 is a logic circuit of each group used in the first embodiment, and FIGS. 6 and 7 are diagrams showing the present invention. FIG. 6 is a diagram showing another example of logic circuits of each group used in the second embodiment.

第１図〜第８図において、１，２，３，４７，４８及び
４９はグループ、４〜７，２０，２３，５０〜５３及び
６０は加入者回路、８〜１１，２１，２２，２５，５４
〜５８，６１，６２，７６〜７８，８５〜８８及び９５
〜９８は排他論理和回路、１２，５９，６３は共通線、
１９及び７０は共通線回路、２４は変復調回路、２６，
２７，４３，４４，４５及び４６はゲート、３９及び４
０は記憶装置、４１及び４２は制御回路、９９及び１０
１はメモリ回路、１００はゲート回路を示す。1 to 8, 1, 2, 3, 47, 48 and 49 are groups, 4 to 7, 20, 23, 50 to 53 and 60 are subscriber circuits, and 8 to 11, 21, 22, 25 ,54
~58, 61, 62, 76-78, 85-88 and 95
~98 are exclusive OR circuits, 12, 59, and 63 are common lines,
19 and 70 are common line circuits, 24 is a modem circuit, 26,
27, 43, 44, 45 and 46 are gates, 39 and 4
0 is a storage device, 41 and 42 are control circuits, 99 and 10
1 indicates a memory circuit, and 100 indicates a gate circuit.

努′図 策Ｚ図 第３図 菊４図 発Ｓ図 第三図 第７図 第８図Tsutomu Plan Z diagram Figure 3 Chrysanthemum 4 S-diagram Figure 3 Figure 7 Figure 8

Claims (1)

【特許請求の範囲】 １ 複数のグループに加入者回路が分割された通信装置
において、各グループに対応して設けられた入力端子及
び出力端子を有する共通線回路と、各グループに設けら
れグループ内の加入者回路の共通線側出力端子の各々に
つながれた複数の入力端子と複数の第１の排他論理和回
路とを有し前記入力端子の各々を前記複数の第１の排他
論理和回路のいずれか一つの入力端子に接続すると共に
前記複数の第１の排他論理和回路を最終段が１個の第１
の排他論理和回路となるように多段接続し前記最終段の
第１の排他論理和回路の出力端子を出力端子とするよう
に構成され前記出力端子が前記共通線回路の入力端子に
接続された論理回路と、同じく各グループに設けられ前
記論理回路の出力端子に一方の入力端子がつながれた前
記共通線回路の出力端子に他方の入力端子がつながれた
第２の排他論理和回路と、前記第２の排他論理和回路の
出力端子と前記加入者回路の共通線側入力端子全てとを
つなぐ共通線と、各加入者回路に設けられ加入者回路自
身の送信デイジタル信号と前記共通線より分配されるデ
イジタル信号とを入力され出力信号を加入者側に送出す
る第３の排他論理和回路とから構成されたことを特徴と
する時分割デイジタル通信装置。 ２ 複数のグループに加入者回路が分割された通信装置
において、各グループに対応して設けられた入力端子及
び出力端子を有する共通線回路と、各グループに設けら
れグループ内の加入者回路の共通線側出力端子の各々及
び前記共通線回路の出力端子につながれた複数の入力端
子と複数の第１の排他論理和回路とを有し前記入力端子
の各々を前記複数の第１の排他論理和回路のいずれか一
つの入力端子に接続すると共に前記複数の第１の排他論
理和回路を最終段が１個の第１の排他論理和回路となる
ように多段接続し前記最終段の第１の排他論理和回路の
出力端子を出力端子とするように構成された論理回路と
、同じく各グループに設けられ前記論理回路の出力端子
に一方の入力端子がつながれ前記共通線回路の前記出力
端子に他方の入力端子がつながれ出力端子が前記共通線
回路の入力端子につながれた第２の排他論理和回路と、
前記論理回路の出力端子と前記加入者回路の共通線側入
力端子全てとをつなぐ共通線と、各加入者回路に設けら
れ加入者自身の送信デイジタル信号と前記共通線より分
配されるデイジタル信号とを入力され出力信号を加入者
側に送出する第３の排他論理和回路とから構成されたこ
とを特徴とする時分割デイジタル通信装置。[Claims] 1. In a communication device in which subscriber circuits are divided into a plurality of groups, a common line circuit having an input terminal and an output terminal provided corresponding to each group, and a common line circuit provided in each group and having subscriber circuits within the group. a plurality of input terminals and a plurality of first exclusive OR circuits connected to each of the common line side output terminals of the subscriber circuit; the plurality of first exclusive OR circuits, the final stage of which is
are connected in multiple stages to form an exclusive OR circuit, and the output terminal of the first exclusive OR circuit in the final stage is used as an output terminal, and the output terminal is connected to the input terminal of the common line circuit. a logic circuit; a second exclusive OR circuit which is also provided in each group and has one input terminal connected to the output terminal of the logic circuit and the other input terminal connected to the output terminal of the common line circuit; a common line connecting the output terminals of the two exclusive OR circuits and all of the common line side input terminals of the subscriber circuit; and a third exclusive OR circuit which receives a digital signal and sends an output signal to a subscriber side. 2. In a communication device in which subscriber circuits are divided into multiple groups, a common line circuit having input terminals and output terminals provided corresponding to each group, and a common line circuit provided in each group having subscriber circuits within the group. a plurality of first exclusive OR circuits and a plurality of input terminals connected to each of the line side output terminals and the output terminal of the common line circuit; The plurality of first exclusive OR circuits are connected in multiple stages such that the final stage is one first exclusive OR circuit, and the first exclusive OR circuit in the final stage is connected to one input terminal of the circuit. A logic circuit configured to use the output terminal of the exclusive OR circuit as an output terminal, and a logic circuit configured to have the output terminal of the exclusive OR circuit as an output terminal; a second exclusive OR circuit whose input terminals are connected to each other and whose output terminal is connected to the input terminal of the common line circuit;
a common line connecting the output terminal of the logic circuit and all the common line side input terminals of the subscriber circuit; and a digital signal provided in each subscriber circuit to transmit the subscriber's own transmission digital signal and a digital signal distributed from the common line. and a third exclusive OR circuit which receives an input signal and sends an output signal to a subscriber side.