JPS60264188A - 画像の動き検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像の動き検出装置に係り、特にドツトインタ
ーレース方式ζより伝送された映像信号をメモリに蓄積
し、これを読み出して再生表示される画像の動きを検出
する装置に関する。

従来の技術 従来より、映像信号を狭帯域で伝送する方式の一つとし
−て、ドツトインターレース方式が知られている。この
ドツトインターレース方式ではサブサンプリングを行な
い、映像信号の帯域を１／２に圧縮して伝送する。この
とき、サブサンプリングはライン毎、フィールド毎にサ
ンプリングの位置をずらして行なう。このドツトインタ
ーレース方式について説明するに、第８図において、第
１フイールドでは映像信号の奇数フィールドの実線で示
すラインのうち奇数ラインでは奇数番目で、かつ、偶数
ラインでは偶数番目の画素■をサンプリングして伝送す
る。次の第２フイールドでは映像信号の偶数フィールド
の破線で示すラインのうち奇数ラインでは奇数番目で偶
数ラインでは偶数番目の画素■をサンプリングして伝送
し、更に第３、第４フイールドではサンプル位置をずら
し、夫々■、■の位置の画素を伝送する。すなわら、１
フレ一ム分の原画の画素を１／２に間引いて４フイール
ドかけて全部転送するサブサンプリングによって、伝送
周波数帯域は１／２に圧縮される。

一方、受信側にはフレームメモリがあり、上記の第１〜
第４フイールドで伝送された１フレ一ム分の画素は、こ
のフレームメモリの夫々もとのサンプリング位置と対応
するアドレスに書き込まれ・る。このフレームメモリに
蓄積された１フレ一ム分の画素は読み出されて公知の信
号処理回路を通して映像信号に変換された後ディスプレ
イ装置により再生表示される。このようにして、映像信
号は１／２に帯域圧縮されて伝送され、画質劣化を伴う
ことなく原画が再生される。

しかし、このドツトインターレース方式では、動きのあ
る画像の場合には画質が劣化することがある。すなわち
、前記フレームメモリから読み出された画素は第１図と
同一の配置で表示されるため、成る１フイールドでは第
１フイールドと第３フイールドの画素が水平方向に交互
に配置され、次の１フイールドでは第２フイールドと第
４フイールドの画素が水平方向に交互に配置されたちの
となり、よって原画が例えば画面の右から左方向へ走行
する自動車であるものとすると、その再生画像は第９図
に示す如く、前々フィールドの画像■と現フィールドの
画像■とが重ね合わされた二重像となり、画質が劣化す
る。

この画質劣化を防ぐためには、画像の動領域を検出し、
動き画像に対しては、現フィールドの画像のみを表示゛
する等の補正を行ない、画質の改善を図る必要がある。

そこで、従来より画像の動きを検出する方法が多く提案
されているが、そのうち最も簡単な方法は、フレーム間
差分を利用する方法である。すなわち、第１０図に示す
ように、前フレームと環フレームの対応する画素間の輝
度差を計算し、その差が一定の値以上であった場合に動
きがあったと判定する。

また従来の第２の動き検出方法として、第１１図に示す
如く、前フレームのｍｘｎ個の画素を１ブロツクとし、
現フレ゛−ムの対応するブロックの周囲を画像をずらし
ながら画像間の差が最小になる所を探し、その変位を動
きと判断づる方法があつた。この動き検出方法によれば
、動き検出の精度を高精度とすることができる。

発明が解決しようとする問題点 しかるに、第１０図に示した従来の画像の動き検出方法
は、処理回路は簡単であるが、動きの検出が局所的であ
り、精度の高い動き検出は困難であるという問題点があ
った。また第１１図に示した従来の画像の動き検出方法
は、高精度な動ぎ検出ができる反面、多数回の演算処理
が必要となり、実時間で動き検出をするためには複雑な
演算回路を必要とするという問題点があった。

そこで、本発明はドツトインターレース方式の特徴を利
用することにより、上記の諸問題点を解決した画像の動
き検出装置を提供することを目的とする。

問題点を解決するための手段及び作用 本発明は、ドツトインターレース方式によりサブサンプ
リングされた画素の時系列的合成信号であるディジタル
映像信号を記憶するフレームメモリから取り出されたデ
ィジタル映像信号のうち同じラインの相隣る２つの画素
の輝度の差分と輝度の傾きとを夫々検出する第１の検出
手段と、該フレームメモリの出力ディジタル映像信号が
供給され、その同じ再生フィールド又は同じ再生フレー
ムの相隣る２本のラインの垂直方向の２つの画素の輝度
の差分を検出する第２の検出手段と、該第１の検出手段
より取り出された該輝度の傾きに関する信号を記憶する
シフトレジスタと、該第１及び第２の検出手段の人々よ
り取り出された該輝度の差分に関する第１及び第２の信
号と予め設定した第１及び第２の閾値とを別々に比較し
、該第１及び第２の信号のレベルが共に該第１及び第２
の閾値よりも大なるときにのみ該シフトレジスタをして
記憶動作をさせ、それ以外のときには該シフトレジスタ
をリセットする制御手段と、該シフトレジスタの出力信
号が供給されその値の変化パターンにより画像の動きの
検出信号を発生出力り”るデコーダとより構成すること
により、簡単な回路構成で実時間の画像の動き検出を行
なうようにしたものであり、以下その各実施例について
第１図乃至第７図と°共に説明する。

実施例 第１図は本発明装置の第１実施例の回路系統図、第２図
〜第４図は夫々本発明装置の動作原理を説明するための
図である。まず、本発明装置の動作原理につき説明する
に、ドツトインターレース方式では第２図に示されるよ
うに、フレームメモリから読み出される画素の各フィー
ルドは、前々フィールドと現フィールドの画素が交互に
水平方向に配列されている。

なお、第２図中、ｎ’、ｎ＋１．　ｎ＋２の各ラインは
奇数フィールドのライン、ｎ’　＋’　ｎｌ　＋ｉの各
ラインは偶数フィールド毎ドインを示し、■。

■は夫々前記した第１．第３フイールドの画素を示す。

いま、前々フィールドの画像を第３図に■で示し、その
映像信号（輝度信号）を第４図（Ａ＞に示し、また現フ
ィールドの画像を第３図に■で示し、その映像信号（輝
度信号）を第４図（Ｂ）に示すものとすると、■→■へ
移動する上記の動画像の場合には、動きのある部分で画
素間の輝度差は大きくなる。フレームメモリからはこれ
らの画素が、前記した如く、前々フィールドと現フィー
ルドの画素の交互配置とされて連続して読み出されるか
ら、フレームメモリの出力には第４図（Ｃ）に示す如く
、輝度の振動を示す信号（ディジタルデータ）が取り出
される。従って、この輝度の振動を検出することにより
、画像の動き検出を行なうことができる。

本発明は上記の原理に着目し−Ｕ　＜＞されたものであ
り、次に本発明装置の各実施例について説明する。第１
図に示す本発明装置の第１実施例において、入力端子１
０には前記第８図と共に説明しにドツトインターレース
方式によりライン毎、フィールド毎にサンプリングの位
置をずらして得た画素が時系列的に合成されたディジタ
ル映像信号が入来し、フレームメモリ１１に第８図に示
したように書き込まれる。なお、上記の入力ディジタル
映像信号は、１フレ一ム分の原画の情報を４フイールド
に亘って伝送する画素データ系列であることは前記した
通りである。

フレームメモリ１１から従来と同゛様に前々フィールド
の画素と規フィールドの画素とが夫々水平方向に交互に
配置される如くに読み出されたディジタル映像信号（画
素データ系列）は、ラッチ１２、後述のラインメモリ１
３．減算器１．４及び１５に夫々供給される。減算器１
４はフレームメモリ１１から読み出されたディジタル映
像信号と、ラッチ１２により１画素伝送期間分遅延され
たディジタル映像信号とを夫々、供給されて両信号、す
なわち水平方向に相隣る２つの画素の減算を行なって、
この相隣る２つの画素の輝度の差分と輝度の傾きとを夫
夕得る。上記輝度の差分（絶対値）は、比較器１６に供
給され、ここで入力端子１７よりの第１の閾値と比較さ
れ、差分が第１の閾値よりも小のときにのみ１ｌＪＩＩ
Ｉ信号を出力させる。この制御信号はＡＮＤ回路１８を
通してシフトレジスタ１９にリセットパルスとして印加
され゛、これをリセットする。

他方、減算器１４により得られた上記の輝度の傾きは、
水平方向に相隣る２つの画素の輝度の差が正ならば論理
ＩＩ　Ｉ　１１で、また上記２つの画素の輝度の差が負
ならば論理１＋　ＯＩ＋の信号であって、この信号はシ
フトレジスタ１９に供給される。従って、シフトレジス
タ１９には、上記の差分が上記第１の闇値より大のとき
のみ、輝度の傾きが記憶されることになる。

ここで、い岬前々フィールドの映像信号が第５図（Ａ＞
に示され、かつ、現フィールドの映像信号、が同図（Ｂ
）に示されるような動画像に関するディジタル映像信号
が入力されたものとすると、フレームメモリ１１の出力
ディジタル映像信号は同図（Ｃ）に示す如く輝度が振動
する情報内容を示す。このため、減算器１４より出力さ
れる輝度の傾きは第５図（Ｄ）に示す如くになり、また
比較器１６の出力信号は第５図（’Ｆ）に示す如くにな
る。第５図（Ｅ）において、ローレベルの期間（Ａ領域
とＣ領域）が前記制御信号出力期間で、シフトレジスタ
１９をリセットしている期間であり、ハイレベルの期間
（Ｂ領ｉｉｉりがシフトレジスタ１９に輝度の傾きを記
憶させる期間である。従つて、シフトレジスタ１９の出
力信号は第５図（Ｆ）に示す如くになる。

画像に動ぎのある一場合には、第５図（Ｄ）に示す輝度
の傾ｉはＢ領域で１″と“０″とが′１画素毎に交互に
現われる信号となるから、これがシフトレジスタ１９に
記憶され、更にデコーダ２２に供給されると、デコーダ
２２はこれより１゜ｏ、ｉ”又ｌま“’ｏ、ｉ、ｏ”の
パターンを検出し、動領域であると判定する。この結果
、デコーダ２２より出力端子２３へは第５図（Ｇ）に示
す如くハイレベルの動き検出信号が出力される。この動
き検出信号によって、現フィールドの画像のみを表示さ
せる等の補正を行ない、画質の改善を図ることができる
。

なお、Ａ領域においては輝度の差分が第１の閾値よりも
小なるため、シフトレジスタ１９がリセットされており
、動きは検出されない。またＣ領域においては輝度の差
分は第１の閾値より大であるが、傾きの変化が一方向に
連続しているため、デコーダ２２は動き検出信号を出力
しない。

ところで、静止画であっても、短い周期で輝度が変化し
ている場合を考えると、このときは−画素毎の輝度の振
動が大きく、上記の回路部だけでは動きとして誤検出し
てしまうことがあり得る。

そこで、このような誤検出を防ぐために、本実施例では
ラインメモリ１３．減算器１５．比較器２０などが設け
られている。ドツトインターレース方式は、第８図から
もわかるように同一再生フィールドの相隣る２本のライ
ンの垂直方向上の２つの画素は、前々フィールドの画素
と現フィールドの画素であり、動画像の場合はそれらの
輝度差は大であるのに対し、静止画に対しては画素間の
相関が極めて強く、輝度差は小である特徴がある。

そこで、本発明はこの差からも動き検出を行なうように
したものであり、次にこのことについて説明する。

減算器１５はフレームメモリ１１からのディジタル映像
信号とラインメモリ１３により１ライン分遅延されたデ
ィジタル映像信号とを夫々供給されて両信号、すなわち
同一再生フィールドの垂直方向に相隣る２つの画素の減
算を行なって、それらの輝度の差分を得る。この差分（
絶対値）は比較器２０に供給され、ここで入力端子２１
よりの第２の閾値とレベル比較される。比較器２０は差
分が第２の閾値よりも小のときのみローレベルの制御信
号を出力してＡＮＤ回路１８を通してシフトレジスタ１
９にリセットパルスとして印加し、これをリセットする
。

いま、前々フィールドの映像信号が第６図（Ａ）に示さ
れ、かつ、現フィールドの映像信号が同図（Ｃ）に示さ
れるような静止画像に関するディジタル映像信号が入力
されたものとすると、ラインメモリ１３よりの前ライン
のディジタル映像信号情報は同図（Ｂ）に示す如くにな
り、またフレームメモリ１１の出力ディジタル映像信号
は同図（Ｄ）に示す如く輝度が変化する情報内容を示す
。

このため、減算器１４より取り出される輝度の傾きは第
６図（Ｅ）に示す如くになり、また比較器１６の出力信
号は同図（Ｆ）に示す如くになり、比較器２０の出力信
号は同図（Ｇ）に示す如く、常にローレベルの制御信号
となる。

従って、比較器１６の出力信号が時刻ｔ１で第６図（Ｆ
）に示す如くハイレベルになったとしても、比較器２０
の出力信号は同図（Ｇ）に示す如く常にローレベルであ
るから、ＡＮＤ回路１８の出力信号も常にローレベルと
なり、よってシフトレジスタ１９はリセットされ続ける
。従って、シフトレジスタ１９の出力信号は第６図（Ｈ
）に示す如く常に１１０１＋であるから、デコーダ２２
の出力信号は常にローレベルであり、時刻１＋で比較器
１６の出力信号がハイレベルとなっても誤って動き検出
信号を発生することはない。

次にラインメモリを設けずに同等の機能を右づる本発明
装置の第２実施例について第７図と共に説明する。同図
中、第１図と同一構成部分には同一符号を付し、その説
明を省略する。入力端子１０に入力したディジタル映像
信号はフィールドメモリ２５、及び２６に夫々供給され
、一方に奇数フィールドの画素が記憶され、他方に偶数
フィールドの画素が記憶される。フィールドメモリ２５
及び２６は前記フレームメモリ１１に、相当し、フレー
ムメモリの記憶領域を２分割してフィールドメモリ２５
．２６に供給するようにしてもよい。

フィールドメモリ２５及び２６より夫々同時に取り出さ
れた奇数、偶数フィールドのディジタル映像信号は共に
２分岐されてセレクタ２７及び２８に夫々供、給される
。従って、セレクタ２７．２８の夫々には同一再生フレ
ームの相隣る２本のライン（奇数フィールドのラインと
偶数フィールドのライン）の画素が同時に供給されるこ
とになる。

セレクタ２７及び２８の各々に供給される各２信号は、
１フイールド（１／６０秒）の時間差を有する画像の信
号であり、セレクタ２７により現再生フィールドのディ
ジタル映像信号が選択出力されてラッチ１２．減算器１
４及び１５に夫々供給される一方、セレクタ２８により
次の再生フィ゛　−ルドのディジタル映像信号が選択出
力されて減算器１５に供給される。これにより、減算器
１４はラッチにより１画素伝送期間遅延された信号と、
セレクタ２７よりの信号との減算を行ない、第１実施例
と同じように、水平方向に隣接する２つの画素の輝度の
差分に関する信号と、輝度の傾きに関する信号とを夫々
生成する。一方、減算器１５はセレクタ２７及び２８よ
りのディジタル映像信号が供給され、同一再生フレーム
（第１実施例では同一再生フィールド）の相隣る２本の
ラインの垂直方向上の２つの画素、すなわち第８図の画
素■と■（又は■と■）の輝度の差分を示す信号を生成
する。

互いに１フイールドの時間差を有する画素■と■（又は
■と■）の輝度の差分は、静止画像の場合は極めて小で
あるのに対し、動画像の場合は大である。従って、本実
１例の場合も、減算器１５の出力信号に対して第１実施
例と同様の信号処理を行なうことにより、静止画像を動
画像として誤って検出してしまうことを防止することが
できる。

発明の効果 上述の如く、本発明によれば、ドツトインター、レース
方式によりサブサンプリングされた画素の時系列的合成
信号であるディジタル映像信号を記憶するフィールドメ
モリから読み出されたディジタル映像信号から、同じラ
インの相隣る２つの画素の輝度の差分と傾きを検出する
と共に、同じ再生フィールド又は同じ再生フレームの相
隣る２本のラインの垂直方向の２つの画素の輝度の差分
を検出し、これらの検出信号に基づいて動き検出を行な
うようにしたので、複雑な演算回路を必要とすることな
く、しかも実時間で′画像の動き検出を行なうことがで
き、また動きの検出は局戸的ではないから精度の高い動
き検出ができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明装置の゛第１実施例を示す回路系統図、
第２図、第３図及び第４図は夫々本発明装置の動作原理
を説明するための図、第５図及び第６図は夫々第１図図
示ブロック系統の動作説明用信号波形図、第７図は本発
明装置の第２実施例を示す回路系統図、第８図はドツト
インターレース方式の伝送画素を説明する図、第９図は
ドツトインターレース方式により再生表示されることの
ある二重像の一例を示す図、第１０図及び第１１図は夫
々従来の画像の動き検出方法の各側を説明する図である
。 １０・・・ディジタル映像信号入力１子、１１川フレー
ムメモリ、１２・・・ラッチ、１３・・・ラインメモリ
、１４．１５・・・減算器、１６．２０・・・比較器、
１７．２１・・・閾値入力端子、１９・・・シフトレジ
スタ、２２・・・デコーダ、２３・・・動ぎ検出信号出
力端子、２５．２６・・・フィールドメモリ、２７．２
８・・・セレクタ。

Claims (1)

【特許請求の範囲】
1. （１）　ドツトインターレース方式によりサブサンプリ
   ングされた画素の時系列的合成信号であるディジタル映
   像信号が供給されこれを記憶するフレームメモリと、該
   フレームメモリの出力ディジタル映像信号が供給され、
   そのうち同じラインの相隣る２つの画素の輝度の差分と
   輝度の傾きとを夫々検出する第１の検出手段と、該フレ
   ームメモリの串カデイジタル映像信号が供給され、その
   同じ再生フィールド又は同じ再生フレームの相隣る２本
   のラインの垂直方向の２つの画素の輝度の差分を検出す
   る第２の検出手段と、該第１の検出手段より取り出され
   た該輝度の傾きに関する信号を記憶するシフトレジスタ
   と、該第１及び第２の検出手段の夫々より取り出された
   該輝度の差分に関する第１及び第２の信号と予め設定し
   た第１及′び第２の閾値とを別々に比較し、該第１及び
   第２の信号のレベルが共に該第１及び第２の閾値よりも
   人なるときにのみ該シフトレジスタをして記憶動作をさ
   せ、それ以外のときには該シフトレジスタをリセットす
   る制御手段と、該シフトレジスタの出力信号が供給され
   その値の変化パターンにより画像の動きの検出信号を発
   生出力するデコーダとよりなることを特徴とする画像の
   動き検出装置。 ■　該第１の検出手段は該フレームメモリの出力ディジ
   タル映像信号を一画素伝送期間遅延する第１の遅延回路
   と、該フレームメモリ及び該第１の遅延回路の百出力デ
   イジタル映像信号が供給される第１の減算器とよりなり
   、該第２の検出手段は該フレームメモリの出力ディジタ
   ル映像信号を一ライン伝送期間遅延する第２の遅延回路
   と、該フレームメモリ及び該第２．の遅延回路の百出力
   デイジタル映像信号が供給される第２の減算器とよりな
   ることを特徴とする特許請求の範囲第１項記載の画像の
   動き検出装置。 ■　該フレームメモリは書き込まれた奇数フ、イ−ルド
   と偶数フィールドのディジタル映像信号を同時に読み出
   され、該読み出されたディジタル映像信号のうち現フィ
   ールドのディジタル映像信号を選択出力する第１の選択
   手段と、該読み出されたディジタル映像信号のうち他方
   のフィールドのディジタル映像信号を選択出力する第２
   の選択手段とを有しており、該第１の検出手段は該第１
   の選択手段の出力ディジタル映像信号を一画素伝送期間
   遅延する遅延回路と、該第１の選択手段及び該遅延回路
   の百出力デイジタル映像信号が供給される第１の減算器
   とよりなり、該第２の検出手段は該第１及び第２の選択
   手段の百出力デイジタル映像信号が供給される第２の減
   算器とよりなることを特徴とする特許請求の範囲第１項
   記載の画像の動き検出装置。