JPS60251446A - Monitoring device of program execution - Google Patents
Monitoring device of program executionInfo
- Publication number
- JPS60251446A JPS60251446A JP59108831A JP10883184A JPS60251446A JP S60251446 A JPS60251446 A JP S60251446A JP 59108831 A JP59108831 A JP 59108831A JP 10883184 A JP10883184 A JP 10883184A JP S60251446 A JPS60251446 A JP S60251446A
- Authority
- JP
- Japan
- Prior art keywords
- bit pattern
- module unit
- module
- program
- identification code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電子計算機システムにおいて現在どのよう
なプログラムが実行されているかを外部から監視するプ
ログラムの実行監視装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a program execution monitoring device for externally monitoring what kind of program is currently being executed in a computer system.
従来この種の装置として第１図に示すものがあった。図
において、（１１はＣＰＵ （中央処理装置）、（２）
はアドレスラッチ回路、（３）は発光ダイオード（以下
ＬＥＤと略記する）ドライバ回路、（４）はＬＥＤ 。A conventional device of this type is shown in FIG. In the figure, (11 is the CPU (central processing unit), (2)
is an address latch circuit, (3) is a light emitting diode (hereinafter abbreviated as LED) driver circuit, and (4) is an LED.
（５）はプログラムメモリ（プログラムの記憶値域とそ
の領域に記憶されるプログラム）である。(5) is a program memory (a storage value area of a program and a program stored in that area).
ＣＰＵ ｆｉ＋は、定められたアドレスから開始してプ
ログラムメモリ（５）を読出して、その読出した命令文
を解釈して実行し、次に読出すためのアドレスを自動的
に決定する。このようにしてプログラムメモリ（５）に
記憶されているプログラムが順次読出されて実行される
が、その場合、プログラムメモリ（５）にアクセスする
ためのアドレス信号はアドレスラッチ回路（２）に順次
ラッチされ、ＬＥＤドライバ回路（３）を介してＬＥＤ
＋４１に表示される。アドレス信号がｎビットで構成
されている場合にはｎ個のＬＥＤと、このｎ個のＬＥＤ
に対するｎ回路のドライバ回路が設けられている。The CPU fi+ reads the program memory (5) starting from a predetermined address, interprets and executes the read statement, and automatically determines the next address to read. In this way, the programs stored in the program memory (5) are sequentially read out and executed. In this case, the address signals for accessing the program memory (5) are sequentially latched in the address latch circuit (2). is connected to the LED via the LED driver circuit (3).
+41 is displayed. If the address signal is composed of n bits, n LEDs and
n driver circuits are provided for each.
しかし、このアドレス信号の変化速度は１０ 秒のオー
ダという高速であるために、プログラムが実行されてい
る状態、すなわちオンライン状態でＬＥＤ ｆＪ列に表
示されるアドレス信号のビットパターンを読取ることは
不可能であつて、ＬＥＤ ＋４１列に表示されるビット
パターンを読取るためにはＣＰＵ（１）における処理を
一時停止しなければならぬという欠点があった。However, since the rate of change of this address signal is fast, on the order of 10 seconds, it is impossible to read the bit pattern of the address signal displayed on the LED fJ column while the program is being executed, that is, in the online state. However, there was a drawback in that the processing in the CPU (1) had to be temporarily stopped in order to read the bit pattern displayed on the LED +41 column.
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、計算機のプログラ
ム記憶領域に記憶されるプログラムを複数のモジュール
単位に分割し、それぞれのモジュール単位に対してビッ
トパターンを割当て、１つのモジュール単位の先頭部分
のアドレス位置（必ずしも最先頭である必要はない）の
データとして「当該モジュール単位に割当てられたビッ
トパターンをデータラッチ回路に書込め」という命令を
挿入しておく。この命令が実行されデータラッチ回路に
畳込まれたビットパターンが当該モジュール単位のプロ
グラムを実行中はＬＥＤに表示される。このＬＥＪ）の
表示は次のモジュール単位に入るまで変化しないから、
モジュール単位の大きさを適当に定めておけば、電子計
算機をオンラインリアルタイムの状態に保ったままＬＥ
Ｄの表示を読取り、現在どのようなプログラムが実行さ
れているかを知ることができる。すべてのプログラムを
モジュール単位に分割し、すべてのモジュールに単位に
対して対応するビットパターンをＬＥＤに表示すること
もできるし、選択したモジュール単位に対してだけその
ビットパターンをＬＥＤに表示することもできる。すべ
てのモジュール単位に対する表示を行うときはデータラ
ッチ回路の内容は次のモジュール単位に入ると更新され
るが、選択したモジュール単位に対してだけ表示を行う
ときは当該モジュール単位の末尾部分のアドレス位置に
「データラッチ回路をリセットせよ」という命令を挿入
しておくことが必要となる。This invention was made in order to eliminate the drawbacks of the conventional ones as described above. In this invention, a program stored in the program storage area of a computer is divided into a plurality of module units, and each module unit is Assign the bit pattern to the data latch circuit, and write the command “Write the bit pattern assigned to the module unit to the data latch circuit” as data at the address position of the first part of one module unit (not necessarily the first address). Insert it. When this instruction is executed, the bit pattern folded into the data latch circuit is displayed on the LED while the module unit program is being executed. This LEJ) display does not change until entering the next module unit, so
By setting the size of each module appropriately, you can use LE while keeping the computer in an online real-time state.
By reading the display in D, you can know what kind of program is currently being executed. You can divide all programs into module units and display the bit pattern corresponding to each module in every module on the LED, or you can display the bit pattern only for the selected module unit on the LED. can. When displaying for all module units, the contents of the data latch circuit are updated when entering the next module unit, but when displaying only for the selected module unit, the address position of the last part of the module unit It is necessary to insert a command to ``reset the data latch circuit'' into the .
以下この発明の実施例を図面について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第２図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分を示し、（６）はデー
タラッチ回路である。FIG. 2 is a block diagram showing one embodiment of the present invention.
The same reference numerals as in the figure indicate the same or corresponding parts, and (6) is a data latch circuit.
プログラムメモリ（５）に記憶されるすべてのプログラ
ムを機能別に処理を適度に分割した単位又はタスク別に
分割した単位（このような単位をこの明細書ではモジュ
ール単位という）に分は各モジュール単位には当該モジ
ュール単位を識別するためのビットパターンを割当て、
当該モジュール単位の先頭部分のアドレス位置に「当該
モジュール単位に割当てられたビットパターンをデータ
ラッチ回路１６１に書込め」という命令文を挿入して置
く。All programs stored in the program memory (5) are divided into units in which processing is appropriately divided by function or by tasks (such units are referred to as module units in this specification). Assign a bit pattern to identify the module unit,
A command sentence "Write the bit pattern assigned to the module unit to the data latch circuit 161" is inserted at the address position of the head portion of the module unit.
この命令文が実行されて当該モジュール単位を識別する
ビットパターンがデータラッチ回路（６）に書込まれる
と、このビットパターンがＬＥＤドライバ回路（３１を
介してＬＦＪ） ｆ４＋に表示され、この表示は次のモ
ジュール単位に入るまでは変化しないから容易に読取る
ことができ、現在どのようなプログラムが実行されてい
るかを容易に判断することができる。When this statement is executed and a bit pattern identifying the module unit is written to the data latch circuit (6), this bit pattern is displayed on the LED driver circuit (LFJ via 31) f4+, and this display is Since it does not change until entering the next module unit, it can be easily read and it is easy to determine what kind of program is currently being executed.
なお、上記実施例では識別符号としてビットパターンを
用いＬＥＤ列に表示したが、１ビツトずつＬＥＤに表示
するかわ９にビットパターンを１６進数（０〜９．Ａ−
Ｆ）で表示し、又は文字数字の組合せを識別符号として
用い、７セグメント発光素子其他適当な表示装置を用い
ることができる。In the above embodiment, a bit pattern is used as the identification code and displayed on the LED string, but instead of displaying the bit pattern on the LED one by one, the bit pattern is expressed as a hexadecimal number (0 to 9.A-
F) or a combination of letters and numbers can be used as the identification code, and a 7-segment light emitting device or other suitable display device can be used.
以上のようにこの発明によれば、モジュール単位に当該
モジュール単位の識別符号を表示するようにしたので、
プログラムの実行状態を容易に監視することができる。As described above, according to the present invention, since the identification code for each module is displayed for each module,
Program execution status can be easily monitored.
第１図は従来の装置を示すブロック図、第２図はこの発
明の一実施例を示すブロック図である。
（１１・・・ＣＰＵ、＋３１・・・ＬＥＤドライバ回路
、＋４１・・・ＬＥＤ、（５）・・プログラムメモリ、
１６）・・・データラッチ回路。
尚、各図中同一符号は同−又は相当部分を示す。
代理人 大 岩 増 雄
第１図
第２図FIG. 1 is a block diagram showing a conventional device, and FIG. 2 is a block diagram showing an embodiment of the present invention. (11...CPU, +31...LED driver circuit, +41...LED, (5)...program memory,
16)...Data latch circuit. Note that the same reference numerals in each figure indicate the same or corresponding parts. Agent Masuo Oiwa Figure 1 Figure 2
Claims (1)
るプログラムを複数のモジュール単位に分割し、１つの
モジュール単位を表す識別符号をデータラッチ回路に書
込む命令文を当該モジュール単位の先頭部分のアドレス
位置に挿入して置く手段、上記命令文が実行され上記デ
ータラッチ回路に書込まれた当該モジュール単位を表す
識別符号を表示する表示装置を備えたプログラムの実行
監視装置。 （２；モジュール単位を表す識別符号はビットパターン
によシ構成され、表示装置は上記ビットパターンを表示
する発光ダイオード列を備えたことを特徴とする特許請
求の範囲第１項記載のプログラムの実行監視装置。 （３１モジユ一ル単位を表す識別符号は文字数字の組合
せにより構成され、表示装置は上記文字数字の組合せを
°表示することを特徴とする特許請求の範囲オ１項記載
のプログラムの実行監視装置。[Claims] The program stored in the program storage area of the Yamato computer system is divided into a plurality of module units, and an instruction statement for writing an identification code representing one module unit into a data latch circuit is written for each module unit. A program execution monitoring device comprising: means for inserting into the address position of the head portion; and a display device for displaying an identification code representing the module unit in which the command statement is executed and written in the data latch circuit. (2; Execution of the program according to claim 1, characterized in that the identification code representing the module unit is constituted by a bit pattern, and the display device is equipped with a light emitting diode array for displaying the bit pattern. Monitoring device. (31) The program according to claim 1, wherein an identification code representing a module unit is composed of a combination of letters and numbers, and a display device displays the combination of letters and numbers. Execution monitoring device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108831A JPS60251446A (en) | 1984-05-29 | 1984-05-29 | Monitoring device of program execution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108831A JPS60251446A (en) | 1984-05-29 | 1984-05-29 | Monitoring device of program execution |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251446A true JPS60251446A (en) | 1985-12-12 |
Family
ID=14494652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108831A Pending JPS60251446A (en) | 1984-05-29 | 1984-05-29 | Monitoring device of program execution |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251446A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0662662A1 (en) * | 1992-09-25 | 1995-07-12 | Nitto Kohki Co., Ltd. | Computer system |
| EP2354947A1 (en) * | 2010-02-05 | 2011-08-10 | Fujitsu Limited | Information processing apparatus and method |
-
1984
- 1984-05-29 JP JP59108831A patent/JPS60251446A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0662662A1 (en) * | 1992-09-25 | 1995-07-12 | Nitto Kohki Co., Ltd. | Computer system |
| EP0662662B1 (en) * | 1992-09-25 | 1999-08-18 | Nitto Kohki Co., Ltd. | Computer system |
| EP2354947A1 (en) * | 2010-02-05 | 2011-08-10 | Fujitsu Limited | Information processing apparatus and method |
| US8595560B2 (en) | 2010-02-05 | 2013-11-26 | Fujitsu Limited | Information processing apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11119698A (en) | Led panel with built-in vram function | |
| JPS60251446A (en) | Monitoring device of program execution | |
| EP0395377A2 (en) | Status register for microprocessor | |
| US7251773B2 (en) | Beacon to visually locate memory module | |
| KR840005808A (en) | Elevator control | |
| JPS60108939A (en) | Display device of memory using state | |
| KR890006189Y1 (en) | Indicate devices of amount used data of disk driver | |
| JPH04205081A (en) | Ic memory card | |
| JPS5745647A (en) | Control storage control system | |
| JPS5939000A (en) | Control system of indication of memory parity alarm | |
| JPH08195076A (en) | Memory card | |
| JPS59226919A (en) | Operation system of information processing system | |
| JPH11272490A (en) | Dlagnostic control system | |
| JPS63220385A (en) | Terminal equipment for card | |
| JPS6148057A (en) | Address selecting circuit | |
| JPS6248865B2 (en) | ||
| JPS6356696A (en) | Display device | |
| JPH1021110A (en) | Emulator | |
| JPH04172587A (en) | Ic memory card | |
| JPH0134386B2 (en) | ||
| JPS59182702U (en) | Equipment controlled by one-chip microcomputer | |
| JPS62111329A (en) | Method and circuit for preventing abnormal output of control circuit | |
| JPS62293582A (en) | Memory device | |
| JPS6299974A (en) | Memory device | |
| JPS63223925A (en) | Internal diagnosing system for computer system |