JPS60251420A - Key operation monitoring system - Google Patents

Key operation monitoring system

Info

Publication number
JPS60251420A
JPS60251420A JP59106489A JP10648984A JPS60251420A JP S60251420 A JPS60251420 A JP S60251420A JP 59106489 A JP59106489 A JP 59106489A JP 10648984 A JP10648984 A JP 10648984A JP S60251420 A JPS60251420 A JP S60251420A
Authority
JP
Japan
Prior art keywords
outputs
key operation
axis
key
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59106489A
Other languages
Japanese (ja)
Inventor
Yoshizo Minemura
峯村 佳三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP59106489A priority Critical patent/JPS60251420A/en
Publication of JPS60251420A publication Critical patent/JPS60251420A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To monitor key operation effectively by taking out the outputs of X and Y axis as parallel binary codes respectively and detecting whether the key operation is single operation or not on the basis of a value indicated by the codes. CONSTITUTION:If plural keys are simultaneously depressed at the time of key operation, at least the outputs of one axis out of respective axial outputs X1- X4, Y1-Y3 are simultaneously overlapped and turned to ''1'' and any one of inputs to at least one of encoders ENC1, ENC2 is turned to ''H''. Therefore, all outputs D1-D8 from at least one of the encoders ENC1, ENC2 are kept at ''L''. Outputs from at least one of NAND gates G1, G2 are kept at ''H'' and outputs from at least one of EXOR gates G5, G6 are trned to ''H'' and sent as an overlapped signal DD through an OR gate 7. Consequently, whether the key operation is single operation or not is detected and the key operation can be monitored effectively.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は複数のキーをマトリクス状に配列し、各キーに
対応する複数のX軸出力およびY軸出力を設けたキーボ
ードに対し、キーの操作が単一であるか、または、複数
のキーに対して同時に操作が行なわれたかを監視する方
式に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a keyboard in which a plurality of keys are arranged in a matrix and a plurality of X-axis outputs and Y-axis outputs corresponding to each key are provided. This relates to a method for monitoring whether a single key is pressed or whether multiple keys are operated simultaneously.

〔従来技術〕[Prior art]

電話機の押ボタンダイヤル、各種端末機器のキーボード
等においては、複数のキーをマトリクス状に配列し、各
キーと対応してX軸母線およびY軸母線を設け、キーの
操作に応じて各母線の交差点中のいずれかを電気的にオ
ンとし、これにしたがって各軸出力中の対応するものか
ら信号を送出するものとなっている。
In the pushbutton dials of telephones, the keyboards of various terminal devices, etc., multiple keys are arranged in a matrix, and an X-axis busbar and a Y-axis busbar are provided corresponding to each key. Any one of the intersections is electrically turned on, and a signal is accordingly sent from the corresponding one of the outputs of each axis.

したがって、キーの操作は常に単一のキーに対して行な
わねばならないものとなっているが、故意または過失に
より、同時に複数のキーを操作した場合、キーの操作に
応動する機器または回路の動作が不正確と彦るため、キ
ーの操作が単一であるか否かを監視する手段の出現が要
望されるに至っている。
Therefore, key operations must always be performed on a single key, but if multiple keys are operated at the same time, either intentionally or negligently, the operation of devices or circuits that respond to key operations may be affected. Because of this inaccuracy, there is a need for a means to monitor whether or not a single key operation is performed.

〔発明の概要〕[Summary of the invention]

本発明は、従来のかかる要望を完全に充足する目的を有
し、前述のX軸およびY軸毎の出力を各々並列2進コー
ドとして取り出し、このコードに・よって示される値が
2nであるか否かにより、キーの操作が単一であるか否
かを検出するものとした極めて効果的な、キー操作監視
方式を提供するものである。
The present invention has an object of completely satisfying such conventional demands, and extracts the outputs for each of the above-mentioned X-axis and Y-axis as parallel binary codes, and determines whether the value indicated by this code is 2n or not. The present invention provides an extremely effective key operation monitoring method that detects whether or not a single key operation is performed.

〔実施例〕〔Example〕

以下、実施例を示す図によって本発明の詳細な説明する
Hereinafter, the present invention will be explained in detail with reference to figures showing examples.

第1図は、複合音声周波(以下、MF )をダイヤル信
号として用いる電話機の要部ブロック図であり、キー1
−1」〜r9J、t−*J、rOj。
Figure 1 is a block diagram of the main parts of a telephone that uses composite voice frequency (hereinafter referred to as MF) as a dialing signal.
-1''~r9J, t-*J, rOj.

「÷」をマトリクス状に配列した押ボタンダイヤル用の
キーボードKBは、X軸出力X1〜X4およびY軸出力
Y1〜Y3を有し、例えば、キー「1」を操作すると、
X軸出力X1およびY軸出力Y1が同時に“’L” (
低レベル)となり、これがダイヤル回路DICへ与えら
れ、同回路DICからは、キー「1」と対応した周波数
組み合せのMF傷信号Dが送出されると共に、これと併
せてダイヤルシャント信号SSが送出されるものとなっ
ており、いずれかのキーを単一に操作すれば、これに応
じた周波数組み合せのMF傷信号I)が正常に送出され
るのに対し、複数のキーを同時に操作すると、このとき
は、単一周波の信号のみが送出され、正常&MF信号S
Dの送出が行なわれないものとなっている。
The pushbutton dial keyboard KB in which "÷" is arranged in a matrix has X-axis outputs X1 to X4 and Y-axis outputs Y1 to Y3. For example, when key "1" is operated,
X-axis output X1 and Y-axis output Y1 are simultaneously “'L” (
This is given to the dial circuit DIC, which sends out the MF flaw signal D of the frequency combination corresponding to the key "1" and also sends out the dial shunt signal SS. If one of the keys is operated singly, the MF flaw signal I) with the corresponding frequency combination will be sent out normally, but if multiple keys are operated at the same time, this When, only single frequency signal is sent out, normal & MF signal S
D is not transmitted.

一方、各軸出力X1〜X4.Yl〜Y3は、各軸X1〜
X4およびY1〜Y3毎に、インバータINI〜IN4
およびIN6〜IN7を介し、並列2進コードとして取
り出されており、これらが各個に2進・10進コード変
換用のエンコーダE1’JC1r ENC2へ与えられ
、2進数の第1桁乃至第4桁と対応する各人力B1〜B
8のいずれかが゛Hパ(高レベル)となれば、これらの
組み合せによって示される値にしたがい、10進数のn
1n、”2”、”4°′、8”と対応する各出力D1〜
D8のいずれかが“′H″へ転するものとなっている。
On the other hand, each axis output X1 to X4. Yl~Y3 are each axis X1~
Inverter INI-IN4 for each X4 and Y1-Y3
and IN6 to IN7, these are taken out as parallel binary codes, and these are individually given to encoders E1'JC1r and ENC2 for binary/decimal code conversion, and are converted into the 1st to 4th digits of the binary number. Corresponding human power B1-B
If any of 8 becomes ゛H par (high level), according to the value indicated by these combinations, the decimal number n
Each output D1~ corresponding to 1n, "2", "4°', 8"
Either D8 is to be turned to "'H".

このため、例えば、キー「1」の単一操作では、エンコ
ーダENC+ 、 ENC2の各人力B1がI″H”と
なり、これに応じて各出力D1のみが”HI+へ転する
ため、各出力D1〜D4を各々の入力とするNORゲ)
 G+ * Gzの出力はIILI+になると共に、エ
ンコーダENC,の各入力B1〜B8を入力とするNO
RゲートG3、および、エンコーダENC2の各人力B
1〜B4を入力とするNORグー)G4の出力も”LI
+となり、これらのうち対応するものの出力を各々入力
とする排他的論理和(以下、EXOR)ゲートG5+G
6の出力は”L“を維持し、これらを入力とするORグ
ー)G7の出力も゛Lパのままでちり、複数のキーを同
時に操作したことを示す重複信号DDは送出されない。
For this reason, for example, with a single operation of the key "1", each human power B1 of encoders ENC+ and ENC2 becomes I"H", and in response, only each output D1 changes to "HI+", so each output D1~ NOR game with D4 as each input)
G+ * The output of Gz becomes IILI+, and the output of NO which inputs each input B1 to B8 of encoder ENC,
Each human power B of R gate G3 and encoder ENC2
The output of G4 is also “LI”.
+, and an exclusive OR (hereinafter referred to as EXOR) gate G5+G receives the outputs of the corresponding ones among these as inputs.
The output of G7 remains low, and the output of G7 remains low, and no redundant signal DD indicating that a plurality of keys were operated at the same time is sent out.

なお、他のキーを単一に操作したときも、エンコーダE
NC1,ENC2の入力B1〜B4は、いずれか一つの
みがIIHllへ転じ、並列2進コードによって示され
る値が“0001”、0010”、”0100−100
0” のいずれかとなり、10進数の′°1′”。
Note that even when other keys are operated singly, the encoder E
Only one of the inputs B1 to B4 of NC1 and ENC2 is transferred to IIHll, and the values indicated by the parallel binary code are "0001", 0010", and "0100-100.
0”, decimal ’°1’”.

2′”11411.“8″ 中のいずれか、すなわち、
”2nパとなるため、出力D1〜D4中のいずれかが必
ずH”となり、重複番号DDの送出が行彦われない。
2′”11411.Any of “8”, i.e.
Since the output is ``2n,'' one of the outputs D1 to D4 is always H, and the duplicate number DD is not sent out.

以上に対し、複数のキーを同時に操作すれば、各軸出力
X1〜X4.Yl〜Y3中の少なくとも一方が同時に重
複して”LI+となり、エンコーダENC1tENC2
中の少なくとも一方の入力B1〜B4中のいずれか複数
が”H“へ転じ、並列2進コードにより示される値が2
n”以外のものとなる。
In contrast to the above, if multiple keys are operated simultaneously, each axis outputs X1 to X4. At least one of Yl to Y3 overlaps at the same time and becomes "LI+", and encoder ENC1tENC2
At least one of the inputs B1 to B4 changes to "H", and the value indicated by the parallel binary code becomes 2.
It will be something other than "n".

このため、エンコーダlNCl 、 ENCZ中の少な
くとも一方の出力D1〜D8は、すべてが”L”を維持
し、NANDゲートG1+G2中の少なくとも一方の出
力が”H”を保つものとなj)、EXORゲートG5゜
G6中の少なくとも一方が出力を“H“′へ転じ、これ
がORグー)GWを介しHI+の重複信号DDとして送
出される。
Therefore, at least one of the outputs D1 to D8 of the encoders INCl and ENCZ all maintain "L", and at least one output of the NAND gates G1+G2 maintains "H" j), and the EXOR gate At least one of G5 and G6 changes its output to "H"', which is sent out as a HI+ duplicate signal DD via the ORG (G) and GW.

したがって、キーボードKB中のキーが単一に操作され
たか否かの検出が行なわれ、重複信号DDの送出に応じ
、ダイヤル発信の強制切断等を行なうことが自在とカリ
、交換機の誤動作を阻止することができる。
Therefore, it is detected whether or not a single key on the keyboard KB has been operated, and in response to the sending of duplicate signals DD, it is possible to forcibly disconnect dialing, etc., thereby preventing malfunction of the exchange. be able to.

また、MF傷信号、交換機側において、例えば、50m
8130以上の連続送出を要求しており、これより短時
間であれば、MF傷信号受信が不確実となるため、反転
入力形のM0ゲー)Gs以降が設けてあり、これの入力
へNORゲートG4 r G2の出力を与え、これらが
”L′となるのに応じてH′”へ転するMのゲートG8
の出力により、抵抗器R1を介してコンデンサC,を充
電し、これの端子電圧を抵抗器R2を介してシュミット
・トリガ特性を有するインバータINgへ与え、キーの
単一操作が50rrlC以上継続したときにインバータ
IN8の出力を”L”へ転するものとし、これを正規操
作を示す正常信号NDとして送出するものとなっている
In addition, the MF damage signal, for example, 50m on the exchange side.
8130 or more is required, and if it is shorter than this, the reception of the MF flaw signal becomes uncertain. Therefore, an inverted input type M0 gate (Gs and later) is provided, and a NOR gate is connected to the input of this. G4 r Gate G8 of M which gives the output of G2 and switches to H' as these become "L"
The output of the capacitor C is charged through the resistor R1, and the terminal voltage of this is applied to the inverter INg having Schmitt trigger characteristics through the resistor R2, and when a single key operation continues for 50rrlC or more. The output of the inverter IN8 is then changed to "L", and this is sent as a normal signal ND indicating normal operation.

したがって、正常信号NDに応じ、キーの操作状況が規
定時間以上であることを検出し、次桁以降のダイヤル発
信を許容する等の制御を行なうことが自在となる。
Therefore, in response to the normal signal ND, it is possible to detect that the key operation status is longer than the specified time and perform control such as allowing dialing from the next digit onwards.

第2図は、他の実施例を示す公衆電話機のブロック図で
あり、線路端子Ll+ L2に対し、フックスイッチH
8’を介してベル回路BELが接続され、。
FIG. 2 is a block diagram of a public telephone showing another embodiment, in which hook switch H is connected to line terminal Ll+L2.
A bell circuit BEL is connected via 8'.

これによって着信の報知が行なわれるものとなっており
、オフフックを行なうと、フックスイッチH8’、ルー
プ監視回路LSC,ダイオードブリッジDB 、電源回
路PS、および、切断回路CBを介し、通話回路TKO
により直流ループが閉成され、線路端子LIIL2の極
性にかかわらずダイオードブリッジDBにより一定極性
となったループ電流が電源回路psへ通じ、これに応じ
て同回路psが局部電源の供給を開始し、制御部CNT
およびダイヤル回路DICが動作状態へ入るものとなっ
ている。
This notifies you of an incoming call, and when you go off-hook, the call circuit TKO
The DC loop is closed, and the loop current, which has a constant polarity due to the diode bridge DB regardless of the polarity of the line terminal LIIL2, passes to the power supply circuit ps, and in response, the circuit ps starts supplying local power, Control unit CNT
and the dial circuit DIC enters the operating state.

また、制御部CNTは、マイクロプロセッサおよびメモ
リ等により構成され、フックスイッチH8”の作動に応
じてイニシャライズのうえ制御動作を開始し、押ボタン
ダイヤル用のキーボードKBからの各X軸出力X1〜X
4および各Y軸出力Y1〜Y3を取り出し、マトリクス
状に配列されたキー「1」〜r9J、r*J、rOJ、
reJ中のいずれか一つのみが単一操作されたか、また
は、いずれかの複数が同時に操作されたかを監視してお
り、重複操作と判断すれば、ダイヤル回路DICを制御
して動作を停止させると共に、切断回路CBを制御して
これの中のスイッチング素子をオフとし、直流ループを
開放して交換機を復旧させ、ダイヤル発信を阻止するも
のとなっている。
In addition, the control unit CNT is composed of a microprocessor, memory, etc., and initializes and starts control operation in response to the operation of the hook switch H8'', and outputs each of the X-axis outputs X1 to X from the pushbutton dial keyboard KB.
4 and each Y-axis output Y1 to Y3, and keys "1" to r9J, r*J, rOJ, arranged in a matrix,
It monitors whether only one of the reJs is operated as a single operation, or whether multiple operations are performed at the same time, and if it is determined that there is a duplicate operation, the dial circuit DIC is controlled to stop the operation. At the same time, it controls the disconnection circuit CB to turn off the switching element therein, opens the DC loop, restores the exchange, and prevents dialing.

なお、制御部CNTが正常なキーの操作と判断すれば、
ダイヤル発信が許容され、例えば、キー「1」の操作で
はX軸出力X1およびY軸出力Y1が同時に信号を生じ
、これに応じてダイヤル回路DICが11」を示す周波
数組み合せのMF侶号SDを送出すると共に、ダイヤル
シャント信号SSを送出し、送出回路SSCへこれらを
与えるため、同回路SSCを介してMF倍信号線路端子
り、’ 、 L2へ送出されると共に、所定レベルへ減
衰されたMF倍信号通話回路TKOへ送出され、以降、
所望のキーを順次操作することにより同様のMF信号送
出が碌され、ダイヤル発信が行なわれる。
Note that if the control unit CNT determines that the key operation is normal,
Dial transmission is allowed, for example, when the key "1" is operated, the X-axis output X1 and the Y-axis output Y1 simultaneously generate a signal, and in response, the dial circuit DIC outputs the MF number SD of the frequency combination indicating "11". At the same time, the dial shunt signal SS is sent out, and in order to give these to the sending circuit SSC, the MF signal is sent to the MF double signal line terminal ', L2 via the same circuit SSC, and the MF signal is attenuated to a predetermined level. The signal is sent to the double signal communication circuit TKO, and thereafter,
By sequentially operating desired keys, similar MF signal transmission is completed and dialing is performed.

また、ループ電流の流通および、相手側の応答時と単位
通話時間の経過毎とに交換機から送られて来る転極パル
スを検出するため、ダイオードおよびフォトカブラ等に
よるループ監視回路LSCが設けてあり、これの検出出
力により制御部CNTが直流ループの閉成および開放を
判断すると共に、転極パルスに応じては、投入されて待
機中の硬貨に対する収納制御等を行なうものとなってい
る。
In addition, a loop monitoring circuit LSC using diodes, photocouplers, etc. is installed to detect the flow of loop current and the polarity reversal pulses sent from the exchange when the other party responds and every unit call time elapses. Based on the detection output of this, the control unit CNT determines whether the DC loop is closed or opened, and, depending on the polarity reversal pulse, performs storage control for coins that have been inserted and are waiting.

第3図は、制御部CNT中のプロセッサによる制御状況
のフローチャートであり、キーの操作に応する”5TA
RT”につぎ、メモリの内容をチェックしてダイヤルフ
ラグ” DiFセツ) ? 101を判断し、これがN
(No)であれば、キーの操作時間を監視するためにプ
ロセッサ中へ構成した例えば50m8eCの0タイマー
・セット″102を行なってから、キーボードKBのX
軸出力X1〜X4およびY軸出力Y1〜Y3により各々
毎に構成される並列2進コード″BX + B yをメ
モリへ格納” 103を行なったうえ、プロセッサ中の
”レジスタへ”0001” セット“111を行ない 
NBYとレジスタの内容とを比較”112を行なった結
果が”一致?”113のNであれば、同様にルジスタヘ
゛0010” をセット”121を行ない、NBYとレ
ジスタの内容とを比較”122を行なった後、”一致?
 ” 123もNのときは、同様に6レジスタヘ″’0
100” をセット”131を行ない、”一致?”13
3を一判断する。
FIG. 3 is a flowchart of the control situation by the processor in the control unit CNT, and shows "5TA" in response to key operation.
Next to "RT", check the contents of the memory and set the dial flag "DiF Set"? 101 and this is N
If (No), perform the 0 timer set "102" for example 50m8eC configured in the processor to monitor the key operation time, and then
After carrying out the parallel binary code "BX + B y stored in memory" 103, which is composed of each of the axis outputs X1 to X4 and Y-axis outputs Y1 to Y3, "0001" is set in the "register" in the processor. do 111
Does the result of comparing NBY and the contents of the register "112" match? ``If it is N in 113, set 0010'' in the register in the same way.'' Execute 121 and compare NBY with the contents of the register. After performing 122, ``Match?
” When 123 is also N, similarly write 0 to register 6.
100"Set" 131, "Match?" 13
Make a judgment on 3.

このため、Y軸出力Y1〜Y4中のいずれが一つのみが
信号を生じていれば、コードBYが’ 0001”。
Therefore, if only one of the Y-axis outputs Y1 to Y4 generates a signal, the code BY is '0001'.

0010”、”0100”中ノイずれがであり、ステツ
ブ113 、123 、133中のいずれかがY(YE
S)となり、今度はX軸出力X1〜X4により示される
コードBxについて同様の処理が行なわれる。
0010", "0100", and any one of step 113, 123, 133 is Y (YE
S), and the same process is performed for the code Bx indicated by the X-axis outputs X1 to X4.

す力わち、ステップ141乃至173により、コードB
Xが“0001”、”0010”、”0100”。
In other words, by steps 141 to 173, the code B
X is "0001", "0010", "0100".

”1000”中のいずれかであり、X軸出力X1〜X4
中のいずれか一つのみが信号を生じていれば、ステップ
143 、153 、163 、173のいずれかがY
となり、ステップ102と対応する゛タイムアツプ?″
181がNの間、強勢7う/”CbFセット°“182
を介してステップ103以降を反転し、ステップ181
がYとなれば、強勢フラグ″CbFリセット′183お
よびダイヤルフラグDiFセット”184を行なってか
ら、ループ監視回路LSCによる”転極パルス検出?”
185がNの間は、ステップ101のYを介してステッ
プ101以降を反復し、キーの操作状態復旧まで待機す
る。
One of "1000", X-axis output X1 to X4
If only one of them generates a signal, one of steps 143, 153, 163, and 173 is Y.
Then, ``time up?'' corresponding to step 102 is obtained. ″
While 181 is N, stress 7/"CbF set°"182
Step 103 and subsequent steps are reversed via Step 181
If it becomes Y, after performing the stress flag "CbF reset" 183 and the dial flag DiF set "184", the loop monitoring circuit LSC performs "polarity reversal pulse detection?"
While 185 is N, steps 101 and subsequent steps are repeated via Y in step 101, and the process waits until the key operation state is restored.

キーが復旧し、コードB x + B yの各ビットが
すべてn 011となれば、ステップ113 、123
 、133がすべてNとなり、ダイヤルフラグ”DiF
リセット”191を行々つてから、強勢フラグ” C1
)Fセット?”192のNおよびステップ185のNを
介してステップ101以降を反復し、ステップ185が
Yとなれば通話制御および硬貨収納制御のルーチンへ移
行する。
If the key is restored and each bit of the code B x + B y becomes n 011, steps 113 and 123
, 133 are all N, and the dial flag “DiF
Reset "After performing 191, force flag" C1
)F set? ``Step 101 and subsequent steps are repeated via N in step 192 and N in step 185, and if step 185 becomes Y, the routine shifts to call control and coin storage control.

以上に対し、キーの重複操作によりステップ113 、
123 、133および143 、153 、163 
、173の少なくとも一方のグループがすべてNであれ
ば、コードB x r B y中の少なくとも一方が”
0001”。
In contrast to the above, step 113 is performed by key duplication operation.
123, 133 and 143, 153, 163
, 173 are all N, then at least one of the codes B x r B y is "
0001”.

’0010’”、’0100−”1000”のいずれで
もなく、これによって示される値が“2n″ではないた
め、直ちにステップ191へ移行し、ステップ192の
Yを介し強勢フラグ” C1)Fリセット′”193を
行なってから、6強勢制御” 194により直流ループ
開放を例えば800m8ecの間合な、ペダイヤル発信
を阻止する。
'0010', '0100-'1000', and the value indicated by this is not '2n', so the process immediately moves to step 191 and resets the emphasis flag 'C1)F reset' via Y in step 192' ``After performing 193, 6 force control'' 194 opens the DC loop to prevent pedal transmission at an interval of, for example, 800 m8ec.

ただし、複数のキーを同時に操作しても、プロセッサの
処理速度から見れば、最初は必ず単一操作であり、この
間にステップ113 、123 、133および143
 、153 、163 、173の各グループ中のいず
れかがYとなるため、ステップ181のNを介してステ
ップ182を経由するものとなり、これによってステッ
プ192がYとなる。
However, even if multiple keys are operated at the same time, considering the processing speed of the processor, it is always a single operation at first, and during this time steps 113, 123, 133 and 143 are performed.
, 153, 163, and 173 becomes Y, the process goes through step 182 via N in step 181, and thereby step 192 becomes Y.

したがって、キーの操作が単一であるか否かの検出がな
され、単一操作でないときには、ダイヤル発信の阻止に
より交換機の誤動作が回避されると共に、タイマーによ
り設定した所定時間未満のキー操作では、同様にダイヤ
ル発信が阻止され、交換機側のMF信号受信不確実に基
づく誤動作も回避される。
Therefore, it is detected whether or not the key operation is a single operation, and if the key operation is not a single operation, malfunction of the exchange is avoided by blocking dialing. Similarly, dialing is prevented, and malfunctions due to uncertain reception of MF signals on the exchange side are also avoided.

なお、ダイヤル回路DICは、キーの重複操作に応じて
単一周波のみを送出するものと彦っているため、これが
交換機において無視されるものとなり、ダイヤル番号の
第1桁を重複操作により発信し、第2桁以降を単一操作
により発信すれば、第2桁の「0」を第1桁として交換
機が判断することにより、不正零発信が可能となるおそ
れを生ずるが、これを完全に阻止することができる。
Furthermore, since the dialing circuit DIC only sends out a single frequency in response to duplicate key operations, this is ignored by the exchange, and the first digit of the dial number is not transmitted due to duplicate operations. , if the second and subsequent digits are transmitted by a single operation, there is a risk that the exchange will determine that the second digit "0" is the first digit, making it possible to make unauthorized zero transmissions, but this is completely prevented. can do.

ただし、押ボタンダイヤル用のキーボードKBのみ彦ら
ず、データ端末装置用等のキーボードに対して適用する
こともできると共に、各軸数は状況に応じて定めればよ
く、これらにしたがってエンコーダENCs 、 EN
C2およびステップ111乃至173を選定すればよい
However, it can be applied not only to the keyboard KB for pushbutton dials, but also to keyboards for data terminal devices, etc., and the number of axes for each axis may be determined depending on the situation, and the encoder ENCs, EN
C2 and steps 111 to 173 may be selected.

また、第1図のとおり各輸出力を常時監視し、あるいは
、第3図のとおり周期的に監視しても同様であり、第2
図の制御部CNTは、プロセッサを用いず各種論理回路
の組み合せにより構成してもよい等、種々の変形が自在
である。
Also, the same effect can be obtained by constantly monitoring each export power as shown in Figure 1, or periodically monitoring it as shown in Figure 3.
The control unit CNT shown in the figure can be modified in various ways, such as being configured by a combination of various logic circuits without using a processor.

〔発明の効果〕〔Effect of the invention〕

以上の説明により明らかなとおり本発明によれば、X@
およびY軸の交差点に対しマトリクス状に配列されたキ
ーを有するキーボードにおいて、キーの単一操作か重複
操作かの検出が確実に々され、必要とする対処が容易に
行なえるため、各種用途のキーボードに対する操作監視
上、顕著な効果が得られる。
As is clear from the above explanation, according to the present invention, X@
For keyboards that have keys arranged in a matrix at the intersections of the A remarkable effect can be obtained in monitoring operations on the keyboard.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2図は他
の実施例を示すブロック図、第3図は第2図における制
御状況のフローチャートである。 KB・・・争キーボード、X1〜X4・・・・X軸出力
、Y1〜Y3・・・・Y軸出力、ENCI。 ENC2−−−−エンコーダ、01〜G4@・・・NO
Rゲート、G5 + G6 ・ ・ ・ ・EXORゲ
ート、G7・・−−ORゲート、CNT−Φ・・制御部
。 特許出願人 株式会社田村電機製作所 代理人 山川政樹(ほか2名)
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment, and FIG. 3 is a flowchart of the control situation in FIG. 2. KB...Contest keyboard, X1-X4...X-axis output, Y1-Y3...Y-axis output, ENCI. ENC2---Encoder, [email protected]
R gate, G5 + G6...EXOR gate, G7...-OR gate, CNT-Φ...control section. Patent applicant Tamura Electric Manufacturing Co., Ltd. Agent Masaki Yamakawa (and 2 others)

Claims (1)

【特許請求の範囲】[Claims] 複数のキーをマ) IJクス状に配列しかつ前記各キー
と対応する複数のX軸出力およびY軸出力を有するキー
ボードの前記各出力をX軸およびY軸毎に並列2進コー
ドとして取り出し、前記コードによって示される値が2
nであるか否かにより前記キーの操作が単一であるか否
かを検出することを特徴としたキー操作監視方式。
extracting each output of a keyboard arranged in an IJ box shape and having a plurality of X-axis outputs and Y-axis outputs corresponding to each of the keys as parallel binary codes for each of the X-axis and Y-axis; The value indicated by the code is 2
A key operation monitoring system characterized in that it is detected whether or not the key operation is a single operation based on whether or not the key operation is n.
JP59106489A 1984-05-28 1984-05-28 Key operation monitoring system Pending JPS60251420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59106489A JPS60251420A (en) 1984-05-28 1984-05-28 Key operation monitoring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59106489A JPS60251420A (en) 1984-05-28 1984-05-28 Key operation monitoring system

Publications (1)

Publication Number Publication Date
JPS60251420A true JPS60251420A (en) 1985-12-12

Family

ID=14434869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59106489A Pending JPS60251420A (en) 1984-05-28 1984-05-28 Key operation monitoring system

Country Status (1)

Country Link
JP (1) JPS60251420A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269533A (en) * 1975-12-08 1977-06-09 Nec Corp Double keying prevention circuit
JPS541327B2 (en) * 1976-10-08 1979-01-23

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269533A (en) * 1975-12-08 1977-06-09 Nec Corp Double keying prevention circuit
JPS541327B2 (en) * 1976-10-08 1979-01-23

Similar Documents

Publication Publication Date Title
EP0182554B1 (en) Keyboard arrangements
JP2836759B2 (en) Selection signal sending circuit
JP2728066B2 (en) Unit switching device
JPS60251420A (en) Key operation monitoring system
EP0724813B1 (en) Telecommunication exchange comprising a processor system, and a processor system
CN101605076A (en) Test access point and data link monitoring method
CN101621333B (en) Hardware structure for protecting and switching optical link redundancy in communication system
CN114268516B (en) Slave station address detection device and slave station equipment
JPS60253355A (en) Circuit for preventing foul dial transmission
CN220549024U (en) Power supply system for vehicle and vehicle
GB2167920A (en) Telephone circuit
JPS6365754A (en) Communication equipment incorporating telephone set
JPH05158877A (en) Fault countermeasure system for network system
JPS60250751A (en) Dialing control circuit
JP3061708B2 (en) Intercom equipment
JP2503908B2 (en) Line switching control circuit
KR100217420B1 (en) Mehtod for outputting information in keyphone system
JPS63292743A (en) Optical loop network system
JPH088997A (en) Duplex controller
JPH0795265A (en) Signal selecting circuit
JPS62281653A (en) Bus monitoring device for electronic exchange
JPH03242033A (en) Active/standby switching control system
JPS58114539A (en) Digital transmission line switching device
JPS63109625A (en) Loop network equipment
JPH0460847A (en) Faulty place information report circuit