JPS60250389A - 陰極線管表示装置の窓境界線発生回路 - Google Patents
陰極線管表示装置の窓境界線発生回路Info
- Publication number
- JPS60250389A JPS60250389A JP59101885A JP10188584A JPS60250389A JP S60250389 A JPS60250389 A JP S60250389A JP 59101885 A JP59101885 A JP 59101885A JP 10188584 A JP10188584 A JP 10188584A JP S60250389 A JPS60250389 A JP S60250389A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- window
- gate
- horizontal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/143—Circuits for displaying horizontal and vertical lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、陰極線管(以下、CRTと略称)表示装置に
係り、特に窓の境界線を発生する回路に関する。
係り、特に窓の境界線を発生する回路に関する。
[従来技術]
従来、CR1表示装置において窓の境界線を表示するに
は、画像メモリの項線線に対応する位置にドツトを記憶
することにより行われているが、これではメモリ容量を
大きくしなければならない問題点がある。
は、画像メモリの項線線に対応する位置にドツトを記憶
することにより行われているが、これではメモリ容量を
大きくしなければならない問題点がある。
[発明が解決しようとする問題点コ
本発明は、簡単なハードウェア構成で、窓の境界線を発
生できるCRT表示装置用窓境界線発生回路を提供する
ことを目的とする。
生できるCRT表示装置用窓境界線発生回路を提供する
ことを目的とする。
[問題点を解決するための手段]
本発明は、CR1表示装置の画面走査期間のうち所要の
窓領域に対応する期間節1の状態をとり窓領域に対応し
ない期間節2の状態をとる窓領域指定信号を発生し、こ
の信号とこの信号を遅延させた信号との排他的論理和信
号をタイミング信号として窓の境界線を発生するもので
ある。
窓領域に対応する期間節1の状態をとり窓領域に対応し
ない期間節2の状態をとる窓領域指定信号を発生し、こ
の信号とこの信号を遅延させた信号との排他的論理和信
号をタイミング信号として窓の境界線を発生するもので
ある。
[実施例]
第1図及び第2図は本発明によるCRT表示装成用窓境
界線発生回路の一実施例を示す。この回路は、例えば第
3図に示されているように、CR7表示画面2上に窓4
の水平境界線102及び104並びに垂直境界線106
及び108を発生するものである。第1図において、水
平カウンタ10は文字クロック信号に応じて画面の一行
分の文字数を計数するものであり走査線の水平向位置を
示す。窓領域水平始点レジスタ12は窓4の水平方向始
点XS (第3図参照)を示す信号を記憶する。この信
号は例えばマイクロプロセッサから与えられる。比較器
16は、水平カウンタ10の計数値と窓領域水平始点レ
ジスタ12の内容とを比較し両者が一致したときに高レ
ベル信号をラッチ20のセット端子Sに与える。窓領域
水平終点レジスタ14は、窓4の水平方向終点XE (
第3図参照)を示す信号を記憶する。この信号も例えば
マイクロプロセッサから与えられる。比較器18は、水
平カウンタ10の計数値と窓領域水平終点レジスタ14
の内容とを比較し、両者が一致したときにラッチ20の
リセット端子Rに高しベ・ル信号を与える。ランチ20
はセット端子Sに高レベル信号が与えられると高レベル
信号を発生し始め、リセット端子Rに高レベル信号が与
えられると高レベル信号の発生を停止する。遅延回路2
2はラッチ20の出力信号を1文字サイクル期間遅らせ
るものである。排他的論理和ゲート24はラッチ20の
出力信号と遅延回路22の出力信号との排他的論理和を
とるものである。
界線発生回路の一実施例を示す。この回路は、例えば第
3図に示されているように、CR7表示画面2上に窓4
の水平境界線102及び104並びに垂直境界線106
及び108を発生するものである。第1図において、水
平カウンタ10は文字クロック信号に応じて画面の一行
分の文字数を計数するものであり走査線の水平向位置を
示す。窓領域水平始点レジスタ12は窓4の水平方向始
点XS (第3図参照)を示す信号を記憶する。この信
号は例えばマイクロプロセッサから与えられる。比較器
16は、水平カウンタ10の計数値と窓領域水平始点レ
ジスタ12の内容とを比較し両者が一致したときに高レ
ベル信号をラッチ20のセット端子Sに与える。窓領域
水平終点レジスタ14は、窓4の水平方向終点XE (
第3図参照)を示す信号を記憶する。この信号も例えば
マイクロプロセッサから与えられる。比較器18は、水
平カウンタ10の計数値と窓領域水平終点レジスタ14
の内容とを比較し、両者が一致したときにラッチ20の
リセット端子Rに高しベ・ル信号を与える。ランチ20
はセット端子Sに高レベル信号が与えられると高レベル
信号を発生し始め、リセット端子Rに高レベル信号が与
えられると高レベル信号の発生を停止する。遅延回路2
2はラッチ20の出力信号を1文字サイクル期間遅らせ
るものである。排他的論理和ゲート24はラッチ20の
出力信号と遅延回路22の出力信号との排他的論理和を
とるものである。
垂直カウンタ30は水平同期信号を受けるごとに計数値
を増加させ走査線の垂直方向位置を示すものである。窓
領域垂直始点レジスタ32は窓4の垂直方向始点YS(
第3図参照)を示す信号を記憶する。この信号は例えば
マイクロプロセッサから与えられる。比較器36は、垂
直カウンタ30の計数値と窓領域垂直始点レジスタ32
の内容とを比較し両者が一致したときに高レベル信号を
ランチ40のセット端子Sに与える。窓領域垂直終点レ
ジスタ34は、窓4の垂直方向終点YE(第3図参照)
を閉す信号を記憶する。この信号も例えばマイクロプロ
セッサから与えられる。比較器38は、垂直カウンタ3
0の計数値と窓領域垂直終点レジスタ34の内容を比較
し両者が一致したときに高レベル信号をランチ40のリ
セット端子Rに与える。ラッチ40はセット端子Sに高
レベル信号が与えられると高レベル信号を発生し始め、
リセット端子Rに高レベル信号を与えられると高レベル
信号の発生を停止する。遅延回路42はラッチ40の出
力信号を1水平走査期間遅らせるものである。排他的論
理和ゲート44はラッチ40の出力信号と遅延回路42
の出力信号との排他的論理和をとるものである。AND
ゲート2Gは排他的論理和ゲート24の出力信号とラッ
チ40の出力信号との論理積信号を出力するものであり
、ANDゲート46は排他的論理和ゲート44の出力信
号とランチ20の出力信号との論理積信号を出力するも
のである。
を増加させ走査線の垂直方向位置を示すものである。窓
領域垂直始点レジスタ32は窓4の垂直方向始点YS(
第3図参照)を示す信号を記憶する。この信号は例えば
マイクロプロセッサから与えられる。比較器36は、垂
直カウンタ30の計数値と窓領域垂直始点レジスタ32
の内容とを比較し両者が一致したときに高レベル信号を
ランチ40のセット端子Sに与える。窓領域垂直終点レ
ジスタ34は、窓4の垂直方向終点YE(第3図参照)
を閉す信号を記憶する。この信号も例えばマイクロプロ
セッサから与えられる。比較器38は、垂直カウンタ3
0の計数値と窓領域垂直終点レジスタ34の内容を比較
し両者が一致したときに高レベル信号をランチ40のリ
セット端子Rに与える。ラッチ40はセット端子Sに高
レベル信号が与えられると高レベル信号を発生し始め、
リセット端子Rに高レベル信号を与えられると高レベル
信号の発生を停止する。遅延回路42はラッチ40の出
力信号を1水平走査期間遅らせるものである。排他的論
理和ゲート44はラッチ40の出力信号と遅延回路42
の出力信号との排他的論理和をとるものである。AND
ゲート2Gは排他的論理和ゲート24の出力信号とラッ
チ40の出力信号との論理積信号を出力するものであり
、ANDゲート46は排他的論理和ゲート44の出力信
号とランチ20の出力信号との論理積信号を出力するも
のである。
第4図は第1図の回路の各部の信号波形を示す。
次に、第4図を参照しながら、第1図の回路の動作を説
明する。ラッチ20は、水平カウンタ10の出力信号が
レジスタ12に記憶された窓水平方向始点XSに一致し
た時点からレジスタ14に記憶された窓水平方向終点X
Eに一致する時点まで高レベル信号を発生する。従って
、ラッチ20は窓の水平領域を指定する信号を発生する
ことになる(第4図(A)参照)。遅延回路22はラッ
チ20の出力信号を一文字サイクル期間遅延させた信号
を発生するから、排他的論理和ゲート24は、窓の水平
方向始点XS及び終点XEからそれぞれ1文字サイクル
の間高レベル信号を発生する。
明する。ラッチ20は、水平カウンタ10の出力信号が
レジスタ12に記憶された窓水平方向始点XSに一致し
た時点からレジスタ14に記憶された窓水平方向終点X
Eに一致する時点まで高レベル信号を発生する。従って
、ラッチ20は窓の水平領域を指定する信号を発生する
ことになる(第4図(A)参照)。遅延回路22はラッ
チ20の出力信号を一文字サイクル期間遅延させた信号
を発生するから、排他的論理和ゲート24は、窓の水平
方向始点XS及び終点XEからそれぞれ1文字サイクル
の間高レベル信号を発生する。
ラッチ40は、垂直カウンタ30の出力信号がレジスタ
32に記憶された窓垂直方向始点YSに一致した時点か
らレジスタ34に記憶された窓垂直方向終点YEに一致
する時点まで高レベル信号を発生する。従って、ランチ
40は窓の垂直領域を指定する信号を発生することにな
る(第4図(D)参照)。遅延回路42はラッチ40の
出力信号を1水平走査期間遅らせた信号を発生するから
、排他的論理和ゲート44は、窓の垂直方向始点ys及
び終点YEからそれぞれ1水平走査期間高レベル信号を
発生する。
32に記憶された窓垂直方向始点YSに一致した時点か
らレジスタ34に記憶された窓垂直方向終点YEに一致
する時点まで高レベル信号を発生する。従って、ランチ
40は窓の垂直領域を指定する信号を発生することにな
る(第4図(D)参照)。遅延回路42はラッチ40の
出力信号を1水平走査期間遅らせた信号を発生するから
、排他的論理和ゲート44は、窓の垂直方向始点ys及
び終点YEからそれぞれ1水平走査期間高レベル信号を
発生する。
ANI)ゲート26は、排他的論理和ゲート24の出力
信号とラッチ40から出力される窓垂直領域指定信号と
の論理積をとることにより、各水平走査期間のいずれに
も発生される水平方向始点XS及び終点XEから゛の1
文字サイクル期間のパルスのうちから窓の垂直領域に含
まれるもののみを選択する。従って、ANDゲート26
の出力パルス206及び208(第4図(G)参照)は
それぞれ窓4の垂直線106及び108(第3図参照)
に対応するものとなる。
信号とラッチ40から出力される窓垂直領域指定信号と
の論理積をとることにより、各水平走査期間のいずれに
も発生される水平方向始点XS及び終点XEから゛の1
文字サイクル期間のパルスのうちから窓の垂直領域に含
まれるもののみを選択する。従って、ANDゲート26
の出力パルス206及び208(第4図(G)参照)は
それぞれ窓4の垂直線106及び108(第3図参照)
に対応するものとなる。
ANDゲート46は、排他的論理和ゲート44の出力信
号とラッチ20から出力される窓水平領域指定信号との
論理積をとることにより、1つの水平走査期間全体にわ
たるパルスから窓の水平領域に含まれる部分だけを取り
出す。従って、ANDゲート46の出力パルス202及
び204第4図(H)参照)はそれぞれ窓4の水平線1
02及び104(第3図参照)に対応するものとなる。
号とラッチ20から出力される窓水平領域指定信号との
論理積をとることにより、1つの水平走査期間全体にわ
たるパルスから窓の水平領域に含まれる部分だけを取り
出す。従って、ANDゲート46の出力パルス202及
び204第4図(H)参照)はそれぞれ窓4の水平線1
02及び104(第3図参照)に対応するものとなる。
ANDゲート26の出力パルスは1文字幅あるので、こ
のパルスで直接CRTを駆動すると1文字幅の垂直線が
表示されることとなる。これでは太すぎて困るという場
合に使用されるのが第2図の回路である。第2図におい
て、指令レジスタ50は境界線発生を必要とする1文字
中の水平ドツト位置を記憶するものであり、例えば4番
目のドツト位置を記憶する(これは、どのドツト位置で
も選択できこの例には限定されない)。ドツト・カウン
タ52はドツト・クロックに応じて1文字の水平方向ド
ツト数まで計数する。比較器54は指令レジスタ50の
内容とドツト・カウンタ52の計数値とが一致したとき
に高レベル信号を発生する。ANDゲート56は第1図
のANDゲート26の出力信号と比較器54の出力信号
との論理積をとる。ANDゲート58は第1図のAND
ゲート46の出力信号と比較器54の出力信号との論理
積をとる。NOT回路60はANDゲート46の出力信
号を反転させる。ラッチ64は、ANDゲート58から
セット端子Sに高レベル信号が与えられたときからAN
Dゲート62からリセット端子Rに高レベル信号が与え
られるまで高レベル信号を発生する。ORゲート・70
はANDゲート56の出力信号とラッチ64の出力信号
との論理和をとるものである。
のパルスで直接CRTを駆動すると1文字幅の垂直線が
表示されることとなる。これでは太すぎて困るという場
合に使用されるのが第2図の回路である。第2図におい
て、指令レジスタ50は境界線発生を必要とする1文字
中の水平ドツト位置を記憶するものであり、例えば4番
目のドツト位置を記憶する(これは、どのドツト位置で
も選択できこの例には限定されない)。ドツト・カウン
タ52はドツト・クロックに応じて1文字の水平方向ド
ツト数まで計数する。比較器54は指令レジスタ50の
内容とドツト・カウンタ52の計数値とが一致したとき
に高レベル信号を発生する。ANDゲート56は第1図
のANDゲート26の出力信号と比較器54の出力信号
との論理積をとる。ANDゲート58は第1図のAND
ゲート46の出力信号と比較器54の出力信号との論理
積をとる。NOT回路60はANDゲート46の出力信
号を反転させる。ラッチ64は、ANDゲート58から
セット端子Sに高レベル信号が与えられたときからAN
Dゲート62からリセット端子Rに高レベル信号が与え
られるまで高レベル信号を発生する。ORゲート・70
はANDゲート56の出力信号とラッチ64の出力信号
との論理和をとるものである。
第5図は第2図の回路の各部の信号波形を示すものであ
る。次に、第5図を参照しつつ第2図の回路の動作を説
明する。今、指令レジスタ50に文字の水平方向の4番
目のドツト位置が記憶されているとすると、比較器54
は全走査期間にわたって文字の水平方向4番目のドツト
位置に対応する時に高レベル信号を発生する(第5図(
P)参照)。従って、ANDゲート56は、1文字幅の
パルス206及び208から4番目のドツト位置に対応
するパルス(第5図(R)参照)を抽出できる。このよ
うに、ANDゲート56は、1文字幅の垂直線を1ドツ
ト幅の垂直線まで細くする。
る。次に、第5図を参照しつつ第2図の回路の動作を説
明する。今、指令レジスタ50に文字の水平方向の4番
目のドツト位置が記憶されているとすると、比較器54
は全走査期間にわたって文字の水平方向4番目のドツト
位置に対応する時に高レベル信号を発生する(第5図(
P)参照)。従って、ANDゲート56は、1文字幅の
パルス206及び208から4番目のドツト位置に対応
するパルス(第5図(R)参照)を抽出できる。このよ
うに、ANDゲート56は、1文字幅の垂直線を1ドツ
ト幅の垂直線まで細くする。
ANDゲー1−58はANDゲート46の出力パルス2
02の始点から4ドツト時間遅れた時にパルスを発生し
、ANDゲート62はANDゲート46の出力パルス2
02の終点から4ドツト時間遅れたときにパルスを発生
する。従って、ラッチ64はパルス202の始点及び終
点からそれぞれ4ドツト時間遅れた時点を始点及び終点
とするパルス302(第5図(W)参照)を発生する。
02の始点から4ドツト時間遅れた時にパルスを発生し
、ANDゲート62はANDゲート46の出力パルス2
02の終点から4ドツト時間遅れたときにパルスを発生
する。従って、ラッチ64はパルス202の始点及び終
点からそれぞれ4ドツト時間遅れた時点を始点及び終点
とするパルス302(第5図(W)参照)を発生する。
このように、ラッチ64は水平線の始点と終点を垂直線
の位置に整列させる。ORゲート70は、垂直線106
及び108の表示のためにCRTの駆動期間を画定する
ANDゲート56の出力信号と、水平線102及び10
4の表示のためにC,RTの駆動期間を画定するラッチ
64の出力信号とを組合せて(、RTに供給する。従っ
て、ORゲート70の出力信号が高レベルの期間だけC
RTを発光させれば、窓の境界線を表示することができ
る。
の位置に整列させる。ORゲート70は、垂直線106
及び108の表示のためにCRTの駆動期間を画定する
ANDゲート56の出力信号と、水平線102及び10
4の表示のためにC,RTの駆動期間を画定するラッチ
64の出力信号とを組合せて(、RTに供給する。従っ
て、ORゲート70の出力信号が高レベルの期間だけC
RTを発光させれば、窓の境界線を表示することができ
る。
[発明の効果]
以上の説明から明らかなように1本発明によれば簡単な
ハードウェア構成でCRT表示装置に窓の境界線を表示
することができる。
ハードウェア構成でCRT表示装置に窓の境界線を表示
することができる。
第1図及び第2図は本発明による窓境界線発生回路の一
実施例を示すブロック図、 第3図は本発明によりCRT表示画面上に表示される窓
境界線を示す説明図、 第4図は第1図の回路の各部の信号波形を示す波形図、 第5図は第2図の回路の各部の信号波形を示す波形図で
ある。 12・・・・窓領域水平始点レジスタ、14・・・・窓
領域水平終点レジスタ、16.18.36.38.54
・・・・比較器、20.40.64・・・・ラッチ、3
2・・・・窓領域垂直始点レジスタ、34・・・・窓領
域垂直終点レジスタ、22.42・・・・遅延回路、2
4.44・・・・排他的論理和ゲート、26.46.5
6.58.62・・・・ANDゲート、60・・・・N
OT回路、70・・・・ORゲート。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 山 本 仁 朗 (外1名)
実施例を示すブロック図、 第3図は本発明によりCRT表示画面上に表示される窓
境界線を示す説明図、 第4図は第1図の回路の各部の信号波形を示す波形図、 第5図は第2図の回路の各部の信号波形を示す波形図で
ある。 12・・・・窓領域水平始点レジスタ、14・・・・窓
領域水平終点レジスタ、16.18.36.38.54
・・・・比較器、20.40.64・・・・ラッチ、3
2・・・・窓領域垂直始点レジスタ、34・・・・窓領
域垂直終点レジスタ、22.42・・・・遅延回路、2
4.44・・・・排他的論理和ゲート、26.46.5
6.58.62・・・・ANDゲート、60・・・・N
OT回路、70・・・・ORゲート。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 山 本 仁 朗 (外1名)
Claims (1)
- 【特許請求の範囲】 陰極線管表示装置の画面走査期間のうち所要の窓領域に
対応する期間節1の状態をとり、前記窓領域に対応しな
い期間節2の状態をとる窓領域指定信号を発生する回路
と、 前記窓領域指定信号を遅延させる遅延回路と、前記窓領
域指定信号と前記遅延回路の出力信号との排他的論理和
をとる排他的論理和ゲートと、を具備し、前記排他的論
理和ゲートの出力信号をタイミング信号として窓の境界
線を発生することを特徴とする陰極線管表示装置の窓境
界線発生回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59101885A JPS60250389A (ja) | 1984-05-22 | 1984-05-22 | 陰極線管表示装置の窓境界線発生回路 |
KR1019850000885A KR890003034B1 (ko) | 1984-05-22 | 1985-02-13 | 음극선관 표시장치의 창경계선 발생회로 |
CA000478046A CA1236601A (en) | 1984-05-22 | 1985-04-01 | Window borderline generating circuit for crt display |
EP85105721A EP0163177B1 (en) | 1984-05-22 | 1985-05-10 | Window borderline generating circuit for crt display |
DE8585105721T DE3586928T2 (de) | 1984-05-22 | 1985-05-10 | Einrichtung zum generieren von bildfensterseitenlinien fuer eine kathodenstrahlanzeigeeinrichtung. |
IN506/MAS/85A IN165132B (ja) | 1984-05-22 | 1985-07-03 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59101885A JPS60250389A (ja) | 1984-05-22 | 1984-05-22 | 陰極線管表示装置の窓境界線発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60250389A true JPS60250389A (ja) | 1985-12-11 |
JPH0576038B2 JPH0576038B2 (ja) | 1993-10-21 |
Family
ID=14312387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59101885A Granted JPS60250389A (ja) | 1984-05-22 | 1984-05-22 | 陰極線管表示装置の窓境界線発生回路 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0163177B1 (ja) |
JP (1) | JPS60250389A (ja) |
KR (1) | KR890003034B1 (ja) |
CA (1) | CA1236601A (ja) |
DE (1) | DE3586928T2 (ja) |
IN (1) | IN165132B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104447597B (zh) * | 2014-10-26 | 2018-07-31 | 威海迪素制药有限公司 | 一种地克珠利的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56158372A (en) * | 1980-05-10 | 1981-12-07 | Nippon Electric Co | Cursor circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3027272A1 (de) * | 1980-07-18 | 1982-02-11 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur erzeugung einer umrandung |
JPS58142487A (ja) * | 1982-02-18 | 1983-08-24 | Fuji Electric Co Ltd | 特徴抽出装置 |
-
1984
- 1984-05-22 JP JP59101885A patent/JPS60250389A/ja active Granted
-
1985
- 1985-02-13 KR KR1019850000885A patent/KR890003034B1/ko not_active IP Right Cessation
- 1985-04-01 CA CA000478046A patent/CA1236601A/en not_active Expired
- 1985-05-10 DE DE8585105721T patent/DE3586928T2/de not_active Expired - Fee Related
- 1985-05-10 EP EP85105721A patent/EP0163177B1/en not_active Expired - Lifetime
- 1985-07-03 IN IN506/MAS/85A patent/IN165132B/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56158372A (en) * | 1980-05-10 | 1981-12-07 | Nippon Electric Co | Cursor circuit |
Also Published As
Publication number | Publication date |
---|---|
CA1236601A (en) | 1988-05-10 |
DE3586928D1 (de) | 1993-02-11 |
JPH0576038B2 (ja) | 1993-10-21 |
EP0163177A2 (en) | 1985-12-04 |
IN165132B (ja) | 1989-08-19 |
KR890003034B1 (ko) | 1989-08-19 |
DE3586928T2 (de) | 1993-07-15 |
KR850008013A (ko) | 1985-12-11 |
EP0163177A3 (en) | 1989-11-15 |
EP0163177B1 (en) | 1992-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0344621A2 (en) | Plasma display control system | |
US4683469A (en) | Display terminal having multiple character display formats | |
JPS60250389A (ja) | 陰極線管表示装置の窓境界線発生回路 | |
JPS59101697A (ja) | カ−ソル表示方式 | |
SU1587484A1 (ru) | Устройство дл вывода символьной информации на экран электронно-лучевой трубки | |
JPS5937833B2 (ja) | キヤラクタデイスプレイ装置に於けるペ−ジ情報表示方式 | |
JPS5857116B2 (ja) | 陰極線管表示装置の制御回路 | |
SU1312560A1 (ru) | Устройство дл вывода информации на экран электронно-лучевой трубки | |
SU1460738A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
JPS58182193A (ja) | リフレツシユ制御装置 | |
JPS599692A (ja) | Crtデイスプレイの水平走査帰線時間表示方式 | |
SU1495780A1 (ru) | Устройство дл отображени информации на экране видеоконтрольного блока | |
SU1672520A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
JPS62115190A (ja) | 画面表示装置 | |
SU603977A1 (ru) | Способ определени координат изображени на экране индикатора | |
JPS6126869B2 (ja) | ||
SU1550573A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
SU1525727A1 (ru) | Устройство дл отображени информации | |
JPS646546Y2 (ja) | ||
JPH0721358A (ja) | 画像の取り込み装置 | |
JPH0833723B2 (ja) | 表示装置 | |
JPH0387897A (ja) | Crt表示装置のメモリ読出制御回路 | |
JPS61290483A (ja) | 表示コントロ−ラ | |
JPS62161190A (ja) | 同期信号発生回路 | |
JPS645308B2 (ja) |