JPS6024989B2 - Analog square calculation circuit - Google Patents

Description

【発明の詳細な説明】 この発明は、１象限電流乗算器を用いて構成したアナロ
グ二乗演算回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an analog square calculation circuit configured using a one-quadrant current multiplier.

従来、アナログ二乗演算回路を行なうには、四象限乗算
器の２個の入力端子に入力信号を印加し、出力端子より
入力信号の二乗値を得る方法が一般にとられていた。Conventionally, in order to perform an analog square calculation circuit, a method has generally been adopted in which an input signal is applied to two input terminals of a four-quadrant multiplier, and the square value of the input signal is obtained from the output terminal.

しかし四象限乗算器の構成は通常かなり複雑であり、二
乗演算には無駄が多く、コスト面で問題があった。この
発明の目的は、回路的に簡単な１象限電流乗算器を用い
て二乗演算を行なうことができるアナログ二乗演算回路
を提供することにある。However, the configuration of a four-quadrant multiplier is usually quite complex, and squaring operations are wasteful, resulting in problems in terms of cost. An object of the present invention is to provide an analog square calculation circuit that can perform square calculation using a one-quadrant current multiplier that is simple in terms of circuitry.

この発明の原理を第１図を用いて説明する。第１図はこ
の発明の基本的な構成を示したもので、１象限電流乗算
器１０と、第１、第２の電圧−電流変換器１１，１２と
から構成され、入力端子１と第１の定電位点２との間に
与えられる入力電圧信号に対し、出力端子３にその二乗
値、すなわち対称２次関数の出力電流信号が得られるよ
うになつている。１象限電流乗算器１川まその概念を第
２図に示したように例えば第１〜第３の電流入力端子Ｔ
，〜Ｔ３と１個の出力端子Ｔ４を持ち、Ｔ，に流入する
電流値をｉＮ，、Ｔ２より流出する電流値をｉＮ２、Ｌ
より流出する電流値をｉＮ４としたとき、ｉ。The principle of this invention will be explained using FIG. FIG. 1 shows the basic configuration of the present invention, which is composed of a one-quadrant current multiplier 10, first and second voltage-current converters 11, 12, and includes an input terminal 1 and a first With respect to an input voltage signal applied between the constant potential point 2 and the constant potential point 2, the square value of the input voltage signal, that is, the output current signal of a symmetric quadratic function is obtained at the output terminal 3. The concept of a one-quadrant current multiplier is shown in FIG.
,~T3 and one output terminal T4, the current value flowing into T is iN, and the current value flowing out from T2 is iN2, L
When the current value flowing out from i is set to iN4, i.

＝１虫空 ・・・‘１’ＩＮ
３なる電流値ｉ仇すなわちｉＮ，とｉＮ２との積に比例
した電流値を出力端子Ｔ４に得るものである。=1 insect sky...'1'IN
A current value proportional to the product of the current value 3, i.e., iN, and iN2 is obtained at the output terminal T4.

第２図のように表わされる１象限電流乗算器１０の具体
的な構成例を第３図に示す。これはトランジスタＱ，，
Ｑ２からなる第１の可変利得回路３１と、トランジスタ
３，Ｑおよび演算増幅器Ａからなる第２の可変利得回路
３２とを組合わせたものである。すなわち、第１の可変
利得回路３１はＱ，，Ｑ２のェミッタ結合点Ｎ２から流
出する電流値ｉＮ２に対して、Ｑ，，Ｑ２のコレクタに
ｉ，ニ・十ご（海三×，）／ＶＴ．ｉ舵 ，．．
【２｝ｉ２＝・十ご（Ｘ．三×２）／ＶＴ‐ｉＭ
…｛３１なる出力電流が得られるもので、ゲインはＱ
，，Ｑ２のベース電圧ｘ，，＆の差で決定される。但し
、ＶＴ＝ｋＴ／ｑ（ｋはボルッマン定数、Ｔは絶対温度
、ｑは電子の電荷量）を表わす。■，‘３｝式はｘ．と
梅との差の指数関数によって関連づけられているため、
その利得制御特性は非線型となる。第２の可変利得回路
３２は演算増幅器Ａの非反転入力端Ｎ，にトランジスタ
Ｑのコレクタを接続し、Ｑ４のベースに演算増幅器Ａの
出力端Ｎ２を接続して負帰還回路を構成したもので、入
力電流ｉＮ，と出力ｘ２との間には、． １
・ ・・・【４｝ＩＮＩニ・十
ご（梅−Ｘ，）／ＶＴ・ＩＮ３なる関係がある。A specific example of the configuration of the one-quadrant current multiplier 10 shown in FIG. 2 is shown in FIG. This is the transistor Q,,
This is a combination of a first variable gain circuit 31 made up of Q2 and a second variable gain circuit 32 made up of transistors 3, Q and operational amplifier A. In other words, the first variable gain circuit 31 supplies the collectors of Q, , Q2 with i, Ni. ．． i rudder,. ．．
[2}i2=・Jugo (X.3×2)/VT-iM
…{31 output current can be obtained, and the gain is Q
, , is determined by the difference between the base voltages x, , & of Q2. However, VT=kT/q (k is Borckmann's constant, T is absolute temperature, and q is the amount of charge of electrons). ■, '3} formula is x. Because they are related by an exponential function of the difference between and plum,
Its gain control characteristics are nonlinear. The second variable gain circuit 32 has the collector of a transistor Q connected to the non-inverting input terminal N of the operational amplifier A, and the output terminal N2 of the operational amplifier A connected to the base of Q4 to form a negative feedback circuit. , between the input current iN and the output x2. 1
・ ...[4} There is a relationship: INI Ni・Jugo (Plum-X,)/VT・IN3.

すなわち、その利得制御特性は、第１の可変利得制御回
路３１のそれと逆となる。従って、第３図に示すように
第１、第２の可変利得回路３１，３２を絹合せると、【
２１，【４）式よりｉ，＝ｉｏとおけば、‘１｝式が成
立し、１象限電流乗算器となる。That is, its gain control characteristics are opposite to those of the first variable gain control circuit 31. Therefore, when the first and second variable gain circuits 31 and 32 are combined as shown in FIG.
21. From equation (4), if i,=io is set, equation '1} is established and a one-quadrant current multiplier is obtained.

但し、ｉｏ，ｉＮ，，ｉＮ２≧０、ｉＮ３＞０である。
なお、第２図、第３図において基準電位端子公，Ｔ６に
はそれぞれＶｒｅｆ，，Ｖｒｅｆ２（＝ｘ２）なる電位
が与えられ、Ｖｒｅｆ，により端子Ｔ，の電位が決定さ
れ、Ｖｒｅｆ２により端子Ｔ２，Ｌの電位が非反転的に
決定される。However, io, iN,, iN2≧0, iN3>0.
In FIGS. 2 and 3, potentials Vref and Vref2 (=x2) are applied to the reference potential terminal T6, respectively, and Vref determines the potential of the terminal T, and Vref2 determines the potential of the terminal T2, The potential of L is determined in a non-inverting manner.

この発明で用いる１象限電流乗算器１０‘ま第２図、第
３図に示したものに限定されず、要するに少なくとも第
１、第２の電流入力端子Ｔ，，Ｔ２と出力端子Ｔ４を持
ち、Ｔ，に流入する電流値ｉＮ．とＬより流出する電流
値ｉＮ２との積に比例した電流値ｉＮ４が出力端子Ｔ４
に得られるものであればなんでもよい。The one-quadrant current multiplier 10' used in the present invention is not limited to that shown in FIGS. 2 and 3, but has at least first and second current input terminals T, T2 and an output terminal T4, The current value iN. A current value iN4 proportional to the product of current value iN2 flowing out from L is output terminal T4.
Anything that can be obtained is fine.

第１図において、入力端子１に印加される入力電圧信号
ｘ〔Ｖ〕は第１、第２の電圧−電流変換器（以下Ｖ／１
変換器という）に与えられる。In FIG. 1, the input voltage signal x [V] applied to the input terminal 1 is applied to the first and second voltage-current converters (hereinafter referred to as V/1
(referred to as a converter).

これら第１、第２のＶ／１変換器１１，１２は、入力電
圧信号ｘ〔Ｖ〕をｋ〔Ａ／Ｖ〕なる１次の変換係数によ
る直線的結合で電圧−電流変換してｋｘ〔Ａ〕なる電流
信号を得るとともに、この電流信号ｋｘ〔Ａ〕とａ〔Ａ
〕なる正の同一バイアス電流とを、ｋｘ〔Ａ〕を互いに
逆極性に加算し、それぞれ第１、第２の電流信号干ｋｘ
十ａ，十ｋｘ＋ａとして端子Ｔ，，Ｔ２へ結合せしめる
。このとき、端子Ｌから定電流回路１３（後述するよう
にカレントミラー回路でもよい）によりｉＮ３〔Ａ〕な
る一定電流値を引出すようにしておけば、乗算器１０の
出力端子ｔ湖に−ｋ２×２十ａ２ １０＝−ｔず− …【５’なる
出力電流ら、すなわちｘ〔Ｖ〕に対し１次項のない対称
２次関数の電流信号が得られる。These first and second V/1 converters 11 and 12 convert the input voltage signal x [V] into voltage-current by linear combination using a first-order conversion coefficient of k [A/V]. A] is obtained, and this current signal kx[A] and a[A] are obtained.
], and the same positive bias current kx[A] with opposite polarity to each other, the first and second current signals kx
10a, 10kx+a and are coupled to terminals T, , T2. At this time, if a constant current value of iN3 [A] is drawn from the terminal L by the constant current circuit 13 (a current mirror circuit may be used as described later), then the output terminal t of the multiplier 10 is -k2× 20a2 10=-tz-...[5', that is, a current signal of a symmetric quadratic function with no linear term is obtained for x [V].

なお、第１、第２のＶ／１変換器１１，１２は定数を乗
じた電流信号を出力するものでもよく、その定数をｐ，
ｑとおけば｛５’式は１。＝ｐｑ−ｋ＆２十ａ２
．・・｛６｝ＩＮ３となる。Note that the first and second V/1 converters 11 and 12 may output a current signal multiplied by a constant, and the constant is expressed as p,
If we set q, {5' expression is 1. =pq-k&20a2
．． ...{6}IN3.

次にこの発明の具体的な実施例を説明する。Next, specific embodiments of the invention will be described.

第４図はこの発明の第１の実施例であり、特に第１、第
２のＶ／１変換器１１，１２を具体的に示している。第
４図において、第１のＶ／１変換器１１は第１の演算増
幅器Ａ，と第１〜第４の抵抗ｒ，〜ｒ４によって構成さ
れ、第２のＶ／１変換器１２は第５の抵抗ｒ５と第１の
カレントミラー回路ＣＭ，を主体として構成される。FIG. 4 shows a first embodiment of the present invention, specifically showing the first and second V/1 converters 11 and 12. In FIG. 4, the first V/1 converter 11 is composed of a first operational amplifier A and first to fourth resistors r, to r4, and the second V/1 converter 12 is composed of a fifth The main components are a resistor r5 and a first current mirror circuit CM.

なお、第４の抵抗て４の他端はカレントミラー回路ＣＭ
，の入力端と同電位Ｖ，に保たれている。今、抵抗和，
〜ｒ５の値をそれぞれ同じ記号で表わすと、端子Ｔ，に
流入する電流ｉＮ，は、．川＝−くる十号）‐声
イ７１ 一方、第５の抵抗ｒ５を流れる電流ｉｒ５は、ｉｒ５＝
と仏 …｛８｝ｒ５となる。Note that the other end of the fourth resistor 4 is a current mirror circuit CM.
, is maintained at the same potential V as the input terminal of . Now, the resistance sum,
If the values of ~r5 are each represented by the same symbol, the current iN flowing into the terminal T is . River = -Kuru 10) -Voice
A71 On the other hand, the current ir5 flowing through the fifth resistor r5 is ir5=
and Buddha...{8} r5.

従って、カレントミラー回路ＣＭ，の電流増幅率をＱ，
とおくと、端子Ｔ２より流出する電流ｉＮ２は、ＩＮ２
＝ＱＩ１ｒ５ Ｑ，（ｘ−Ｖ，） …■ｒ５となる
。Therefore, the current amplification factor of the current mirror circuit CM, is Q,
Then, the current iN2 flowing out from the terminal T2 is IN2
=QI1r5 Q, (x-V,)...■r5.

従って、ｍ，‘７｝，【９｝式より出力電流ｊｏはとな
り、ｒ，＝ｒ４とすると、し＝ｒ．言竿亭ｉ…（で−Ｖ
ｒ） …（１１）となる。Therefore, m,'7}, from the formula [9}, the output current jo becomes, and if r,=r4, then shi=r. Kototei i...(de-V
r) ...(11).

この場合、【６ー式におけるｋ，ａはｋ＝ノ Ｑ１ｒ２
…（１２）ｒ・ 「３ ｒ５ Ｐｑと
なる。第１のカレントミラー回路ＣＭ，は、第４図の例
では第２、第３の演算増幅器Ａ２，Ａ３と第６、第７の
抵抗ｒ６，ｒ７によって構成されている。In this case, [k and a in equation 6 are k=no Q1r2
...(12) r・'3 r5 Pq.The first current mirror circuit CM, in the example of FIG. r7.

なお、第３の演算増幅器んは基本的にはなくともよし、
。このとき、カレントミラー回路ＣＭ，の電流増幅率０
１はＱＩ＝声量・主事 …（１４）で表わ
される。Note that the third operational amplifier is basically not necessary.
. At this time, the current amplification factor of the current mirror circuit CM is 0.
1 is expressed as QI=voice volume/master (14).

なお、１象限電流乗算器１０が第３図のように構成され
ている場合、端子Ｔ２の電位はｉＮ２によって変化する
ため、これを放置すると出力に誤差が生じる。Note that when the one-quadrant current multiplier 10 is configured as shown in FIG. 3, the potential of the terminal T2 changes depending on iN2, so if this is left unchecked, an error will occur in the output.

しかし、第４図に示すように第１のカレントミラー回路
ＣＭ，に第３の演算増幅器んを付加し、その反転入力端
を端子Ｔ２に、またその出力端を端子Ｌの電位を決定す
る基準電位端子Ｌにそれぞれ接続し、非反転入力端に端
子２に対してＶ，なる電位差の電位を与えれば、Ｔ２の
電位、すなわち第２の演算増幅器Ａ２の非反転入力端の
電位はＶ，に安定化され、またカレントミラー回路ＣＭ
，の入力端の電位もＶ，に安定化されるので、出力の誤
差は生じなくなる。また、この場合抵抗ｒ４の他端と第
３の演算増幅器Ａ３の非反転入力端とを共通接続してＶ
，の電位を与えるようにすると、Ｖ，のドリフト等に対
し全体がバランスしたまま動作点が移動するので誤差を
より少なくできる。However, as shown in FIG. 4, a third operational amplifier is added to the first current mirror circuit CM, and its inverting input terminal is connected to the terminal T2, and its output terminal is used as a reference for determining the potential of the terminal L. If they are connected to potential terminals L and a potential difference of V with respect to terminal 2 is applied to the non-inverting input terminal, the potential of T2, that is, the potential of the non-inverting input terminal of the second operational amplifier A2, becomes V. Stabilized and also current mirror circuit CM
Since the potential at the input end of , is also stabilized to V, no error occurs in the output. In this case, the other end of the resistor r4 and the non-inverting input end of the third operational amplifier A3 are commonly connected to
By applying a potential of , the operating point moves while keeping the whole balanced against the drift of V, etc., so errors can be further reduced.

第５図はこの発明の第２の実施例で、第４図における第
１のカレントミラー回路ＣＭ，を第１、第２のトランジ
スタＱ，．，Ｑ，２からなるカレントミラー回路ＣＭ，
′に層換えたものである。ＶＥＥは第２の定電位点とし
ての定電圧源である。このカレントミラー回路ＣＭ．′
の電流ゲインＱ，となるため、ｉｏは（１１）式よりｉ
。FIG. 5 shows a second embodiment of the invention, in which the first current mirror circuit CM in FIG. 4 is connected to first, second transistors Q, . , Q, a current mirror circuit CM consisting of 2,
’. VEE is a constant voltage source serving as a second constant potential point. This current mirror circuit CM. ′
Therefore, io becomes i from equation (11).
.

＝ｒ．ｒ３ｒら５ ｊＮ３（で−Ｖ．２） ‐‐
‐（１５）となる。この場合、抵抗ｒ４の他端をカレン
トミラー回路ＣＭ，′の入力側トランジスタＱ，．と同
様にコレク夕とベースが接続されたいわゆるダイオード
接続の第３のトランジスタＱ．３またはダイオードを介
してＶＥＥに接続すれば、カレントミラ−回路ＣＭ，′
の入力端の電位Ｖ，を常に一致させることができる。=r. r3r et al. 5 jN3 (at-V.2) --
-(15). In this case, the other end of the resistor r4 is connected to the input side transistors Q, . A so-called diode-connected third transistor Q. whose collector and base are connected similarly to Q. 3 or if connected to VEE via a diode, a current mirror circuit CM,'
It is possible to always match the potentials V at the input terminals of the two terminals.

第６図は第５図の構成を直流的により安定化させたこの
発明の第３の実施例で、抵抗ｒ４の他端を第４、第５の
トランジスタＱ，４，Ｑ，５からなる第２のカレントミ
ラー回路ＣＭ２の入力端に接続し、このカレントミラー
回路ＣＭ２の出力端を１象限電流乗算器１０の第３の電
流入力端子Ｔ３に接続して、端子Ｔ３から抵抗ｒ４を流
ぜれる電流値Ｖ，／ｒ４に定数。FIG. 6 shows a third embodiment of the present invention in which the configuration of FIG. 5 is made more stable in terms of direct current. The output terminal of this current mirror circuit CM2 is connected to the third current input terminal T3 of the one-quadrant current multiplier 10, and the resistor r4 is caused to flow from the terminal T3. Current value V, /r4 is a constant.

２を乗じた電流ｉＮ３を引出すようにしたものである。A current iN3 multiplied by 2 is drawn out.

第２のカレントミラー回路ＣＭ２は、この例では出力側
トランジスタＱ．５がダブルェミツタであり、その電流
増幅率Ｑ２が２であるため、，Ｎ３：Ｑ２・Ｖ，／ｒ４
＝２Ｖ，／ｒ４ …（１６）となる。従って（
１１）式はｉ。In this example, the second current mirror circuit CM2 includes an output side transistor Q. Since 5 is a double emitter and its current amplification factor Q2 is 2, ,N3:Q2・V,/r4
=2V,/r4 (16). Therefore (
11) The formula is i.

＝宏羊毛等．（之−Ｖ・２） ‐‐‐（１７）となり、
ｒ４＝ｒ，より・０：毎羊毛．（で−Ｖ・２） ‐
‐‐（１８）となる。= Hiroshige et al. (之-V・2) ---(17),
r4=r, 0: Every wool. (De-V・2) -
--(18).

ここで、（１８）式の直流分ｉｏｃ、すなわちｘ＝０に
おけるｉｏの値は，。Here, the DC component ioc of equation (18), that is, the value of io at x=0, is:

Ｃ＝Ｑ，ｒ２ Ｖ， …（１９）公
３ て５となり、（１１）式におけるｉｏの直流分Ｑ，
ｒ２ Ｖ，２ ．．．（２０）ＩＤ
Ｃ＝ｒｌ ｒ３ ｒ５ １Ｎ３に比べ不安定要因
が減って、より安定化されることがわかる。C=Q, r2 V, ... (19) public 3 becomes 5, and the DC component Q of io in equation (11),
r2 V,2. ．． ．． (20) ID
C=rl r3 r5 It can be seen that the instability factor is reduced compared to 1N3, and it becomes more stable.

なお、第２のカレントミラー回路ＣＭ２は第４図におけ
る第１のカレントミラー回路ＣＭ，と同様の構成のもの
でもよい。Note that the second current mirror circuit CM2 may have the same configuration as the first current mirror circuit CM in FIG. 4.

その場合の電流増幅率ｏ２は任意に選べるから（１７）
，（１９）式はそれぞれｂ＝は２一三ｌｒ王寺４Ｖ．（
ズ−Ｖ・２）‐‐‐（２１）ｉ。Ｃ＝〇．ｒ２ Ｖ，
…（２２）Ｑ２ ｒ３ ｒ５
となる。In that case, the current amplification factor o2 can be chosen arbitrarily (17)
, (19), respectively, b = 213lrOji4V. (
Z-V・2)--(21)i. C=〇. r2 V,
...(22)Q2 r3 r5
becomes.

このように第２のカレントミラー回路ＣＭ２を設けるこ
とによって、出力電流ｉｏの直流分ｉ。By providing the second current mirror circuit CM2 in this manner, the DC component i of the output current io.

ｃを安定化できるが、次のようにすればｉｏｃを除去す
ることも可能である。すなわち、第６図に示すように第
２のカレントミラー回路ＣＭ２の入力端にＱ３ ＝Ｑュ
「リ ム …（２３）Ｑ２
ｒ３ ｒ５なる電流増幅率の第３のカレントミラー
回路ＣＭ３の入力端を接続し、このカレントミラー回路
ＣＭ３の出力端を１象限電流乗算器１０の出力端子Ｔ４
３に接続して、抵抗ｒ４を流れる電流値Ｖ，／ｒ４に定
数Ｑ３ を乗じた電流Ｑ３Ｖ，／ｒ４を出力電流ｉｏか
ら差引くのである。すなわち、Ｑ，ｒ２ Ｖ，Ｑ３ Ｖ
， ＩＤＣニニ Ｑ２ ｒ３ ｒ５ ｒ４Ｑ，
ｒ２ Ｖ」 Ｑ， ｒ２ ｒＩ Ｖ」Ｑ２ ｒ３
ｒ５ Ｑ２ ｒ３ ｒ５ ｒ４：０となる。Although c can be stabilized, it is also possible to remove ioc as follows. That is, as shown in FIG. 6, the input terminal of the second current mirror circuit CM2 is
The input terminal of a third current mirror circuit CM3 with a current amplification factor of r3 and r5 is connected, and the output terminal of this current mirror circuit CM3 is connected to the output terminal T4 of the one-quadrant current multiplier 10.
3, and the current value V,/r4 flowing through the resistor r4 multiplied by a constant Q3, that is, the current Q3V,/r4, is subtracted from the output current io. That is, Q, r2 V, Q3 V
, IDC Nini Q2 r3 r5 r4Q,
r2 V"Q, r2 rI V"Q2 r3
r5 Q2 r3 r5 r4:0.

実用的には、ｒ，＝ｒ２＝ｒ３＝ｒ４＝ｒ５とし、Ｑ・
＝１，Ｑ２＝２とすると、第３のカレントミラー回路Ｃ
Ｍ３の電流増幅率Ｑ３ は、（２３）式よりＱ３ ＝１
′２となるので、第３のカレントミラー回路ＣＭ３は図
のように第６〜第８のトランジスタＱ，６，Ｑ．７，Ｑ
，８からなる簡単なもので構成できる。Practically speaking, let r, = r2 = r3 = r4 = r5, and Q.
=1, Q2=2, the third current mirror circuit C
The current amplification factor Q3 of M3 is Q3 = 1 from equation (23).
'2, the third current mirror circuit CM3 includes the sixth to eighth transistors Q, 6, Q. 7,Q
, 8.

なお、Ｖｃｃは第３の定電位点としての電圧源であり、
Ｖｃｃ＞ＶＢＥである。第７図は入力電圧信号ｘの交流
分についてのみ二乗演算を行なうようにしたこの発明の
第４の実施例を示したものである。Note that Vcc is a voltage source as a third constant potential point,
Vcc>VBE. FIG. 7 shows a fourth embodiment of the present invention in which the square calculation is performed only on the alternating current component of the input voltage signal x.

すなわち、入力端子１と第１，第５の抵抗ｒ，，ｒ５の
接続点との間に直流分阻止のためのコンデンサＣが挿入
されるとともに、バイアス用抵抗として第８〜第１０の
抵抗ｒ８〜ｒ，。が追加されている。なお、ｒ，，ｒ５
，Ｃの共通接続点に一端が接続された第８の抵抗ｒ８の
他端にはＶ２なる一定の電位が与えられている。また、
第１の演算増幅器Ａ，の非反転入力端に各一端が共通接
続された第９，第１０の抵抗ｒ９，ｒ，ｏの各池端はそ
れぞれ第５，第８の抵抗ｒ５，ｒ８の各池端と同電位Ｖ
，，Ｖ２に保たれている。これらの抵抗ｒ５，ｒ８〜ｒ
・ｏの関係はｒ・ｏ−＆ て９ ｒ５ に選定されている。That is, a capacitor C for DC blocking is inserted between the input terminal 1 and the connection point of the first and fifth resistors r, , r5, and the eighth to tenth resistors r8 are inserted as bias resistors. ~r,. has been added. Note that r,,r5
, C, one end of which is connected to the common connection point of the resistors r8, and the other end of the eighth resistor r8 is applied with a constant potential of V2. Also,
The terminals of the ninth and tenth resistors r9, r, and o, each of which has one end commonly connected to the non-inverting input terminal of the first operational amplifier A, are the terminals of the fifth and eighth resistors r5 and r8, respectively. The same potential as V
,, maintained at V2. These resistances r5, r8~r
・The relationship of o is selected as r・o−& 9 r5.

その他の点は第１〜第３の実施例と同様である。第８図
にこの発明をＲＭＳ検波回路に応用した例を示す。Other points are similar to the first to third embodiments. FIG. 8 shows an example in which the present invention is applied to an RMS detection circuit.

入力端子１０１に与えられる入力信号は、二乗演算回路
１０２および積分器１０１３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
積分器１０３の出力は、演算増幅器１０４とその帰還路
に設けられた二乗演算回路１０５からなる平方器によっ
て１／２案根がとられる。これによって出力端子１０６
に入力信号のＲＭＳ（ＲｏｏｔＭｅａｎＳｑ雌ｒｅ）値
が得られる。このような回路において、二乗演算回路１
０２，１０５にこの発明のアナ。The input signal applied to the input terminal 101 is passed through the square calculation circuit 102 and the integrator 1013 to obtain the root mean square value. The integrator 103 may be of a simple CR integration type.
The output of the integrator 103 is halved by a squarer consisting of an operational amplifier 104 and a square calculation circuit 105 provided in its feedback path. As a result, the output terminal 106
The RMS (RootMeanSq) value of the input signal is obtained. In such a circuit, the square calculation circuit 1
Anna of this invention on 02,105.

グ二乗演算回路を用いれば、回路全体を簡単に構成する
ことができる。以上説明したように、この発明によれば
１象限電流乗算器に若干の回路を付加することによって
四象限乗算器を用いた従釆の構成に比べ大幅に簡略化さ
れた経剤的な構成のアナログ二乗演算回路が得られる。If a squared calculation circuit is used, the entire circuit can be easily configured. As explained above, according to the present invention, by adding some circuits to the one-quadrant current multiplier, a mechanical configuration that is significantly simplified compared to a slave configuration using a four-quadrant multiplier can be realized. An analog square calculation circuit is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明に係るアナログ二乗演算回路の基本構
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４図
〜第７図はこの発明の第１〜第４の実施例を示す図、第
８図はこの発明の応用例としてのＲＭＳ検波回路を示す
図である。 １・・・・・・入力端子、３・・・・・・出力端子、１
０・・・・・・１象限電流乗算器、１１・・・・・・第
１の電圧−電流変換器、１２・・・…第２の電圧−電流
変換器、１３・・・・・・定電流回路、Ａ，〜Ａ３・・
・・・・第１〜第３の演算増幅器、ｒ，〜ｒ，ｏ…・・
・第１〜第１０の抵抗、ＣＭ，（ＣＭ，′）〜ＣＭ３・
・…・第１〜第３のカレントミラー回路、Ｑ，．〜Ｑ，
８……第１〜第８のトランジスタ、ＶＥＥ・・・・・・
第２の定電位点としての電圧源、Ｖ・・・・・・第３の
定電位点としての電圧源、Ｃ・・・・・・コンデンサ。 第１図第２図 第３図 第４図 第５図 第６図 第７図 第８図FIG. 1 is a diagram showing the basic configuration of an analog square calculation circuit according to the present invention, FIG. 2 is a conceptual diagram of a one-quadrant current multiplier, and FIG.
The figure shows a specific configuration example of a one-quadrant current multiplier, FIGS. 4 to 7 show first to fourth embodiments of the present invention, and FIG. 8 shows an example of the application of the present invention. It is a diagram showing an RMS detection circuit. 1...Input terminal, 3...Output terminal, 1
0...1 quadrant current multiplier, 11...1st voltage-current converter, 12...2nd voltage-current converter, 13... Constant current circuit, A, ~A3...
...First to third operational amplifiers, r, ~r, o...
・1st to 10th resistors, CM, (CM,') to CM3・
...First to third current mirror circuits, Q, . ~Q,
8...1st to 8th transistors, VEE...
Voltage source as second constant potential point, V... Voltage source as third constant potential point, C... Capacitor. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8

Claims (1)

【特許請求の範囲】 １ 第１の電流入力端子に流入する電流値と第２の電流
入力端子より流出する電流値との積に比例した電流値を
出力端子に得る１象限電流乗算器と、入力電圧信号を直
線的結合により電圧−電流変換した電流信号と正の等し
いバイアス電流とを上記電流信号を互いに逆極性に加算
した第１、第２の電流信号を得る第１、第２の電圧−電
流変換器とを備え、前記第１、第２の電流信号を前記乗
算器の第１、第２の電流入力端子に結合して前記乗算器
の出力端子に前記入力電圧信号の対称２次関数の出力電
流信号を得るようにしたことを特徴とするアナログ二乗
演算回路。 ２ １象限電流乗算器は、前記バイアス電流に比例した
電流値が流出する第３の電流入力端子を有し、かつその
出力電流がこの第３の電流入力端子より流出する電流値
に対しては反比例するように構成されていることを特徴
とする特許請求の範囲第１項記載のアナログ二乗演算回
路。 ３ 第１の電圧−電流変換器は、入力電圧信号が印加さ
れる入力端子に一端が接続された第１の抵抗と、この第
１の抵抗の他端に反転入力端が接続され、非反転入力端
が第１の定電位点に接続されるとともに１象限電流乗算
器の第１の電流入力端子と同電位に保たれた第１の演算
増幅器と、この演算増幅器の出力端と反転入力端との間
に接続された第２の抵抗と、前記演算増幅器の出力端と
１象限電流乗算器の第１の電流入力端子との間に接続さ
れた第３の抵抗と、前記第１の演算増幅器の反転入力端
に一端が接続された第４の抵抗とから構成され、第２の
電圧−電流変換器は前前記入力端子に一端が接続された
第５の抵抗と、この第５の抵抗の他端に入力端が接続さ
れこの入力端に流入する電流値に定数α＿１を乗じた電
流を１象限電流乗算器の第２の電流入力端子から引込む
第１のカレントミラー回路とから構成され、さらに前記
第４の抵抗の他端は前記第１のカレントミラー回路の入
力端と同電位に保たれ、第１〜第５の抵抗のそれぞれの
値ｒ＿１〜ｒ＿５は実質的に （ｒ＿２ ｒ＿５）／（
ｒ＿１ ｒ＿３）＝α＿１ ｒ＿１＝ｒ＿４を満たすよ
うに選定されていることを特徴とする特許請求の範囲第
１項記載のアナログ二乗演算回路。 ４ 第１のカレントミラー回路は、反転入力端が第５の
抵抗の他端に接続され非反転入力端が１象限電流乗算器
の第２の電流入力端子に接続された第２の演算増幅器と
、この演算増幅器の反転入力端および非反転入力端と出
力端との間にそれぞれ接続された第６、第７の抵抗とか
ら構成され、第６、第７の抵抗値ｒ＿６，ｒ＿７は実質
的に ｒ＿６／ｒ＿７＝α＿１を満たすように選定され
ていることを特徴とする特許請求の範囲第３項記載のア
ナログ二乗演算回路。 ５ 第１のカレントミラー回路は、反転入力端が第５の
抵抗の他端に接続され非反転入力端が１象限電流乗算器
の第２の電流入力端子に接続された第２の演算増幅器と
、この演算増幅器の反転入力端および非反転入力端と出
力端との間にそれぞれ接続された第６、第７の抵抗と、
１象限電流乗算器の第２の電流入力端子に反転入力端が
接続され非反転入力端子に第４の抵抗の他端と同電位が
与えられ、出力端が１象限電流乗算器に設けられた第２
の電流入力端子の電位を決定する基準電位端子に接続さ
れた第３の演算増幅器とから構成され、第６、第７の抵
抗の値は実質的に ｒ＿６／ｒ＿７＝α＿１ に選定されていることを特徴とする特許請求の範囲第３
項記載のアナログ二乗演算回路。 ６ 第１のカレントミラー回路は、コレクタおよびベー
スが第５の抵抗の他端に共通接続されエミツタが第２の
定電位点に接続された第１のトランジスタと、この第１
のトランジスタとベースどうしが結合されコレクタが１
象限電流乗算器の第２の電流入力端子に接続されエミツ
タが第２の定電位点に接続された第２のトランジスタと
から構成されることを特徴とする特許請求の範囲第３項
記載のアナログ二乗演算回路。 ７ 第１のカレントミラー回路は、コレクタおよびベー
スが第５の抵抗の他端に共通接続されエミツタが第２の
定電位点に接続された第１のトランジスタと、この第１
のトランジスタとベースどうしが結合されコレクタが１
象限電流乗算器の第２の電流入力端子に接続されエミツ
タが第２の定電位点に接続された第２のトランジスタと
から構成され、さらに第４の抵抗の他端はコレクタおよ
びベースが結合された第３のトランジスタまたはダイオ
ードを介して第２の定電位点に接続されることを特徴と
する特許請求の範囲第３項記載のアナログ二乗演算回路
。 ８ １象限電流乗算器は、前記バイアス電流に比例した
電流値が流出する第３の電流入力端子を有し、かつその
出力電流がこの第３の電流入力端子より流出する電流値
に対しては反比例するように構成され、第１の電圧−電
流変換器は、入力電圧信号が印加される入力端子に一端
が接続された第１の抵抗と、この第１の抵抗の他端に反
転入力端が接続され、非反転入力端が第１の定電位点に
接続されるとともに１象限電流乗算器の第１の電流入力
端子と同電位に保たれた第１の演算増幅器と、この演算
増幅器の出力端と反転入力端との間に接続された第２の
抵抗と、前記第１の演算増幅器の出力端と１象限電流乗
算器の第１の電流入力端子との間に接続された第３の抵
抗と、前記第１の演算増幅器の反転入力端に一端が接続
された第４の抵抗とから構成され、第２の電圧−電流変
換器は前記入力端子に一端が接続された第５の抵抗と、
この第５の抵抗の他端に入力端が接続されこの入力端に
流入する電流値に定数α＿１を乗じた電流を１象限電流
乗算器の第２の電流入力端子から引込む第１のカレント
ミラー回路とから構成され、第１〜第５の抵抗のそれぞ
れの値ｒ＿１〜ｒ＿５は実質的に （ｒ＿２ ｒ＿５）
／（ｒ＿１ ｒ＿３）＝α＿１ ｒ＿１＝ｒ＿４を満た
すように選定され、さらに第４の抵抗の他端はこの第４
の抵抗に流れる電流値に定数α＿２を乗じた電流を１象
限電流乗算器の第３の電流入力端から引出す第２のカレ
ントミラー回路の入力端に接続されていることを特徴と
する特許請求の範囲第１項記載のアナログ二乗演算回路
。 ９ 第１のカレントミラー回路は、コレクタおよびベー
スが第５の抵抗の他端に共通接続されエミツタが第２の
定電位点に接続された第１のトランジスタと、この第１
のトランジスタとベースどうしが結合されコレクタが１
象限電流乗算器の第２の電流入力端子に接続されエミツ
タが第２の定電位点に接続された第２のトランジスタと
から構成され、第２のカレントミラー回路は、コレクタ
およびベースが第４の抵抗の他端に共通接続されエミツ
タが第２の定電位点に接続された第４のトランジスタと
、この第４のトランジスタとベースどうしが結合されコ
レクタが１象限電流乗算器の第３の電流入力端子に接続
されエミツタが第２の定電位点に接続された第５のトラ
ンジスタとから構成されることを特徴とする特許請求の
範囲第８項記載のアナログ二乗演算回路。 １０ １象限電流乗算器は、前記バイアス電流に比例し
た電流値が流出する第３の電流入力端子を有し、かつそ
の出力電流が第３の電流入力端子より流出する電流値に
対しては反比例するように構成され、第１の電圧−電流
変換器は、入力電圧信号が印加される入力端子に一端が
接続された第１の抵抗と、この第１の抵抗の他端に反転
入力端が接続され非反転入力端が第１の定電位点に接続
されるとともに１象限電流乗算器の第１の電流入力端子
と同電位に保たれた第１の演算増幅器と、この演算増幅
器の出力端と反転入力端との間に接続された第２の抵抗
と、前記第１の演算増幅器の出力端と１象限電流乗算器
の第１の電流入力端子との間に接続された第３の抵抗と
、前記第１の演算増幅器の反転入力端に一端が接続され
た第４の抵抗とから構成され、第２の電圧−電流変換器
は、前記入力端子に一端が接続された第５の抵抗と、こ
の第５の抵抗の他端に入力端が接続されこの入力端に流
入する電流値に定数α＿１を乗じた電流を１象限電流乗
算器の第２の電流入力端子から引込む第１のカレントミ
ラー回路とから構成され、第１〜第５の抵抗のそれぞの
値ｒ＿１〜ｒ＿５は実質的に （ｒ＿２ ｒ＿５）／（
ｒ＿１ ｒ＿３）＝α＿１ ｒ＿１＝ｒ＿４を満たすよ
うに選定され、さらに第４の抵抗の他端はこの第４の抵
抗に流れる電流値に定数α＿２を乗じた電流を１象限電
流乗算器の第３の電流入力端子から引込む第２のカレン
トミラー回路の入力端に接続され、１象限電流乗算器の
出力端子は、入力端が第２のカレントミラー回路の入力
端に接続され第４の抵抗を流れる電流値に α＿３＝（
α＿１ ｒ＿２ ｒ＿４）／（α＿２ ｒ＿３ ｒ＿５
）なる定数α＿３を乗じた電流を前記出力端子に得られ
る出力電流信号から差引く第３のカレントミラー回路の
出力端に接続されることを特徴とする特許請求の範囲第
８項記載のアナログ二乗演算回路。 １１ α＿１＝１であつて、かつ第１のカレントミラー
回路は、コレクタおよびベースが第５の抵抗の他端に共
通接続されエミツタが第２の定電位点に接続された第１
のトランジスタと、この第１のトランジスタとベースど
うしが結合されコレクタが１象限電流乗算器の第２の電
流入力端子に接続されエミツタが第２の定電位点に接続
された第２のトランジスタとから構成され、第２のカレ
ントミラー回路はコレクタおよびベースが第４の抵抗の
他端に共通接続されエミツタが第２の定電位点に接続さ
れた第４のトランジスタと、この第４のトランジスタと
ベースどうしが結合されコレクタが１象限電流乗算器の
第３の電流入力端子に接続され２つのエミツタが第２の
定電位点に接続された第５のトランジスタとから構成さ
れ、第３のカレントミラー回路は、ベースが第４、第５
のトランジスタのベースに接続されエミツタが第２の定
電位点に接続された第６のトランジスタと、この第６の
トランジスタのコレクタにコレクタおよびベースが接続
され２つのエミツタが第３の定電位点に接続された第７
のトランジスタと、この第７のトランジスタとベースど
うしが接続されコレクタが１象限電流乗算器の出力端子
に接続されエミツタが第３の定電位点に探続された第８
のトランジスタとから構成されることを特徴とする特許
請求の範囲第１０項記載のアナログ二乗演算回路。 １２ 第１、第５の抵抗の各一端と入力電圧信号が印加
される入力端子との間にコンデンサが挿入されるととも
に、これら第１、第５の抵抗およびコンデンサの共通接
続点は他端に一定電位が与えられた第８の抵抗の一端に
接続され、第１の演算増幅器の非反転入力端は各他端に
第５、第８の抵抗の他端と同電位が与えられた第９、第
１０の抵抗の各一端に共通接続され、第５、第８，９，
１０抵抗の値ｒ＿５，ｒ＿８，ｒ＿９，ｒ＿１＿０は実
質的に （ｒ＿１＿０）／（ｒ＿９）＝（ｒ＿８）／（
ｒ＿５）を満たすように選定されていることを特徴とす
る特許請求の範囲第３項または第８項記載のアナログ二
乗演算回路。[Claims] 1. A one-quadrant current multiplier that obtains at an output terminal a current value proportional to the product of a current value flowing into a first current input terminal and a current value flowing out from a second current input terminal; First and second voltages to obtain first and second current signals obtained by adding a current signal obtained by voltage-current conversion of an input voltage signal by linear combination and an equal positive bias current to the current signals with opposite polarities. - a current converter for coupling the first and second current signals to the first and second current input terminals of the multiplier to provide a symmetric quadratic of the input voltage signal to the output terminal of the multiplier; An analog square calculation circuit characterized in that an output current signal of a function is obtained. 2. The one-quadrant current multiplier has a third current input terminal from which a current value proportional to the bias current flows out, and whose output current is proportional to the current value flowing out from the third current input terminal. The analog square calculation circuit according to claim 1, characterized in that it is configured to be inversely proportional. 3 The first voltage-current converter includes a first resistor whose one end is connected to an input terminal to which an input voltage signal is applied, an inverting input end connected to the other end of the first resistor, and a non-inverting input terminal. a first operational amplifier whose input terminal is connected to a first constant potential point and kept at the same potential as the first current input terminal of the one-quadrant current multiplier; an output terminal and an inverting input terminal of this operational amplifier; a third resistor connected between the output terminal of the operational amplifier and the first current input terminal of the one-quadrant current multiplier, and the first operation a fourth resistor having one end connected to the inverting input terminal of the amplifier; the second voltage-current converter comprises a fifth resistor having one end connected to the input terminal; and the fifth resistor. A first current mirror circuit has an input terminal connected to the other end and draws a current obtained by multiplying the current value flowing into this input terminal by a constant α_1 from the second current input terminal of the one-quadrant current multiplier, Further, the other end of the fourth resistor is kept at the same potential as the input end of the first current mirror circuit, and the respective values r_1 to r_5 of the first to fifth resistors are substantially (r_2 r_5)/ (
The analog square calculation circuit according to claim 1, wherein the analog square calculation circuit is selected so as to satisfy r_1 r_3)=α_1 r_1=r_4. 4. The first current mirror circuit includes a second operational amplifier whose inverting input terminal is connected to the other end of the fifth resistor and whose non-inverting input terminal is connected to the second current input terminal of the one-quadrant current multiplier. , and sixth and seventh resistors connected between the inverting input terminal and the non-inverting input terminal and the output terminal of this operational amplifier, respectively, and the sixth and seventh resistance values r_6 and r_7 are substantially The analog square calculation circuit according to claim 3, characterized in that the circuit is selected so that r_6/r_7=α_1 is satisfied. 5. The first current mirror circuit includes a second operational amplifier whose inverting input terminal is connected to the other end of the fifth resistor and whose non-inverting input terminal is connected to the second current input terminal of the one-quadrant current multiplier. , sixth and seventh resistors respectively connected between the inverting input terminal and the non-inverting input terminal and the output terminal of the operational amplifier;
The inverting input terminal is connected to the second current input terminal of the one-quadrant current multiplier, the same potential as the other end of the fourth resistor is given to the non-inverting input terminal, and the output terminal is provided to the one-quadrant current multiplier. Second
and a third operational amplifier connected to a reference potential terminal that determines the potential of the current input terminal of the circuit, and the values of the sixth and seventh resistors are substantially selected to be r_6/r_7=α_1. The third claim characterized in
Analog square calculation circuit described in section. 6 The first current mirror circuit includes a first transistor whose collector and base are commonly connected to the other end of the fifth resistor and whose emitter is connected to a second constant potential point;
The transistor and base are coupled together and the collector is 1
and a second transistor connected to the second current input terminal of the quadrant current multiplier and whose emitter is connected to the second constant potential point. Square calculation circuit. 7 The first current mirror circuit includes a first transistor whose collector and base are commonly connected to the other end of the fifth resistor and whose emitter is connected to a second constant potential point;
The transistor and base are coupled together and the collector is 1
A second transistor is connected to the second current input terminal of the quadrant current multiplier, and its emitter is connected to the second constant potential point, and the other end of the fourth resistor has its collector and base coupled. 4. The analog square calculation circuit according to claim 3, wherein the analog square calculation circuit is connected to the second constant potential point via a third transistor or diode. 8. The one-quadrant current multiplier has a third current input terminal from which a current value proportional to the bias current flows out, and whose output current has a current value that flows out from the third current input terminal. The first voltage-to-current converter is configured to be inversely proportional, and includes a first resistor connected at one end to an input terminal to which an input voltage signal is applied, and an inverting input terminal connected to the other end of the first resistor. is connected to the first operational amplifier, the non-inverting input terminal of which is connected to the first constant potential point and kept at the same potential as the first current input terminal of the one-quadrant current multiplier; a second resistor connected between the output terminal and the inverting input terminal; and a third resistor connected between the output terminal of the first operational amplifier and the first current input terminal of the one-quadrant current multiplier. and a fourth resistor, one end of which is connected to the inverting input terminal of the first operational amplifier, and the second voltage-to-current converter includes a fifth resistor, one end of which is connected to the input terminal of the first operational amplifier. resistance and
A first current mirror circuit whose input terminal is connected to the other end of this fifth resistor and draws a current obtained by multiplying the current value flowing into this input terminal by a constant α_1 from the second current input terminal of the one-quadrant current multiplier. The respective values r_1 to r_5 of the first to fifth resistors are substantially (r_2 r_5)
/(r_1 r_3)=α_1 r_1=r_4, and the other end of the fourth resistor is
The current mirror circuit is connected to the input terminal of a second current mirror circuit that draws a current obtained by multiplying the current value flowing through the resistor by a constant α_2 from the third current input terminal of the one-quadrant current multiplier. Analog square calculation circuit according to range 1. 9 The first current mirror circuit includes a first transistor whose collector and base are commonly connected to the other end of the fifth resistor and whose emitter is connected to a second constant potential point;
The transistor and base are coupled together and the collector is 1
a second transistor connected to the second current input terminal of the quadrant current multiplier and whose emitter is connected to the second constant potential point; a fourth transistor that is commonly connected to the other end of the resistor and whose emitter is connected to a second constant potential point; and a fourth transistor whose bases are coupled to each other and whose collector is a third current input of a one-quadrant current multiplier. 9. The analog square calculation circuit according to claim 8, further comprising a fifth transistor connected to the terminal and having an emitter connected to the second constant potential point. 10 The one-quadrant current multiplier has a third current input terminal from which a current value proportional to the bias current flows out, and whose output current is inversely proportional to the current value flowing out from the third current input terminal. The first voltage-to-current converter includes a first resistor having one end connected to an input terminal to which an input voltage signal is applied, and an inverting input terminal connected to the other end of the first resistor. a first operational amplifier whose non-inverting input terminal is connected to a first constant potential point and kept at the same potential as the first current input terminal of the one-quadrant current multiplier; and an output terminal of this operational amplifier. and a third resistor connected between the output terminal of the first operational amplifier and the first current input terminal of the one-quadrant current multiplier. and a fourth resistor, one end of which is connected to the inverting input terminal of the first operational amplifier, and the second voltage-current converter includes a fifth resistor, one end of which is connected to the input terminal of the second operational amplifier. The input terminal is connected to the other end of this fifth resistor, and a first current is drawn from the second current input terminal of the one-quadrant current multiplier by multiplying the current value flowing into this input terminal by a constant α_1. The values r_1 to r_5 of the first to fifth resistors are substantially (r_2 r_5)/(
r_1 r_3) = α_1 r_1 = r_4, and the other end of the fourth resistor multiplies the current value flowing through this fourth resistor by a constant α_2 to the third end of the one-quadrant current multiplier. The output terminal of the one-quadrant current multiplier is connected to the input terminal of the second current mirror circuit drawn from the current input terminal, and the output terminal of the one-quadrant current multiplier is connected to the input terminal of the second current mirror circuit, and the current flows through the fourth resistor. α_3=(
α_1 r_2 r_4)/(α_2 r_3 r_5
) is connected to the output end of a third current mirror circuit that subtracts a current multiplied by a constant α_3 equal to ) from the output current signal obtained at the output terminal. Arithmetic circuit. 11 α_1=1, and the first current mirror circuit has a collector and a base connected in common to the other end of the fifth resistor, and an emitter connected to the second constant potential point.
and a second transistor whose bases are coupled to the first transistor, whose collector is connected to the second current input terminal of the one-quadrant current multiplier, and whose emitter is connected to a second constant potential point. The second current mirror circuit includes a fourth transistor whose collector and base are commonly connected to the other end of the fourth resistor and whose emitter is connected to a second constant potential point, and the fourth transistor and the base. and a fifth transistor whose collectors are connected to the third current input terminal of the one-quadrant current multiplier and whose two emitters are connected to the second constant potential point, and a third current mirror circuit. The base is the 4th and 5th
a sixth transistor connected to the base of the transistor whose emitter is connected to a second constant potential point; and a sixth transistor whose collector and base are connected to the collector of this sixth transistor and whose two emitters are connected to a third constant potential point. connected seventh
and an eighth transistor whose bases are connected to each other, whose collectors are connected to the output terminal of the one-quadrant current multiplier, and whose emitters are connected to the third constant potential point.
11. The analog square calculation circuit according to claim 10, wherein the analog square calculation circuit comprises a transistor. 12 A capacitor is inserted between one end of each of the first and fifth resistors and an input terminal to which an input voltage signal is applied, and a common connection point of these first and fifth resistors and the capacitor is connected to the other end. The non-inverting input terminal of the first operational amplifier is connected to one end of an eighth resistor to which a constant potential is applied, and the non-inverting input terminal of the first operational amplifier is connected to a ninth resistor whose other ends are connected to the same potential as the other ends of the fifth and eighth resistors. , are commonly connected to one end of each of the tenth resistors, and the fifth, eighth, ninth,
The values of 10 resistors r_5, r_8, r_9, r_1_0 are essentially (r_1_0)/(r_9)=(r_8)/(
The analog square calculation circuit according to claim 3 or 8, characterized in that the analog square calculation circuit is selected so as to satisfy (r_5).