JPS6024705A - Fm/pll demodulator - Google Patents

Abstract

PURPOSE:To obtain good FM receiving function by controlling a voltage controlling oscillator of a signal system PLL circuit by other PLL circuit. CONSTITUTION:An AND circuit 9 makes outputs of loop filters 6, 13 as an input, obtains the logical product and inputs its output to a VCO5. The circuit 9, together with a phase comparator 4, the VCO5 and a filter 6, constitutes the first PLL circuit 10 to which a output from an intermediate frequency amplifier 3 is inputted. An error signal from the loop filter 6 of the first PLL circuit 10 and an error signal from the loop filter 13 of the second PLL circuit 14 are inputted to the AND circuit 9, and oscillating frequency of the VCO5 is controlled by an output signal from the AND circuit 9.

Description

【発明の詳細な説明】 本発明はＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｄ　Ｌｏｏｐ）
　Ｋよって周波数変調（ＦＭ）信号を復調するＦＭ／Ｐ
ＬＬ復調器に関するものである。[Detailed Description of the Invention] The present invention uses PLL (Phase Locked Loop)
FM/P demodulates a frequency modulated (FM) signal by K
This relates to an LL demodulator.

従来のこの種の復調器の一例を第１図に示し説明すると
、図において、（１）はアンテナ、（２）はこのアンテ
ナ（１）によシ受信された信号を増幅し、周波数変換を
行なって中間周波（ＩＰ）信号に変換するフロントエン
ド部、（３）はこのフロントエンド部（２）からのＩＰ
倍信号増幅する中間周波増幅器、（４）はこの中間周波
増幅器（３）の出力と電圧制御発振器（ＶＣＯ）　（５
）の出力の位相を比較する位相比較器、（６）はこの位
相比較器（４）の出力を入力とする低域通過ｆ波器より
なるループフィルタで、このループフィルタ（６）の出
力によってＶＣＯ（５１の発振周波数を制御するように
構成されている。そして、一点鎖線で囲んだ部分、すな
わち、位相比較器（４ＪとＶＣＯ（５１およびループフ
ィルタ（６）によってｖ　ｃ　ｏ（５）の出力が中間周
波数に同相、同一周波数になるように制御するフェイズ
・ロックド・ループ（ＰＬＬ　）回路（７］を構成して
いる。An example of a conventional demodulator of this type is shown in Fig. 1. In the figure, (1) is an antenna, and (2) is a device that amplifies the signal received by the antenna (1) and performs frequency conversion. A front end section (3) converts the IP signal from this front end section (2) into an intermediate frequency (IP) signal.
An intermediate frequency amplifier (4) that doubles the signal amplifies the output of this intermediate frequency amplifier (3) and a voltage controlled oscillator (VCO) (5
), and (6) is a loop filter consisting of a low-pass f-wave filter that receives the output of this phase comparator (4) as input. It is configured to control the oscillation frequency of the VCO (51).The part surrounded by the dashed line, that is, the phase comparator (4J), the VCO (51) and the loop filter (6) control the oscillation frequency of the VCO (5). It constitutes a phase locked loop (PLL) circuit (7) that controls the output so that it is in phase and at the same frequency as the intermediate frequency.

このように構成されたＦＭ／ＰＬＬ復調器において、ま
ず、アンテナ（１）よ多入力されたＦＭ入力信号はこフ
ロントエンド部（２）、中間周波増幅器（３）を介して
ＰＬＬ回路（７）に入力される。つぎに、このＦＭ入力
信号はＰＬＬ回路（７）のＶＣＯ（５１よシの信号と位
相比較器（４）で位相比較され、その位相差信号（誤差
信号）は高域周波数をカットするループフィルタ（６１
に入力され、このループフィルタ（６）の出力によりＶ
ＣＯ（５１の発振周波数を制御する。そして、このＶＣ
Ｏ（５１の発振周波数は上記ＦＭ入力信号に追従（トラ
ッキング）するよう制御されるため、ループフィルタ（
６）の出力（８）はＦＭ波となり、ＦＭ復調される。In the FM/PLL demodulator configured as described above, first, multiple FM input signals are inputted from the antenna (1) to the PLL circuit (7) via the front end section (2) and the intermediate frequency amplifier (3). is input. Next, this FM input signal is phase-compared with the signal from the VCO (51) of the PLL circuit (7) in a phase comparator (4), and the phase difference signal (error signal) is filtered through a loop filter that cuts high frequencies. (61
and the output of this loop filter (6) causes V
CO (controls the oscillation frequency of 51. And this VC
Since the oscillation frequency of O(51 is controlled to follow (track) the above FM input signal, the loop filter (
The output (8) of 6) becomes an FM wave and is FM demodulated.

しかしながら、このような従来のＰＬＬ回路では、ＰＬ
Ｌ回路（７）のＦＭ入力信号周波数に追従しうる周波数
範囲（ロックレンジ）はｖＣＯ（５）の自走発振周波数
を中心に対象となる。一方、そのロックレンジはＩＦ入
力信号の強度により、比例するため、弱入力信号ではロ
ックレンジが狭くなる。第３図にこれを示す。However, in such a conventional PLL circuit, the PLL
The frequency range (lock range) that can follow the FM input signal frequency of the L circuit (7) is centered around the free-running oscillation frequency of vCO (5). On the other hand, the lock range is proportional to the strength of the IF input signal, so a weak input signal narrows the lock range. This is shown in Figure 3.

この第３図において、破線で示したロックレンジはｖ　
ｃ　ｏ　（５）の自走発振周波数が入力ＩＰ信号周波数
よシロズレ”だ場合を示し、この場合、ロック可能な入
力信号強度は劣化する。なお、Ｌ凡はロックレンジを示
し、ｆｏ（ＶＣＯ）はＶ　Ｃｏ（５１の発振周波数、Ｖ
ｉ　（ＩＰ）は入力ＩＰ倍信号示す。In this Figure 3, the lock range indicated by the broken line is v
c o Indicates the case where the free-running oscillation frequency of (5) is out of line with the input IP signal frequency, and in this case, the lockable input signal strength deteriorates. Note that L indicates the lock range, and fo (VCO) is V Co (oscillation frequency of 51, V
i (IP) indicates the input IP multiplied signal.

また、ＶＣＯ（５１の自走発振周波数はＰＬＬ回路（７
）を構成する素子のマツチングの６バラつき”でバラつ
くという不都合を生ずる。In addition, the free-running oscillation frequency of the VCO (51) is the PLL circuit (7
) This causes an inconvenience that variations occur due to variations in the matching of elements constituting the elements.

このようなＰＬＬ回路を適用したラジオ受信機での性能
劣化を補正するため、バラついたＶ　Ｃ０（５１の自走
発振周波数を入力ＩＦ倍信号その都度いちいち調整する
ことが必要で、この調整によるコストアップを余儀なく
されている。In order to compensate for performance deterioration in a radio receiver that uses such a PLL circuit, it is necessary to adjust the free-running oscillation frequency of the variable V C0 (51) each time the input IF multiplied signal is used. We are forced to increase costs.

本発明は以上の点ｌＣ鑑み、このような問題を解決する
と共にかかるコストアップの欠点を除去すせることかで
き、ロック可能な入力強度を劣化させることなく、良好
なＦＭ受信性能が得られ、かつコストを下げることがで
きるＦＭ／ＰＬＬ復調器を提供することにある。In view of the above points, the present invention can solve such problems and eliminate the disadvantage of increased cost, and can provide good FM reception performance without deteriorating the lockable input strength. Another object of the present invention is to provide an FM/PLL demodulator that can reduce costs.

このような目的を達成するため、本発明は、基準周波数
発生器とこの基準周波数発生器の出力とＶＣＯの出力の
位相を比較する第２の位相比較器およびこの第２の位相
比較器の出力を入力とする第２のループフィルタならび
にこの第２のル−プフィルタの出力と第１のループフィ
ルタの出力を入力としこの両人力の論理積をとシ仁の出
力が上記■ＣＯの入力信号となるアンド回路からなる第
２のＰＬＬ回路を設け、このアンド回路とｖＣＯとを第
１および第２のＰＬＩ、回路で共用するようにしたもの
である。To achieve such an object, the present invention provides a reference frequency generator, a second phase comparator for comparing the phases of the output of this reference frequency generator and the output of the VCO, and the output of this second phase comparator. The input signal is a second loop filter, the output of this second loop filter, and the output of the first loop filter are input, and the output of the input signal is the input signal of the above ■CO. A second PLL circuit consisting of an AND circuit is provided, and this AND circuit and vCO are shared by the first and second PLI circuits.

以下、図面に基づき本発明の実施例を詳細に説明する。Embodiments of the present invention will be described in detail below based on the drawings.

第２図は本発明によるＦＭ／ＰＬＬ復調器の一実施例を
示すブロック図である。FIG. 2 is a block diagram showing one embodiment of an FM/PLL demodulator according to the present invention.

この第２図において第１図と同一符号のものは相当部分
を示し、（９）はループフィルタ（６；の出力とループ
フィルタＵの出力を入力としこれら両人力の論理積をと
シその出力をｖｃｏ（５）に入力するアンド回路で、こ
のアンド回路（９）は位相比較器（４１とＶＣＯ（５）
およびループフィルタ（６）とともに、中間周波増幅器
（３１よシの出力が入力される第１０ＰＬＬ回路（１０
１を構成している。In Fig. 2, the same numbers as in Fig. 1 indicate corresponding parts, and (9) takes the output of the loop filter (6; This AND circuit (9) inputs the phase comparator (41 and VCO (5)
and a loop filter (6), a tenth PLL circuit (10
1.

ａυは基準周波数を発生する基準周波数発生器、（ｌっ
はこの基準周波数発生器（１１）の出力とＶＯＣ（５１
の出力の位相を比較する位相比較器、ｌＪ３はこの位相
比較器ａｚの出力を入力とし出力をアンド回路（９）の
他方の入力端に供給するループフィルタで、これらは上
記■Ｃ０（５）およびアンドゲート（９１とともに第２
のＰＬＬ回路（２）を構成している。aυ is a reference frequency generator that generates a reference frequency, (l is the output of this reference frequency generator (11) and VOC (51)
The phase comparator lJ3 is a loop filter that takes the output of the phase comparator az as an input and supplies the output to the other input terminal of the AND circuit (9). and and gate (second with 91)
This constitutes a PLL circuit (2).

そして、第１のＰＬＬ回路（１０１のループフィルタ（
６）よシの誤差信号と第２のＰＬＬ回路（＋４＋のルー
プフィルタ（１りよりの誤差信号がアンド回路（９）に
入力され、ｖＣＯ（５）をこのアンド回路（９）よシの
出力信号で発振周波数を制御するように構成されている
。Then, the first PLL circuit (loop filter 101 (
6) The second error signal and the second PLL circuit (+4+ loop filter (the first error signal is input to the AND circuit (9), and vCO (5) is output from this AND circuit (9). It is configured to control the oscillation frequency using a signal.

つぎにこの第２図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 2 will be explained.

まず、アンテナ（１）よシ入力されたＦＭＭ力信号はフ
ロントエンド部（２）、中間周波増幅器（３）を介して
第１０ＰＬＬ回路θ■に入力される。First, the FMM force signal inputted from the antenna (1) is inputted to the tenth PLL circuit θ■ via the front end section (2) and the intermediate frequency amplifier (3).

いま、位相比較器（４）の利得をＫＤ、ループフィルタ
（６）の利得をＡ　、　ＶＣＯ（５１の利得をＫｏとす
ると、 ω１−ω０ＳＣ Ｖ　ｏ　ｓ　ｃ　＝　−□　＝　Ｋ　ｖ　ｘ　ＡＫ。Now, assuming that the gain of the phase comparator (4) is KD, the gain of the loop filter (6) is A, and the gain of the VCO (51 is Ko), ω1-ω0SC V o s c = −□ = K v x AK.

ここで、Ｖｏｓｃ　：　ＶＣＯ（５１の制御入力電圧ω
ｌ　：入力信号角周波数 ωｏｓｃ　；　ＶＣＯ（５Ｊの出力角周波数で表わされ
る誤差信号をアンド回路（９）よシ出力し、入力ＩＰ信
号周波数に追従するようにＶＣＯ（５１を制御するよう
第１のＰＬＬ回路α印が作動する。Here, Vosc: VCO (51 control input voltage ω
l: input signal angular frequency ωosc; outputs an error signal represented by an output angular frequency of VCO (5J) from the AND circuit (9), and controls the VCO (51) so as to follow the input IP signal frequency. PLL circuit α mark is activated.

一方、アンテナ（１）よシの入力信号がないときには、
基準周波数発生器αＶ１位相比較器ａ２．ループフィル
タａ：！ｌ、アンド回路（９Ｊ　、　ＶＣＯ（５１で構
成される第２のＰＬＬ回路（［４１が動作し、そのＶｃ
ｏ（５）の出力発振周波数は基準周波数、例えば、ＦＭ
入九九信号のＩＰキャリア周波数に一致するように、ア
ンド回路（９）よシの出方で制御される。このときの制
御信号（ＶＣＯ（５））の制御入力電圧をＶｏｓｃ’と
すると、 ここで、ωｒｅｆ　”基準角周波数 ωｏｓｃ　’　ＶＣＯ（５Ｊの出力角周波数となる。On the other hand, when there is no input signal from antenna (1),
Reference frequency generator αV1 phase comparator a2. Loop filter a:! l, an AND circuit (9J, a second PLL circuit ([41 operates, and its Vc
The output oscillation frequency of o(5) is the reference frequency, e.g. FM
It is controlled by the output of the AND circuit (9) so as to match the IP carrier frequency of the input multiplication table signal. If the control input voltage of the control signal (VCO (5)) at this time is Vosc', here, ωref ``reference angular frequency ωosc'' becomes the output angular frequency of the VCO (5J).

そして、本発明においては、第１のＰＬＬ回路回路箱２
のＰＬＬ回路ａ４）が同時に作動しておシ、ｖＣＯ（５
）を制御する信号、すなわち、アンド回路（９）の出力
Ｖｏｓｃ−Ｖｏｓｃ’は Ｖｏ　ｓ　ｃ　−Ｖ。３゜・＝皐１−″′ｒｅｆ−Ｋ。In the present invention, the first PLL circuit box 2
PLL circuit a4) operates simultaneously, and vCO (5
), that is, the output Vosc-Vosc' of the AND circuit (9) is Vosc-V. 3゜・=甐1−″′ref−K.

となり、基準角周波数ωｒｅｆと入力信号角周波数ωｉ
の位相差に応じた信号となシ、これは入力信号周波数の
変化、すなわち、ＦＭ変調に相当している。ここで、ア
ンテナ（１）よシの入力信号がある場合のＶ　ＣＯ（５
）の制御入力電圧Ｖｏｓｃとアンテナ（１）よシの入力
信号がない場合のｖｃｏ（５）の制御入力電圧Ｖｏｓｃ
’は互いに逆相で動作するものとする。Then, the reference angular frequency ωref and the input signal angular frequency ωi
This corresponds to a change in the input signal frequency, that is, FM modulation. Here, V CO (5
) control input voltage Vosc and control input voltage Vosc of VCO (5) when there is no input signal from antenna (1)
' shall operate in opposite phases to each other.

このようにして、ＶＣＯ（５Ｊの自走発振周波数は、た
えず、入力ＦＭ信号周波数と一致して、第３図の実線に
示すように、ＰＬＬ回路のロックレンジ１、Ｒ（４％軸
）ハ入力信号周波数Ｖｉ　（ＩＰ　）　（１０−７Ｈｚ
）を中心に対称になる。In this way, the free-running oscillation frequency of the VCO (5J) always matches the input FM signal frequency, and as shown by the solid line in Figure 3, the lock range 1, R (4% axis) of the PLL circuit is Input signal frequency Vi (IP) (10-7Hz
) is symmetrical around the center.

上記実施例においては、ＦＭＭ波信号としてアンド回路
（９）の出力を利用したが、第１のＰＬＬ回路（１０）
のループフィルタ（６）の出力および第２のＰＬＬ回路
（１４１のループフィルタ０四よシの出力も入力ＦＭ信
号に追従して変化するため、検波出力端子ともなシ得る
。したがって、この検波出力端子Ｑ９には復調されたＡ
Ｆ小出力得られる。In the above embodiment, the output of the AND circuit (9) is used as the FMM wave signal, but the first PLL circuit (10)
The output of the loop filter (6) of the second PLL circuit (141) also changes following the input FM signal, so the detection output terminal is also the same. The demodulated A is at terminal Q9.
F small output can be obtained.

また、第２のＰＬＬ回路側における基準周波数発生器Ｉ
としては、水晶発振子のような固有振動子を用いてもよ
く、この場合には基準周波数の精度および温度安定性の
向上が図れる。Also, the reference frequency generator I on the second PLL circuit side
Alternatively, a natural resonator such as a crystal oscillator may be used, and in this case, the accuracy of the reference frequency and the temperature stability can be improved.

以上説明したように、本発明によれば、信号系ＰＬＬ回
路の電圧制御発振器を他のＰＬＬ回路で制御するように
したものでおるから、その電圧制御発振器の自走発振周
波数が無調整で入力中間周波信号の周波数に一致させる
ことができ、第３図に示したように、ロック可能な入力
強度を劣化させることなく、良好なＦＭＭ信性能が得ら
れるので、実用上の効果は極めて大である。また、電圧
制御発振器の自走発振周波数を入力中間周波信号にいち
いち調整する必要が々いので、コストを下げることがで
きるという点において極めて有効である。As explained above, according to the present invention, since the voltage controlled oscillator of the signal system PLL circuit is controlled by another PLL circuit, the free-running oscillation frequency of the voltage controlled oscillator is input without adjustment. It is possible to match the frequency of the intermediate frequency signal, and as shown in Figure 3, good FMM signal performance can be obtained without deteriorating the lockable input strength, so the practical effect is extremely large. be. Furthermore, since it is not necessary to adjust the free-running oscillation frequency of the voltage controlled oscillator to the input intermediate frequency signal each time, it is extremely effective in reducing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第４図は従来のＦＭ／ＰＬＬＭ調器の一例を示すブロッ
ク図、第２図は本発明によるＦＭ／ＰＬＬＭ調器の一実
施例を示すブロック図、第３図は本発明の効果を明らか
にするために従来の復調器と比較して示した特性図であ
る。 （２）−・・−フロントエンド部、（３）・・−〇中間
周波増幅器、（Ｊ’、　（１２＋・・・・位相比較器、
（５）・・・・ＶＣＯ（電圧制御発振器）　、　（６１
，１階・・・・ループフィルタ、（９）・・・・アンド
回路、αｏ＋　、　（１４）・・・・ＰＬＬ回路、α〃
・・・・基準周波数発生器。 代理人　大岩増雄 第１図 第３図 ＶｉｌＩＦン １０．７ ＬＲ＋ＨｚｌFIG. 4 is a block diagram showing an example of a conventional FM/PLLM modulator, FIG. 2 is a block diagram showing an embodiment of an FM/PLLM modulator according to the present invention, and FIG. 3 clearly shows the effects of the present invention. FIG. 3 is a characteristic diagram showing a comparison with a conventional demodulator in order to achieve this. (2)--Front end section, (3)--Intermediate frequency amplifier, (J', (12+...Phase comparator,
(5)...VCO (voltage controlled oscillator), (61
, 1st floor...Loop filter, (9)...AND circuit, αo+, (14)...PLL circuit, α〃
...Reference frequency generator. Agent Masuo Oiwa Figure 1 Figure 3 VilIF n 10.7 LR+Hzl

Claims (1)

【特許請求の範囲】[Claims] アンテナによ）受信された信号を増幅し周波数変換を行
って中間周波信号に変換するフロントエンド部と、この
フロントエンド部からの中間周波信号を増幅する中間周
波増幅器と、この中間周波増幅器の出力と電圧制御発振
器の出力の位相を比較する第１の位相比較器とこの第１
の位相比較器の出力を入力とし出力によって前記電圧制
御発振器の発振周波数を制御する第１のループフィルタ
からなる第１のＰＬＬ回路で構成されるＦＭ／Ｐ　Ｌ　
Ｌ復調器において、基準周波数を発生する基準周波数発
生器とこの基準周波数発生器の出力と前記電圧制御発振
器の出力の位相を比較する第２の位相比較器とこの第２
の位相比較器の出力を入力とする第２のループフィルタ
とこの第２のループフィルタの出力と前記第１のループ
フィルタの出力を入力とし両人力の論理積をとシ、その
出力によって前記電圧制御発振器の発振周波数を制御す
るアンド回路からなる第２のＰＬＬ回路とを備え、前記
電圧制御発振器と前記アンド回路とを第１および第２０
ＰＬＬ回路にて共用し得るようにしたことを特徴とする
ＦＭ／ＰＬＬ復調器。a front end section that amplifies and frequency-converts the signal received (by the antenna) and converts it into an intermediate frequency signal; an intermediate frequency amplifier that amplifies the intermediate frequency signal from this front end section; and an output of this intermediate frequency amplifier. and a first phase comparator that compares the phase of the output of the voltage controlled oscillator.
The FM/PL consists of a first PLL circuit consisting of a first loop filter that receives the output of the phase comparator as input and controls the oscillation frequency of the voltage controlled oscillator by the output.
In the L demodulator, a reference frequency generator that generates a reference frequency, a second phase comparator that compares the phase of the output of this reference frequency generator and the output of the voltage controlled oscillator, and this second
A second loop filter receives the output of the phase comparator, and the output of the second loop filter and the output of the first loop filter are used as inputs, and the logical product of both is performed, and the output determines the voltage. a second PLL circuit consisting of an AND circuit that controls the oscillation frequency of the controlled oscillator;
An FM/PLL demodulator characterized in that it can be shared by a PLL circuit.