JPS60237695A - Magnetic bubble memory device - Google Patents
Magnetic bubble memory deviceInfo
- Publication number
- JPS60237695A JPS60237695A JP9285384A JP9285384A JPS60237695A JP S60237695 A JPS60237695 A JP S60237695A JP 9285384 A JP9285384 A JP 9285384A JP 9285384 A JP9285384 A JP 9285384A JP S60237695 A JPS60237695 A JP S60237695A
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- magnetic bubble
- memory device
- magnetic
- loop information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブルメモリ装置に係わり、特に1組の磁
気バブルメモリ制御回路によって複数の磁気バブルメモ
リデバイスの欠陥ループ情報を制御する際に好適な磁気
バブルメモリ制御回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a magnetic bubble memory device, and particularly to a magnetic bubble memory device suitable for controlling defective loop information of a plurality of magnetic bubble memory devices by a set of magnetic bubble memory control circuits. This invention relates to a magnetic bubble memory control circuit.
従来この種の磁気バブルメモリ装置は、磁気バブルを書
き込み、読み出しおよび記憶する磁気バブルメモリ素子
およびこの素子の動作を駆動させる回転磁界、垂直磁界
発生手段からなる磁気バブルメモリデバイスと、このデ
バイスの欠陥ループ情報を書き込み、読み出しおよび記
憶するランダムアクセスメモリ(以下RAMと称する)
あるいは読み出し専用のリードオンリーメモリ(以下R
OMと称する)などのメモリ回路とから構成されてりる
(特開昭54−125936号公報、特開昭53−10
8735号公報)。Conventionally, this type of magnetic bubble memory device consists of a magnetic bubble memory device that writes, reads, and stores magnetic bubbles, a rotating magnetic field that drives the operation of this device, and a perpendicular magnetic field generating means, and defects in this device. Random access memory (hereinafter referred to as RAM) that writes, reads, and stores loop information
Or read-only memory (referred to as R)
(referred to as OM) (Japanese Unexamined Patent Publications No. 54-125936, Unexamined Japanese Patent Application No. 53-10)
Publication No. 8735).
しかしながら、前者の公知例に開示されている磁気バブ
ルメモリ装置は、第1図に示すように磁気バブルメモリ
デバイス(以下MBMと称する)10の動作を制御する
磁気バブルメモリ制御回路(以下BMCと称する)2の
外部に、MBMloの欠陥ループ情報を記憶するメモリ
回路(以下RAMと称する)3が設けられているので、
RAM3を構成する専用部品の増加とこの専用部品を制
御する信号線とが必要となり、基板実装面積が増大する
七いう問題があった。また、後者の公知例に開示されて
いる磁気バブルメモリ装置は、第2図および第3図に示
すようにMBMloの欠陥ループ情報を記憶するRAM
3がBMC2内部に収納されているため、第2図の場合
では、例えば電源投入時に欠陥ループ情報のRAM 3
への書き込み時間が必要となる。However, the magnetic bubble memory device disclosed in the former known example is a magnetic bubble memory control circuit (hereinafter referred to as BMC) that controls the operation of a magnetic bubble memory device (hereinafter referred to as MBM) 10, as shown in FIG. ) 2 is provided with a memory circuit (hereinafter referred to as RAM) 3 that stores defective loop information of MBMlo.
This necessitates an increase in the number of dedicated components constituting the RAM 3 and signal lines for controlling these dedicated components, resulting in an increase in the board mounting area. In addition, the magnetic bubble memory device disclosed in the latter known example has a RAM that stores MBMlo defect loop information as shown in FIGS. 2 and 3.
3 is stored inside the BMC 2, so in the case of FIG. 2, for example, when the power is turned on, the defective loop information RAM 3
It takes time to write to.
また、電源が切断された場合にはRAM3の情報、すな
わち、欠陥ループ情報が消えてしまい、電源が復帰した
ときはRAM3に再度書き込まなければならないという
問題があった。また第3図においては、シリアル・パラ
レル方向にMBMloを増加して全ての欠陥ループ情報
をRAM 3に格納できないような場合はデータ系の制
御を行なう回路(以下DCFと称する)4を設けている
。この場合、MBMl Gをランダムにアクセスすると
き、DCFJ内のRAM 3の内容を書き換えなければ
ならない。すなワチ、アクセスタイムが大幅に増加して
しまうという問題があった。Furthermore, when the power is turned off, the information in the RAM 3, that is, the defective loop information, disappears, and when the power is restored, there is a problem in that it must be rewritten in the RAM 3. In addition, in FIG. 3, if MBMlo is increased in the serial/parallel direction and all defective loop information cannot be stored in the RAM 3, a circuit (hereinafter referred to as DCF) 4 is provided to control the data system. . In this case, when accessing MBMlG randomly, the contents of RAM 3 in DCFJ must be rewritten. However, there was a problem in that the access time increased significantly.
したがって本発明は、前述した従来の欠点を改善するた
めになされたものであり、その目的とするところは、磁
気バブルメモリデバイスの欠陥ループ情報を格納する磁
気パズルメモリ制御回路のうち、前記欠陥ループ格納領
域をlPROMとすることで、欠陥ループ情報を磁気バ
ブルメモリデバイス内に格納しておく必要がなく、また
欠陥ループ情報の修正を容易にし、さらにアクセスタイ
ムの向上を可能にした磁気バブルメモリ装置を提供する
ことにちる。Therefore, the present invention has been made in order to improve the above-mentioned conventional drawbacks, and an object of the present invention is to solve the problem of defective loops in a magnetic puzzle memory control circuit that stores defective loop information of a magnetic bubble memory device. A magnetic bubble memory device that uses lPROM as the storage area, eliminates the need to store defective loop information in the magnetic bubble memory device, facilitates correction of defective loop information, and further improves access time. We are determined to provide the following.
このような目的を達成するために本発明は、磁気バブル
メモリ制御回路のうち、磁気バブルメモリデバイスの欠
陥ループ情報を格納する領域をEPROMとしたもので
ある。In order to achieve such an object, the present invention uses an EPROM as a region of the magnetic bubble memory control circuit that stores defective loop information of the magnetic bubble memory device.
すなわち、本発明は、欠陥ループ情報用外付は専用RO
Mちるいは熱気バブルメモリ制御回路内のRAMにおい
て、前者に対しては部品数の増加および欠陥ループ情報
の修正、後者に対してはアクセスタイムの増加等の問題
がある。これらの問題を解消するために磁気バブルメモ
リ制御回路内の欠陥ループ情報を格約する領域をEPR
OMとし、さらにこの磁気バブルメモリ制御回路を集積
したチップにこのEFROMを一体化するいわゆるオン
チップEPROMとしたものである。That is, in the present invention, the external device for defective loop information is a dedicated RO.
Regarding the RAM in the hot air bubble memory control circuit, the former has problems such as an increase in the number of parts and correction of defective loop information, and the latter has problems such as an increase in access time. In order to solve these problems, an area for storing defective loop information in the magnetic bubble memory control circuit is created using EPR.
This is a so-called on-chip EPROM in which the EFROM is integrated into a chip in which the magnetic bubble memory control circuit is integrated.
次に図面を用いて本発明の実施例を詳細に説明する。 Next, embodiments of the present invention will be described in detail using the drawings.
第4図は本発明による磁気バブルメモリ装置の一例を説
明するだめの磁気バブルメモv’ti置tv懺部ブロッ
ク図である。同図において、10は磁気バブルを書き込
み、読み出しおよび記憶する磁気バブルメモリ素子を有
しかつこの磁気バブルメモリ素子を駆動させる回転磁界
発生用コイル、垂直磁界発生用永久磁石が一体化して構
成された磁気テ
バブルメモr<イス(以下MBMと称する)、20はM
BM10の磁気バブルを読み出し、書き込み動作を制御
しかつMBMloの欠陥ループ情報を格納するlPRO
M40が収納された磁気バブルメモリ制御回路(以下B
MCと称する)であり、このEPROM40は8MC2
0に集積化されて一体構成されている。FIG. 4 is a block diagram of a magnetic bubble memory device and TV panel for explaining an example of a magnetic bubble memory device according to the present invention. In the figure, reference numeral 10 has a magnetic bubble memory element for writing, reading and storing magnetic bubbles, and is configured by integrating a rotating magnetic field generating coil and a perpendicular magnetic field generating permanent magnet for driving this magnetic bubble memory element. Magnetic bubble memory r<chair (hereinafter referred to as MBM), 20 is M
lPRO that reads the magnetic bubble of BM10, controls the write operation, and stores defective loop information of MBMlo.
Magnetic bubble memory control circuit containing M40 (hereinafter referred to as B)
(referred to as MC), and this EPROM40 is 8MC2
0 is integrated into one piece.
このような構成によれば、電源投入後、EPROM4G
にはMBMl 0の欠陥ループ情報を書き込む必要はな
く、しかもMBMlo内に欠陥ループ情報を格納してお
く必要もない。According to such a configuration, after the power is turned on, the EPROM4G
It is not necessary to write the defective loop information of MBMlo into MBMlo, and there is no need to store defective loop information in MBMlo.
また、第5図はMBMloをシリアル−パラレル方向に
拡張した場合のブロック図である。同図において、BM
C20内に収納されたEFROM40にはシリアル方向
の欠陥ループ情報が格納されている。Moreover, FIG. 5 is a block diagram when MBMlo is expanded in the serial-parallel direction. In the same figure, BM
The EFROM 40 housed in the C20 stores defective loop information in the serial direction.
このような構成によれば、MBM 1 Gをランダムに
アクセスしても、そのMBMloの欠陥ループ情報を書
き換える必要は全くなくなる。According to such a configuration, even if MBM1G is randomly accessed, there is no need to rewrite the defective loop information of MBMlo.
以上説明したように本発明によれは、磁気バブルメモリ
制御回路内にEFROMを収納したことによって、外部
に配設する際に生ずる部品点数の増加あるいは部品点数
の増加による制御信号線等による実装面積の増大を抑え
ることができ、かつ磁気バブルメモリデバイスをシリア
ル・パラレル拡張した場合の磁気バブルメモリデバイス
をランタムにアクセスすることによる欠陥ループ情報の
省き換えによるアクセスタイムの増加を抑えることがで
きる。さらに欠陥ループ情報をEFROMに格納するこ
とによって、磁気バブルメモリデバイス内に欠陥ループ
情報を格納しておく必要もなくなる。また欠陥ループ情
報の追加、削除等の修正も容易となるなどの極めて優れ
た効果が得られる。As explained above, according to the present invention, by housing the EFROM in the magnetic bubble memory control circuit, the number of components increases when disposing it outside, or the mounting area due to control signal lines, etc. due to the increase in the number of components. It is also possible to suppress an increase in access time due to replacement of defective loop information due to random access to the magnetic bubble memory device when the magnetic bubble memory device is serially/parallel expanded. Furthermore, by storing the defective loop information in the EFROM, there is no need to store the defective loop information in the magnetic bubble memory device. Further, extremely excellent effects such as easy corrections such as addition and deletion of defective loop information can be obtained.
第1図、第2図、第3図は従来の磁気バブルメモリ装置
およびその制御方法の一例を説明するための要部ブロッ
ク図、第4図、第5図は本発明による磁気バブルメモリ
装置の一例を説明するだめの要部ブロック図である。
3・eQ・欠陥ループ情報格納用RAM、4・Φ・−デ
ータ系の制御を行なう回路(DCF)、I Q −拳・
・磁気バブルメモリデパイヌ(MBM)、2.20・・
・・磁気バブルメモリ制御回路(BMC)、40−−−
− EPROM・ 7.・′〜\代理人 弁理士 高橋
明災、し1, 2, and 3 are main part block diagrams for explaining an example of a conventional magnetic bubble memory device and its control method, and FIGS. 4 and 5 are block diagrams of a magnetic bubble memory device according to the present invention. FIG. 2 is a block diagram of main parts for explaining an example. 3・eQ・RAM for storing defective loop information, 4・Φ・-Circuit for controlling data system (DCF), IQ・Fist・
・Magnetic Bubble Memory Depain (MBM), 2.20...
・・Magnetic bubble memory control circuit (BMC), 40---
- EPROM・7.・'〜\Representative Patent Attorney Meisai Takahashi
Claims (1)
ブルメモリ素子と該磁気パズルメモリ素子を駆動させる
回転磁界発生用コイル、垂直磁界発生用永久磁石とを有
する磁気バブルメモリデバイスと、前記磁気バブルメモ
リデバイスの欠陥ループ情報を格納するEPROMを有
する磁気バブルメモリ制御回路とを備え、前記EFRO
Mが前記磁気バブルメモリ制御回路に一体化されている
ことを特徴とした磁気バブルメモリ装置。A magnetic bubble memory device comprising a magnetic bubble memory element for writing, reading and storing magnetic bubbles, a rotating magnetic field generating coil for driving the magnetic puzzle memory element, and a perpendicular magnetic field generating permanent magnet, and a defect in the magnetic bubble memory device a magnetic bubble memory control circuit having an EPROM for storing loop information;
A magnetic bubble memory device, characterized in that M is integrated into the magnetic bubble memory control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9285384A JPS60237695A (en) | 1984-05-11 | 1984-05-11 | Magnetic bubble memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9285384A JPS60237695A (en) | 1984-05-11 | 1984-05-11 | Magnetic bubble memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60237695A true JPS60237695A (en) | 1985-11-26 |
Family
ID=14065983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9285384A Pending JPS60237695A (en) | 1984-05-11 | 1984-05-11 | Magnetic bubble memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60237695A (en) |
-
1984
- 1984-05-11 JP JP9285384A patent/JPS60237695A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60237695A (en) | Magnetic bubble memory device | |
JPS59735A (en) | Program maintenance processing system | |
JPH0721700A (en) | Memory system for correcting error | |
JPH0546488A (en) | Memory card device | |
JPH05166391A (en) | Memory device | |
JPH01180620A (en) | Disk controller | |
KR960001096B1 (en) | Booting drive system | |
JPH03207090A (en) | Semiconductor integrated circuit | |
JPH0120514B2 (en) | ||
JP2888062B2 (en) | Information processing device | |
JP2716284B2 (en) | Semiconductor integrated circuit | |
JPS6368948A (en) | Data protecting system for ic card | |
JP2000057060A (en) | Storage device | |
JPS62293452A (en) | Memory ic diagnosing circuit | |
JPS59186048A (en) | Microprogram control system | |
JPH08272603A (en) | Data processor | |
JPH02165248A (en) | Disk cache controller | |
JPS61105789A (en) | Magnetic bubble control circuit | |
JPS5990282A (en) | Magnetic bubble memory device | |
JPH08339266A (en) | External storage device for computer | |
JPS6325379B2 (en) | ||
JPS6230662B2 (en) | ||
JPH01188966A (en) | Magnetic disk controller containing cache | |
JPH04358220A (en) | Electronic disk device | |
JPS5936389A (en) | Storage device |