JPS60232742A - Decentralized control system of processor - Google Patents
Decentralized control system of processorInfo
- Publication number
- JPS60232742A JPS60232742A JP59088666A JP8866684A JPS60232742A JP S60232742 A JPS60232742 A JP S60232742A JP 59088666 A JP59088666 A JP 59088666A JP 8866684 A JP8866684 A JP 8866684A JP S60232742 A JPS60232742 A JP S60232742A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- modules
- module
- selecting
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
(技術分野)
本発明はプロセッサ分散制御方式、特に複数の同一ハー
ドウェアのプロセッサモジュールから成るパケット交換
システムのプロセッサ分散制御方式に関する。TECHNICAL FIELD The present invention relates to a processor distributed control system, and more particularly to a processor distributed control system for a packet switching system comprising a plurality of processor modules of the same hardware.
(従来技術)
従来、プロセッサ分散制御のパケット交換システム+7
7おいては、ip能分散、自衛分散を効率良く組合せて
、システムの機能を実現していたが、その際同一ハード
ウェアのプロセッサモジュールの読出し専用メモリ(以
後ROMと略す)の内容が機能毎、ノード番号毎に異な
るものとして、ROM内容の違いに応じて同一ハードウ
ェアであるプロセッサモジュールの管理を行なっていた
。(Prior art) Conventional processor distributed control packet switching system +7
7, the system functions were realized by efficiently combining IP power distribution and self-defense distribution, but in this case, the contents of the read-only memory (hereinafter abbreviated as ROM) of the processor module of the same hardware were changed for each function. , the processor modules, which are the same hardware, were managed according to the difference in ROM contents, which were different for each node number.
この従来方式の欠点は機能の違い、ノード番号の違いに
対応して複数のROMを管理する必要があり、対象が客
先の数及びサービスの増加に応−じて、著しく増大し、
保守用ハードウェアモジュールの増大ももたらし、管理
の複雑さを招く点にあった。The disadvantage of this conventional method is that it is necessary to manage multiple ROMs in response to differences in functions and node numbers, and as the number of customers and services increase, the number of ROMs increases significantly.
This also resulted in an increase in the number of maintenance hardware modules, leading to management complexity.
(発明の目的)
本発明は、同一システム内の複数の機能モジュール化に
ItOMを個別に管理する従来の欠点を、同−ROM内
容によって複数の機能モジュールを実現するための選択
手段を具備することにより解決したプロセッサ分散制御
方式を提供するものである。(Object of the Invention) The present invention solves the conventional drawback of individually managing ItOM for multiple functional modules in the same system by providing a selection means for realizing multiple functional modules using the same ROM contents. This paper provides a processor distributed control method that solves the problem.
(発明の構成)
本発明によると、複数の同一ハードウェアのプロセッサ
モジュールから成るプロセッサ分散制御のパケット交換
システムにおいて、前記プロセッサモジュールはプロセ
ッサと、プログラム及びデータが格納される読出し専用
メモリバッファ等に用いられる読出し、書込み可能メモ
リと、前記プロセッサから読出すことができ 前記プロ
セッサモジュールの機能を選択する不揮発性の選択手段
ヒ、ノード番号を選択する不揮発性の選択手段とを含み
前記選択手段により各プロセッサモジユルを特定の機能
、ノード番号に設定することにより、同一の読出し専用
メモリ内容のプロセッサモジュールを複数個組合せて複
数の機能のモジュールから成るシステムを構成すること
を特徴とするプロセッサ分散制御方式が得られる。(Structure of the Invention) According to the present invention, in a processor distributed control packet switching system comprising a plurality of processor modules of the same hardware, the processor module is used for a processor, a read-only memory buffer, etc. in which programs and data are stored. readable and writable memory readable from said processor; non-volatile selection means for selecting a function of said processor module; non-volatile selection means for selecting a node number; A processor distributed control method is characterized in that a system consisting of modules with multiple functions is configured by combining multiple processor modules with the same read-only memory contents by setting modules to specific functions and node numbers. can get.
すなわち本発明は、従来のプロセッサモジーールが基本
的に具備しているプロセッサ、ROM。That is, the present invention provides a processor and a ROM that are basically included in a conventional processor module.
RAMK加えて、プロセッサから読出すことが出来る前
記プロセッサモジー−ルの機能を選択’する不揮発性の
選択手段及び、ノード番号を選択する不揮発性の選択手
段を新たに具備し、上記選択手段により各プロセッサモ
ジュールを特定の機能、ノード番号に設定することによ
り、同一のROM内容のプロセッサモジー−ルを各設定
値に従って特定の機能、ノード番号とすることにより、
複数の同一ハードウェアのプロセッサ上ジュー/141
合せて、複数の機能のモジュールから成るシステムを構
成することが出来るようにしたものである。In addition to the RAMK, a nonvolatile selection means for selecting a function of the processor module that can be read from the processor and a nonvolatile selection means for selecting a node number are newly provided. By setting each processor module to a specific function and node number, by setting processor modules with the same ROM contents to a specific function and node number according to each setting value,
CPU/141 on multiple identical hardware processors
Together, it is possible to configure a system consisting of modules with multiple functions.
(実施例)
次に図面を匈照して本発明の実施例ICついて説明する
。第1図は本発明を採用したパケット交換システムの原
理的ブロック図である。本システムは小規模の機能分散
、負荷分散システ°ムを構成し、1はデータ回線11を
制御し、パケットの組立、分解を制御する回線制御プロ
セッサ(LCP)であり、2はLCPからのパケット情
報を交換制御する過信制御プロセッサ(CCP)である
。CCP2とLCPI間は、データ回線21を介して接
続され、パケットレベルのデータの送受信を行なう。(Example) Next, an example IC of the present invention will be described with reference to the drawings. FIG. 1 is a basic block diagram of a packet switching system employing the present invention. This system constitutes a small-scale function distribution and load distribution system, where 1 is a line control processor (LCP) that controls the data line 11 and controls the assembly and disassembly of packets, and 2 is a line control processor (LCP) that controls the data line 11 and the assembly and disassembly of packets. A Confidence Control Processor (CCP) that controls the exchange of information. The CCP 2 and LCPI are connected via a data line 21, and packet-level data is transmitted and received.
CCPとLCPのプロセッサモジュールは同一ハードウ
ェアモジ、−ルを使用している。そのプロセッサモジー
−ルの一実施例の簡略化したブロック図を第2図に示す
。第2図において、100はプロセッサモジ−1−ルで
、機能を選択するためのローターリスイッチ31及びノ
ード番号を選択するための四−タリスイッチ32がロー
カルバス41に接続されてプロセッサ50から読出すこ
とが出来る。また、ROM60内には、CCPで使用す
るプログラムモジュールと、LCPで使用するプログラ
ムモ・ジェールが共通部及び(IIJ別部にモジュール
化されて格納されている。The CCP and LCP processor modules use the same hardware module. A simplified block diagram of one embodiment of the processor module is shown in FIG. In FIG. 2, 100 is a processor module 1, in which a rotary switch 31 for selecting a function and a quaternary switch 32 for selecting a node number are connected to a local bus 41 and read from the processor 50. I can put it out. Further, within the ROM 60, program modules used in the CCP and program modules used in the LCP are stored as modules in a common section and a separate section (IIJ).
個別部は轡能モジーール4HK異なり、例えば、舛手順
端末制御用モジュール、BSC端末制御モジュール、H
DLC端末制御用モジ一ルなどの種類がある。共通部は
リアルタイム制御用の実行管理プログラム、運用管理プ
ログラム、障害処理プログラム等から成り、CCP、L
CPに共通モジエールとなっている。The individual parts are different from the functional module 4HK, for example, the terminal control module for continuous procedure, the BSC terminal control module,
There are various types such as modules for controlling DLC terminals. The common part consists of an execution management program for real-time control, an operation management program, a failure handling program, etc.
It is a common mosier for CP.
ROM内の共通部のプログラムは、機能選択用ロータリ
スイッチ31を読出すことにより、ccPとして動作す
るか、LCPの無手順端末制御用モジュールとして動作
するか、その他の機能モジュールとして動作するかを決
定して、該当するプログラム処理を実行する。The common part program in the ROM determines whether to operate as a ccP, an LCP non-procedural terminal control module, or another functional module by reading the function selection rotary switch 31. and execute the corresponding program processing.
一ノード番号は、CCP、LCPのプロセッサ間通信及
びシステム管理上必要なプロセッサアドレスに対応する
ものであり、ROM内の初期設定プログラムがノード番
号を選択するためのロータリスイッチ32を読出して、
ノード番号を昭識して処理する。One node number corresponds to a processor address necessary for communication between processors of CCP and LCP and system management, and the initial setting program in the ROM reads out the rotary switch 32 for selecting the node number.
Process by knowing the node number.
ロータリスイッチの設定はプロセッサモジュールのパッ
ケージボードをシェルフに挿入する際に行なう。その管
理はユーザ一対応、システム構成の内容に応じて行なわ
れる。The rotary switch settings are made when inserting the processor module package board into the shelf. The management is performed depending on the user and the contents of the system configuration.
この結果、CCP、LOPのプロセッサモジー−ルのR
OMの内容は同一のものを使用オることが可能となり、
保守パッケージボードも複数個持つ必要はなく、1枚の
プロセッサモジユールだけを有すれば良い。As a result, the processor module R of CCP and LOP
It is now possible to use the same OM content,
There is no need to have multiple maintenance package boards, and it is sufficient to have only one processor module.
また本実施例では、不揮発性の選択手段として四−タリ
スイッチを用いているが、電源が01”Fしても、揮発
1−ない手段であればロータリスイッチ以外でもよいと
いうことがI十分に理解で六る。In addition, in this embodiment, a quaternary switch is used as a non-volatile selection means, but it is sufficient that even if the power supply is 01F, any means other than a rotary switch may be used as long as it does not become volatile. Six points in understanding.
(発明の効果)
本発明は、以上説明したよ5に、各プロセッサモジーー
ルの機能、メート毎にROM内容を個別に有することな
く、同一の’R,OM内容のプロセッサモジヱールを使
用して各種パケット交換システムを構成することが出来
る。その結果、ROMのファイル管理、書込管理、維持
管理等の7(,0M管理工数を大#AK削減する効果を
もたらす。(Effects of the Invention) As explained above, the present invention has the following advantages: 5. Processor modules with the same 'R, OM contents can be used without having separate ROM contents for each processor module function and mate. It can be used to configure various packet switching systems. As a result, it has the effect of greatly reducing the number of man-hours required for ROM file management, write management, maintenance management, etc.
第1図は本発明を採用したパケット交換システムの原理
的ブロック図、第2図は第1図のプロセッサモジュール
の一実施例の簡略化したブロック図である。
1・・・・・・回線制御プロセッサ、2・・・・・・通
信制御プoセッサ、11・・・・・・データ回線、21
・旧・・データ回鋺、100・・・・・・プロセッサモ
ジュール、50・・・・・・プロセッサ、60・・・・
・・ROM、70・・・・・・TI、AM。
41・・・・・・ローカルバス、31・・・・・・1能
選択用−−タリスイッチ、32・・曲・ノード番号選択
用ロータリスイッチ。FIG. 1 is a basic block diagram of a packet switching system employing the present invention, and FIG. 2 is a simplified block diagram of one embodiment of the processor module of FIG. 1. 1...Line control processor, 2...Communication control processor, 11...Data line, 21
・Old...Data transfer, 100...Processor module, 50...Processor, 60...
...ROM, 70...TI, AM. 41... Local bus, 31... Rotary switch for selecting 1 function, 32... Rotary switch for selecting song/node number.
Claims (1)
るプロセッサ分散制御のパケット交換システムにおいて
、前記プロセッサモジュールはプローi!ツサと、プロ
グラム及びデータが格納される読出し専用メモリと、バ
ッファ等釦用いられる読出し、書込み可能メモリと、前
記プロセッサから読出すことができ 前記プロセッサモ
ジュールの機能を選択する不揮発性の選択手段と、ノー
ド番号を選択する不揮発性の選択手段とを含み、前記選
択手段により各プロセッサモジュールを特定の機能、ノ
ード番号に設定することにより、同一の読出専用メモリ
内容のプロセッサモジュールを複数個組合せて複数の機
能のモジュールから成るシステムを構成することを特徴
とするプロセッサ分散制御方式。In a processor distributed control packet switching system consisting of a plurality of processor modules of the same hardware, the processor modules are pro-i! a read-only memory in which programs and data are stored; a readable and writable memory used in buttons such as buffers; non-volatile selection means that can be read from the processor and selects a function of the processor module; a non-volatile selection means for selecting a node number, and by setting each processor module to a specific function and node number by the selection means, a plurality of processor modules having the same read-only memory contents can be combined to create a plurality of processor modules. A processor distributed control method characterized by configuring a system consisting of functional modules.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59088666A JPS60232742A (en) | 1984-05-02 | 1984-05-02 | Decentralized control system of processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59088666A JPS60232742A (en) | 1984-05-02 | 1984-05-02 | Decentralized control system of processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60232742A true JPS60232742A (en) | 1985-11-19 |
Family
ID=13949142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59088666A Pending JPS60232742A (en) | 1984-05-02 | 1984-05-02 | Decentralized control system of processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60232742A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5999537A (en) * | 1986-09-16 | 1999-12-07 | Hitachi, Ltd. | Packet switching system having self-routing switches |
US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6065645A (en) * | 1983-09-21 | 1985-04-15 | Hitachi Ltd | Terminal processing device |
-
1984
- 1984-05-02 JP JP59088666A patent/JPS60232742A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6065645A (en) * | 1983-09-21 | 1985-04-15 | Hitachi Ltd | Terminal processing device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5999537A (en) * | 1986-09-16 | 1999-12-07 | Hitachi, Ltd. | Packet switching system having self-routing switches |
US6005867A (en) * | 1986-09-16 | 1999-12-21 | Hitachi, Ltd. | Time-division channel arrangement |
US6314096B1 (en) | 1986-09-16 | 2001-11-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
US6618372B1 (en) | 1986-09-16 | 2003-09-09 | Hitachi, Ltd. | Packet switching system having-having self-routing switches |
US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4993017A (en) | Modularly structured ISDN communication system | |
US6138185A (en) | High performance crossbar switch | |
US6014715A (en) | Method and apparatus for assigning port addresses | |
US6487591B1 (en) | Method for switching between active and standby units using IP swapping in a telecommunication network | |
JPH08185380A (en) | Parallel computer | |
US6597692B1 (en) | Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks | |
US5371735A (en) | Communication network with non-unique device identifiers and method of establishing connection paths in such a network | |
JPS60232742A (en) | Decentralized control system of processor | |
KR20010024906A (en) | Scheduling means for data switching apparatus | |
JP2953438B2 (en) | Highway switch control method and method | |
EP1552402B1 (en) | Integrated circuit and method for sending requests | |
CN112311671A (en) | Method, apparatus, medium and device for issuing aggregated link configuration to switch chip | |
JPS5983261A (en) | Microcomputer system | |
JPS5878221A (en) | Bus controlling system | |
FI87716C (en) | Duplication procedure for a switching system, especially for a telephone exchange | |
US20060114929A1 (en) | Contention resolution covering all ports of a data switch | |
JP2022182291A (en) | Information processing device, method for controlling information processing device, and control program of information processing device | |
JP2881234B2 (en) | Loosely coupled multiprocessor system | |
JPH0376449A (en) | Line exchange method in loop type lan | |
CN115086579A (en) | Video matrix redundancy backup method and device, terminal equipment and storage medium | |
JP3489717B2 (en) | Resource Initialization Method for Distributed Processing Service Control Station | |
CN112910783A (en) | Message forwarding method and device and distributed equipment | |
Salisbury et al. | Distributed Path Management in Switched Optical Banyan Networks1 | |
JPS6172448A (en) | Router for switching network | |
JPH0936887A (en) | Stackable hub system |