JPS60229340A - N type silicon wafer with through hole and manufacture thereof - Google Patents
N type silicon wafer with through hole and manufacture thereofInfo
- Publication number
- JPS60229340A JPS60229340A JP59085794A JP8579484A JPS60229340A JP S60229340 A JPS60229340 A JP S60229340A JP 59085794 A JP59085794 A JP 59085794A JP 8579484 A JP8579484 A JP 8579484A JP S60229340 A JPS60229340 A JP S60229340A
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- silicon wafer
- etching
- semiconductor layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N30/00—Investigating or analysing materials by separation into components using adsorption, absorption or similar phenomena or using ion-exchange, e.g. chromatography or field flow fractionation
- G01N30/02—Column chromatography
- G01N30/60—Construction of the column
- G01N30/6095—Micromachined or nanomachined, e.g. micro- or nanosize
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、貫通孔、特に精密な寸法の貫通孔を有するシ
リコンウェハに関し、特に、ボータプルなキャビフリー
〃スクロマトグラフイ分析用のシリコン基板に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to silicon wafers having through holes, particularly through holes with precise dimensions, and in particular to silicon wafers having a plurality of cavity-free silicon substrates for chromatographic analysis. Regarding.
（ロ） 従来技術
シリコンウェハの表面に、キャビフリーカラム用の溝及
びシリコンウェハを貫通するキャピラリーカラム入口用
の孔を有するキャピラリーガスクロマトグラブ装置用基
板は、既に公知である。(b) Prior Art A substrate for a capillary gas chromatograph device having a groove for a cavity-free column and a hole for a capillary column inlet penetrating the silicon wafer on the surface of the silicon wafer is already known.
ところで、このようなキャピラリーカラム用の溝及び貫
通孔をシリコンウェハ面上に形成する場合、従来は、キ
ャピラリーカラム形状のエツチング領域或は貫通化を形
成する領域を残して、ｒｌ形シリコンウェハ而面、高温
下で水蒸気処理し、二酸化ケイ素保！１１１Ｂ（Ｓｉｎ
２）をシリコンウェハ面に形成させて、このシリコンウ
ェハをエツチング処理して形成していた。By the way, when forming such grooves and through holes for capillary columns on the surface of a silicon wafer, conventionally, etching regions in the shape of capillary columns or regions for forming penetrations are left, and the surface of the RL-shaped silicon wafer is etched at high temperature. Steam treatment below to preserve silicon dioxide! 111B (Sin
2) was formed on the surface of a silicon wafer, and the silicon wafer was etched.
しかし、１０ないし２０μ屓の浅い溝と４００ないし５
００μｌというシリコンウェハの厚さに相当する長さを
有する貫通孔とを、エツチング処理により形成するには
、浅い溝を、異ノｊ性のエツチング剤であるフッ化水素
酸溶液でエツチング処理して形成し、貫通孔を、異方性
エツチング剤の水酸化カリウム溶液でエツチング処理し
て形成していた。However, a shallow groove of 10 to 20 μm and a depth of 400 to 5
In order to form a through-hole with a length corresponding to the thickness of a silicon wafer of 00 μl by etching, a shallow groove is etched with a hydrofluoric acid solution, which is an etching agent with different properties. The through holes were formed by etching with a potassium hydroxide solution, which is an anisotropic etching agent.
しかし、異方性エツチング処理するにも、シリフンウェ
ハ面に二酸化ケイ素保ＩＩ膜を形成する場合、この二酸
化ケイ素保護膜は、０．５ないし１μ屑と薄いために、
ピンホールが生じ易く、しかも、ｎ形シリコンウェハに
おけるｎ形シリコン半導体を形成する不純物成分すなわ
ちドナーの分布が一様でないために、エツチング速度が
一様でないところ、長時間に亘り二種類のエツチング剤
で処理すると、そのエツチング率の調整が難しく、従来
の方法では、寸法公差が大きくなり、シリコンウェハに
キャビフリーカラムに適する一様な溝や貫通孔の形成は
困難であり、また、再現性に乏しいものであった。However, even with the anisotropic etching process, when forming a silicon dioxide protective film on the silicon wafer surface, this silicon dioxide protective film is as thin as 0.5 to 1 μm.
In areas where pinholes are likely to occur and the etching rate is uneven due to uneven distribution of impurity components, that is, donors, which form the n-type silicon semiconductor in the n-type silicon wafer, two types of etching agents are used for a long time. With conventional methods, it is difficult to adjust the etching rate, and conventional methods have large dimensional tolerances, making it difficult to form uniform grooves and through holes suitable for cavity-free columns on silicon wafers, and problems with reproducibility. It was scarce.
（ハ） 目 的
本発明者らは、このような従来法における問題点を解決
すべ（、シリコンウェハのエツチング処理技術の研究を
進めた結果、ｐ形シリコン半導体層とｎ形シリコン半導
体層とを有するシリコンウェハのエツチングの際に、ｐ
形シリコン半導体層の力が、ｎ形シリコン半導体層に比
較してエツチングされ易いことを発見した。しがもｎ形
シリフンウェハ面へのｐ形シリコン半導体Ｍの模様形成
は、正確かつ容易に行えるところから、本発明に到達し
た。(C) Purpose The inventors of the present invention aimed to solve the problems with the conventional method (as a result of research into etching processing technology for silicon wafers, they discovered that a p-type silicon semiconductor layer and an n-type silicon semiconductor layer can be separated from each other). When etching a silicon wafer with p
It has been discovered that a type silicon semiconductor layer is more easily etched than an n-type silicon semiconductor layer. However, the present invention was achieved because pattern formation of p-type silicon semiconductor M on the surface of an n-type silicon wafer can be performed accurately and easily.
すなわち、本発明は、超精密で加工精度の高いｎ形シリ
コンウェハのエツチング方法を提供するものである。ま
た、本発明は、高精能のポケットサイズ、或は、ポータ
プルのキャピラリーガスクロマトグラフィ分析装置用の
キャピラリーカラム用のシリコン基板の製造に適したシ
リコンウェハのエツチング方法を提供するものである。That is, the present invention provides a method of etching an n-type silicon wafer with ultra-precision and high processing accuracy. The present invention also provides a silicon wafer etching method suitable for manufacturing a silicon substrate for a capillary column for a high-precision pocket-sized or portable capillary gas chromatography analyzer.
（ニ） 構 成
本発明は、ｐ形シリコン半導体層に接する面を少くとも
その一部に有する貫通孔を具備することを持金とするｎ
形シリコンウェハ、並びに、一方の面から他方の面に連
輪するｐ形シリコン半導体層を有するｎ形シリコンウェ
ハをエツチング処理することを特徴とする貫通孔を有す
るｎ形シリコンウェハの製造方法にある。(D) Structure The present invention provides an n-type silicon semiconductor layer having a through-hole having at least a part of its surface in contact with a p-type silicon semiconductor layer.
A method for manufacturing an n-type silicon wafer having through-holes, characterized by etching a type silicon wafer and an n-type silicon wafer having a p-type silicon semiconductor layer connected from one surface to the other surface. .
本発明において、ｎ形シリコンウェハに形成されるｐ形
シリコン半導体層の不純物成分すなわちアクセプターは
、例えば、ホウ素、アルミニウム等の周期表■族のドー
パントであるが、この他にも、ｐ形シリコン半導体層を
形成するものであればアクセプターとして使用できる。In the present invention, the impurity component, that is, the acceptor, of the p-type silicon semiconductor layer formed on the n-type silicon wafer is, for example, a dopant of Group I of the periodic table, such as boron or aluminum, but in addition to these dopants, the p-type silicon semiconductor layer may be Anything that forms a layer can be used as an acceptor.
キャピラリーカラム用に形成される貫通孔は、キャピラ
リークロマトグラフ装置において、キャピラリーカラム
に一般に使用される寸法のものであり、例えば、幅０．
２ないし０．５π肩に対応する大きさのものである。The through-hole formed for the capillary column has dimensions commonly used for capillary columns in capillary chromatography devices, for example, a width of 0.5 mm.
The size corresponds to 2 to 0.5π shoulder.
本発明において、この貫通孔用に、一方の面から他方の
面に連続するｐ形シリコン半導体層を形成するには、例
えば、シリコンウェハの鏡面側とその反対側の面から、
夫々、正確に位置決めをして、例えば、ホウ素、アルミ
ニウム、ガリウム等の■族ドーパントすなわちアクセプ
ターをドーピングし〆て行うのが、ドーピングに要する
時間が短縮できるので好ましい。In the present invention, in order to form a p-type silicon semiconductor layer continuous from one surface to the other surface for this through hole, for example, from the mirror surface side of the silicon wafer and the surface opposite thereto,
It is preferable to position each element accurately and then perform doping with a Group 1 dopant, ie, an acceptor, such as boron, aluminum, or gallium, because the time required for doping can be shortened.
本発明において使用されるエツチング剤としては、何れ
のエツチングも使用できるが、溝及び孔の輪郭を精密に
形成する上では、特に、異方性エツチング剤が使用され
る。Although any etching agent can be used in the present invention, an anisotropic etching agent is particularly used to precisely form the contours of grooves and holes.
異方性エンチング剤としては、例えば、ト： Ｉ） Ｐ
として知られているエチレンノアミン、ピロカテコール
及び水の混合物、水酸化す） ＋７ウム水溶液、並びに
、水酸化カリウム水溶液のようなアルカリ水溶液、特に
、熱アルカリ水溶液が好ましいものとしてあげられる。Examples of anisotropic enching agents include: I) P
Preference is given to aqueous alkaline solutions, such as mixtures of ethylenenoamine, pyrocatechol, and water, known as pyrocatechol, aqueous hydroxide solution, and aqueous potassium hydroxide, especially hot aqueous alkaline solutions.
しかし、これらの他にも、ＨＮ Ａエンチ削、つまり、
弗酸、硝酸、酢酸の混合物が使用できる。However, in addition to these, HNA engraving, that is,
A mixture of hydrofluoric acid, nitric acid and acetic acid can be used.
異方性エツチングをｎ形シリコンウェハ１０に施す場合
、ｎ形シリコンウェハ較面が、面指数［１００１の面で
あると、例えば、正り形、ｌＪｊ形にエツチングされる
が、面指数＋１１１１の面では菱形にエツチングされる
ので、面指数（１００１の面を使用するのが好ましい。When anisotropic etching is performed on the n-type silicon wafer 10, if the n-type silicon wafer surface is a surface with a surface index [1001, it will be etched into a normal shape, for example, a lJj shape, but if the surface index of the n-type silicon wafer is a surface with a surface index of +1111, Since the surface is etched into a diamond shape, it is preferable to use a surface with a surface index of 1001.
本発明におけるエツチング処理は、所定域にｐ形シリコ
ン半導体層を形成したｎ形シリコンウェハを、エツチン
グ剤に接触させてづｒう。異方性エツチング処理の場合
には、ピラミッド形にエツチングされるので、形成され
た溝の周囲にｐ形シリコン半導体網が残留ｒることとな
る。エンチング速度を増加させるときは、ｎ形シリコン
ウェハ屑とｐ形シリコン半導体層の罰に、直流電圧を印
加して行うのがよい。二の場合には、ｎ形シリコン半導
体屑を陽極に常法により接続して、加熱ｆにエツチング
処理を行うのが好ましい６
（ホ）実施例
第１図は、本発明のキャピラリークロマトグラフ装置の
カラム用基板の一実施例の平面図であり、ｔＩＳ２図は
、本発明のキャビフリークロマトグラフ装置のカラム用
基板で製造したキャピラリーカラムの一例の部分断面図
である。ｔｊＳ３図は、本発明のキャビフリークロマト
グラフ装置のカラム用基板の製法の一実施例を示す図で
ある。In the etching process of the present invention, an n-type silicon wafer having a p-type silicon semiconductor layer formed in a predetermined area is brought into contact with an etching agent. In the case of anisotropic etching, a pyramidal shape is etched, so that a p-type silicon semiconductor network remains around the formed trench. When increasing the etching speed, it is preferable to apply a DC voltage to the n-type silicon wafer waste and the p-type silicon semiconductor layer. In the case of 2, it is preferable to connect the n-type silicon semiconductor scrap to the anode by a conventional method and perform an etching treatment while heating f.6 (e) Example FIG. FIG. 2 is a plan view of an example of a column substrate, and FIG. 2 is a partial cross-sectional view of an example of a capillary column manufactured using the column substrate of the cavity-free chromatography apparatus of the present invention. Figure tjS3 is a diagram showing an example of a method for manufacturing a column substrate for a cavity-free chromatography apparatus of the present invention.
以下、これらの図を参照して、本発明を説明するが、本
発明は、これらの説明によって、何ら限定されるもので
はない。Hereinafter, the present invention will be explained with reference to these figures, but the present invention is not limited by these explanations.
シリコンウェハ１の鏡面、例えば、面指数１１００１面
上に、幅４００ないし５００μ１１深さ１０ないし２０
μ訳の大きさで、キャビラリ−カラムＷ＃２及びキャピ
ラリーカラム溝に接続する熱伝導度検出器４の緋〃ス流
路満７を形成すると〕いこ、シリコンウェハ１を貫通し
Ｃ設けられる孔３及び８は、夫々、キャピラリーカラム
溝２の一方の端及び徘〃ス流路溝７の端に接続する。前
記貫通孔３は、ガス計量管、試料導入装置、圧力調整装
置等を介してキャリヤーガスａ（共に図示されていない
。）に連通し、キャピラリーカラム入口孔３とされる。On the mirror surface of the silicon wafer 1, for example, a plane with a surface index of 11001, a width of 400 to 500 μ11 and a depth of 10 to 20
When a hole 3 is formed which penetrates the silicon wafer 1 and is formed with a diameter of μ, a hole 3 is formed which penetrates the silicon wafer 1 and forms a hole 7 for the thermal conductivity detector 4 which is connected to the capillary column W#2 and the capillary column groove. and 8 are connected to one end of the capillary column groove 2 and the end of the wandering channel groove 7, respectively. The through hole 3 communicates with a carrier gas a (none of which are shown) via a gas metering tube, a sample introduction device, a pressure adjustment device, etc., and serves as a capillary column inlet hole 3.
一方、前記貫通孔８は、熱伝導度検出器からの排出ガス
の排ＬＩＪＩ口８とされる。熱伝導度検出器には、例え
ば、サーミスタ又は白金フィルム状抵抗体用の溝５及び
これらサーミスタ又は白金フィルム状抵抗体等の端子挿
通用の貫通孔６が形成される。On the other hand, the through hole 8 serves as an exhaust LIJI port 8 for exhaust gas from the thermal conductivity detector. The thermal conductivity detector is formed with, for example, a groove 5 for a thermistor or a platinum film resistor, and a through hole 6 for inserting a terminal of the thermistor or platinum film resistor.
このように、溝２．５及び７止びに溝に接続する貫通孔
３．６及び８が形成されたシリコンウェハ１の面に、例
えば、パイレックスガラス板１０を、接着して、ガスク
ロマトグラフ装置のキャピラリーカラム及び検出器部分
が形成される。In this way, for example, a Pyrex glass plate 10 is adhered to the surface of the silicon wafer 1 in which the through holes 3.6 and 8 connected to the grooves 2.5 and 7 are formed, and the gas chromatograph apparatus is assembled. A capillary column and detector section are formed.
シリコンウェハ１の面に、キャピラリーカラムに適する
、幅４００ないし５００μｌ及び深さ１０ないし２０μ
屑の寸法の一様な溝及び４００ないし５００μ屑の孔を
形成するには、この寸法で所定形状域にｐ形シリコン半
導体層を形成し、これを電解エツチングして行われる。On the side of the silicon wafer 1, a width of 400 to 500 μl and a depth of 10 to 20 μl, suitable for a capillary column.
In order to form grooves with uniform chip dimensions and holes with a chip size of 400 to 500 μm, a p-type silicon semiconductor layer with this size is formed in a predetermined shape area, and this is electrolytically etched.
電解エツチング装置１１１には、加熱装置１２を有する
電ＭＷ１１３を用い、ｐ形シリコン半導体層が形成され
たｎ形シリコンウェハ１のｐ形シリコン半導体層を形成
した側と反対側に例えば、金属層１６を設け、これを陽
極とし、白金板１４を陰極として、水酸化カリウム水溶
液を電解ｅ、１５とし、０．５ボルトの直流電圧及び８
０℃前後の温度に一定に保たれた電解温度で電解による
エツチングを行う。この電解エツチングにおけるｎ形シ
リコンウェハ屑１とｐ形シリコン半導体層９のエツチン
グ率は、１ ：２００の比率であり、ｎ形シリコンウェ
ハＮ１とｐ形シリコン半導体Ｍ９とではエツチング速度
の上で大きく相違しており、キャビラリ−カラム溝２の
エツチング加工では、ｎ形シリコンウェハ１のエツチン
グによる溶失分は、液密を維持する上で無視できる量で
あるから、ｎ形シリコンウェハ１に特別な保護膜を用い
る必要がない。The electrolytic etching device 111 uses an electrolytic MW 113 having a heating device 12, and etches a metal layer 16, for example, on the side opposite to the side on which the p-type silicon semiconductor layer is formed of the n-type silicon wafer 1 on which the p-type silicon semiconductor layer is formed. This was used as an anode, the platinum plate 14 was used as a cathode, potassium hydroxide aqueous solution was used as electrolysis e, 15, and a DC voltage of 0.5 volts and 8
Electrolytic etching is performed at a constant electrolytic temperature of around 0°C. The etching rate of n-type silicon wafer waste 1 and p-type silicon semiconductor layer 9 in this electrolytic etching is a ratio of 1:200, and there is a large difference in etching speed between n-type silicon wafer N1 and p-type silicon semiconductor M9. During the etching process of the capillary column groove 2, the n-type silicon wafer 1 has a negligible amount of etching that is negligible in order to maintain liquid tightness. There is no need to use a membrane.
このようにして、エツチング加１−サれたシリコンウェ
ハ１には、例えば、溝２の形成部には、幾分かｐ形シリ
コン半導体層が残留することになる。In the silicon wafer 1 that has been etched in this way, some p-type silicon semiconductor layer remains, for example, in the portion where the groove 2 is formed.
（へ）効 果
本発明のｎ形シリコンウェハのエツチング処理法は、例
えば、４００ないし５００μ肩という大きい寸法の孔の
ｐ形シリコン半導体層を、ｎ形シリコンウェハ屑のエツ
チング領域に形成することによって、極めて正確にエツ
チングを行うことができる。しかも、このようにして、
エツチング領域と非エツチング領域のエツチング速度比
を例えば１／２００にできるために、更に、過酷な電解
エツチング法を適用しても、エツチング精度の低下をき
たすようなことに至らずに済み、特別なエッチング速度
１１整手段等を考慮する必要がなくなる。(f) Effects The method of etching an n-type silicon wafer of the present invention is performed by forming a p-type silicon semiconductor layer having large holes of, for example, 400 to 500 μm in the etching region of the n-type silicon wafer scrap. , it is possible to perform etching with great accuracy. Moreover, in this way,
Since the etching speed ratio between the etched area and the non-etched area can be reduced to, for example, 1/200, even if a severe electrolytic etching method is applied, the etching accuracy will not be degraded. There is no need to consider etching rate adjustment means or the like.
本発明の Ｆシリコンウェハのエツチング処理法は、特
に、〃スクロマトグラフ装置用のシリコン基板、特に、
ポケットサイズのキャピラリーガスクロマトグラフｙｃ
Ｈのシリコン基板の製作に適するものである。The etching method for F silicon wafers of the present invention is particularly applicable to silicon substrates for schromatography devices, in particular,
pocket-sized capillary gas chromatograph yc
This is suitable for manufacturing H silicon substrates.
このように、本発明のｎ形シリコンウェハのエツチング
処理法によって、超精密級の加工精度が保たれるために
、高性能のキャピラリーカフムを、再現性よく、多量に
供給できることとなり、ポケットサイズのがス分析装置
、特に、〃スクロマトグフフイ分析装置を、安価に提供
することができる。 したがって、いちいち試料採取し
て分析室にまで持ち帰ることなく、その場で、例えば、
集会場、地下鉄、石油暖房室等の岩田された場所での分
析が容易となるために、酸素欠乏等による事故を未然に
防止することができる。As described above, the n-type silicon wafer etching method of the present invention maintains ultra-precision machining accuracy, making it possible to supply high-performance capillary cuffs in large quantities with good reproducibility. A NOGAS analyzer, especially a chromatograph analyzer, can be provided at low cost. Therefore, without having to collect samples one by one and take them back to the analysis laboratory, for example,
Since analysis can be easily performed in crowded places such as assembly halls, subways, and oil heating rooms, accidents caused by oxygen deficiency can be prevented.
本発明は、ポータプル或はポケッタブルなサイズで、高
性能の〃ス分析装置を提供するものであり、その影響は
大きい。The present invention provides a portable or pocketable size and high performance gas analysis device, and its influence is significant.
第１図は、本発明のｎ形シリコンウェハの一実施例のキ
ャピラリークロマトグラフ装置のカラム用基板の平面図
であり、第２図は、本発明のｎ形シリコンウェハの一実
施例のキャピラリークロマトグラフ装置のカラム用基板
の部分断面図である。
第３図は、本発明のｎ形シリフンウェハ、特に、キャピ
ラリークロマトグラフ装置のカラム用基板についての製
法の一実施例を示す図である。
１はシリコンウェハ、２はキャピラリーカラム溝、３は
キャビフリーカラム入目孔、４は熱伝導度検出器、５は
サーミスタ又はδ名号７用溝、６は端子挿通孔、７は排
ガス流路溝、８は排出１１．９はｐ形シリコン半導体層
、１０はガラス板、１１は電解エツチング装置、１２は
加熱装置、１３は電解槽、１４は陰極、１５は電解液、
】６は陽極用金属層である。
代 理 人
弁理士 武 １）正 彦
弁理士 １ｉｆｔ 口 昌 司
弁理士 中 里 桔
Ｊｌ１１１１！Ｉ
第２図
第３図FIG. 1 is a plan view of a column substrate of a capillary chromatography apparatus using an n-type silicon wafer according to an embodiment of the present invention, and FIG. FIG. 3 is a partial cross-sectional view of a column substrate of the graphing device. FIG. 3 is a diagram showing an embodiment of the method for manufacturing an n-type silicon wafer of the present invention, particularly a column substrate for a capillary chromatography device. 1 is a silicon wafer, 2 is a capillary column groove, 3 is a cavity free column entrance hole, 4 is a thermal conductivity detector, 5 is a groove for a thermistor or δ name 7, 6 is a terminal insertion hole, and 7 is an exhaust gas flow groove , 8 is a discharge 11. 9 is a p-type silicon semiconductor layer, 10 is a glass plate, 11 is an electrolytic etching device, 12 is a heating device, 13 is an electrolytic bath, 14 is a cathode, 15 is an electrolytic solution,
] 6 is a metal layer for an anode. Representative Patent Attorney Takeshi 1) Masahiko Patent Attorney 1ift Masahiro Kuchi Patent Attorney Ki Nakazato Jl1111! I Figure 2 Figure 3
Claims (1)
部に有する貫通孔を具ｉｆすることを特徴とするｎ形シ
リコンウエノＸ。 ２、−）ｊの面から地方の面に連続するｐ形シリコン半
導体屑を有するｎ形シリコンウェハをエツチング処理す
ることを特徴とする貫通孔を有するｎ形シリコンウェハ
の製造方法。[Claims] 1. An n-type silicon Ueno X characterized by having a through hole having at least a part of its surface in contact with p-type silicon semiconductor chips. 2.-) A method for manufacturing an n-type silicon wafer having through-holes, which comprises etching an n-type silicon wafer having p-type silicon semiconductor chips that are continuous from the j plane to the local plane.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085794A JPS60229340A (en) | 1984-04-27 | 1984-04-27 | N type silicon wafer with through hole and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085794A JPS60229340A (en) | 1984-04-27 | 1984-04-27 | N type silicon wafer with through hole and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60229340A true JPS60229340A (en) | 1985-11-14 |
Family
ID=13868790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085794A Pending JPS60229340A (en) | 1984-04-27 | 1984-04-27 | N type silicon wafer with through hole and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60229340A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087275A (en) * | 1987-09-22 | 1992-02-11 | Thomson-Csf | Electrochemical sensor having microcavities |
| US5720798A (en) * | 1996-04-30 | 1998-02-24 | Hewlett-Packard Company | Micromachined analyte trap for gas phase streams |
-
1984
- 1984-04-27 JP JP59085794A patent/JPS60229340A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087275A (en) * | 1987-09-22 | 1992-02-11 | Thomson-Csf | Electrochemical sensor having microcavities |
| US5720798A (en) * | 1996-04-30 | 1998-02-24 | Hewlett-Packard Company | Micromachined analyte trap for gas phase streams |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706374A (en) | Method of manufacture for semiconductor accelerometer | |
| EP0775304B1 (en) | Method of producing cavity structures | |
| US5167778A (en) | Electrochemical etching method | |
| US4303482A (en) | Apparatus and method for selective electrochemical etching | |
| JPH01250849A (en) | Chemical sensor | |
| EP0427930A2 (en) | Monolithic silicon membrane device and fabrication process therefor | |
| US6306773B1 (en) | Method of producing a semiconductor device of SiC | |
| Wang et al. | Integrated capillary electrophoresis amperometric detection microchip with replaceable microdisk working electrode: II. Influence of channel cross-sectional area on the separation and detection of dopamine and catechol | |
| JPS60229340A (en) | N type silicon wafer with through hole and manufacture thereof | |
| JP2001324398A (en) | Corrosion resistant vacuum sensor | |
| JPS60229342A (en) | N type silicon wafer with through hole and manufacture thereof | |
| JPH0251832A (en) | Manufacture of beam forming iris for lithography apparatus | |
| JPS60230056A (en) | Substrate for column of capillary chromatograph device and its production | |
| JPS60230057A (en) | Substrate for column of capillary chromatograph device and its production | |
| EP1258034B1 (en) | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE OF SiC | |
| KR100290214B1 (en) | Porous Silicon Humidity Sensor and Manufacturing Method Thereof | |
| JPS5775460A (en) | Manufacture of semiconductor device | |
| JP3109703B2 (en) | Membrane structure, method of manufacturing the same, and microdevice using the same | |
| FitzGibbons et al. | The Effect of a Silicon‐Boron Phase on Thermally Grown Silicon Oxide Films | |
| JPS6116514A (en) | Manufacture of semiconductor device | |
| JPH0129571Y2 (en) | ||
| KR100193120B1 (en) | Method of forming mechanical structure part of semiconductor micromachining element | |
| KR100489297B1 (en) | Orifice type Gas Sensor using CVD DLC Thin Film and Fabrication Method for the same | |
| JPS60211945A (en) | Method for formation of thin film | |
| JPS5480684A (en) | Manufacture for semiconductor device |