JPS6022423Y2 - data transmission equipment - Google Patents

Description

【考案の詳細な説明】 本考案は−の装置から信号伝送母線を介して他の装置に
データを書き込んだり、他の装置から記憶データを読み
出すようにしてなる複数の装置からなるデータ伝送装置
に関するものである。[Detailed Description of the Invention] The present invention relates to a data transmission device consisting of a plurality of devices configured to write data from one device to another device via a signal transmission bus and to read stored data from another device. It is something.

従来のこの種のデータの伝送装置において、並列バスに
よりデータの伝送が行なわれる場合の一例を第１図に示
し説明すると、図において、ＴＥ。An example of a conventional data transmission device of this type in which data is transmitted using a parallel bus is shown in FIG. 1 and will be described.

は第１の装置、ＴＥ２は第２の装置である。is the first device, and TE2 is the second device.

そして、油はアドレスバス、ＤＢはデータバスを示し、
ＲＰは読み出しパルス、ＷＰは書き込みパルスを示す。And oil indicates address bus, DB indicates data bus,
RP indicates a read pulse, and WP indicates a write pulse.

このような構成のデータ伝送装置において、まず、第１
の装置ＴＥ□により第２のＴＥ２に対してデータ転送が
行なわれる場合、第１の装置ＴＥ１より第２の装置ＴＥ
２に対しアドレス情報が転送され、アドレス指定が行な
われる。In a data transmission device having such a configuration, first, the first
When data is transferred from the first device TE□ to the second TE2, the first device TE1 transfers data to the second device TE□.
Address information is transferred to 2, and address specification is performed.

そして、記憶データの読み出し時には、第１の装置ＴＥ
１より読み出しパルスＲＰが出力され、第２の装置ＴＥ
２はこの読み出しパルスＲＰに応答して指定されたアド
レスのデータをデータバスＤＢに出力−し、第１の装置
ＴＥ１はこれを入力してデータ転送を終了する。Then, when reading the stored data, the first device TE
A read pulse RP is output from the second device TE.
In response to the read pulse RP, the device 2 outputs the data at the designated address to the data bus DB, and the first device TE1 receives this and completes the data transfer.

また、データの書き込み時には、第１の装置ＴＥ１より
書き込みパルスＷＰとデータバスＤＢに書き込みデータ
が出力され、第２の装置ＴＥ２ではこの書き込みパルス
ＷＰに応答してデータが入力され、データ転送を終了す
る。Furthermore, when writing data, the first device TE1 outputs the write pulse WP and the write data to the data bus DB, and the second device TE2 receives data in response to the write pulse WP, completing the data transfer. do.

そして、このようなデータ伝送装置において、誤動作を
検出する場合には、最も一般的な誤動作検出手段として
データバスＤＢにパリティビットを付加するという手段
が採られている。When detecting a malfunction in such a data transmission device, the most common malfunction detection means is to add a parity bit to the data bus DB.

これは、データを出力る装置は出力データにパリティビ
ットを付加して出力し、データを入力する装置が入カデ
ータのパリティピットを行なうものである。In this case, the device that outputs data adds a parity bit to the output data and outputs it, and the device that inputs the data performs parity pitting on the input data.

この方式でデータを第１の装置ＴＥ、から第２の装置Ｔ
Ｅ２に書き込みする場合、書き込みデータにパリティエ
ラーが発生してもデータはそのまま書き込まれてしまい
、これと同時にパリティエラーの検出結果が得られる。In this manner, data is transferred from the first device TE to the second device T.
When writing to E2, even if a parity error occurs in the write data, the data is written as is, and at the same time, a parity error detection result is obtained.

しかしながら、第１の装置π□を中央処理装置ＣＰＵと
腰第２の装置Ｔ′Ｅ２をプロセス入出力装置などとした
場合、誤ったデータが出力されることは一瞬でも許容さ
れない場合があり、前述した手段ではこの条件を満足す
ることができない。However, if the first device π□ is a central processing unit CPU and the second device T'E2 is a process input/output device, it may not be acceptable for even a moment of incorrect data to be output. This condition cannot be satisfied by the means described above.

本考案は以上の点に鑑み、このような問題を解決すべく
なされたもので、中央処理装置とプロセス入出力装置等
におけるディジタルデータの転送で、データ転送が正し
く行えない状況がある場合これを検知してデータの書き
込み、データの読み出しの転送の実行を中止することに
よってデータ転送の安全性を向上せしめ、また、再試行
を可能とするデータ伝送装置を提供することにある。In view of the above points, this invention has been developed to solve such problems, and is useful when there is a situation where data transfer cannot be performed correctly in the transfer of digital data between the central processing unit and the process input/output device. It is an object of the present invention to provide a data transmission device that improves the safety of data transfer by detecting the data and stopping execution of data write and data read transfers, and also enables retry.

このような目的を遠戚するために、本考案は、−の装置
あるいは他の装置内に少なくとも゛信号保持回路と論理
積回路を設はデータ転送が正常に行なえないと判定され
た場合には、データ転送サイクルの途中においても転送
の実行を中止し得るようにしたもので、以下、図面に基
づき本考案の実施例を詳細に説明する。In order to remotely achieve this purpose, the present invention proposes that at least a signal holding circuit and an AND circuit be installed in the device or other devices, so that when it is determined that data transfer cannot be performed normally, , the execution of the data transfer can be stopped even in the middle of the data transfer cycle.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第２図は本考案によるデータ伝送装置の一実施例を示す
構成国で、第１の装置と第２の装置間でデータを伝送す
る場合の一例を示すものである。FIG. 2 shows the constituent countries of an embodiment of the data transmission device according to the present invention, and shows an example of data transmission between a first device and a second device.

第２図において第１図と同一符号のものは相当部分を示
し、第１の装置ＴＥ工側のＦＥｌは信号保持回路を形成
するフリップフロップ、ＡＮＤ□はフリップフロップＦ
ＦのＱ出力とパルス信号ＰＳとの論理積をとるアンドゲ
ートである。In FIG. 2, the same symbols as in FIG. 1 indicate corresponding parts, FEl on the first device TE side is a flip-flop forming a signal holding circuit, AND
This is an AND gate that performs the logical product of the Q output of F and the pulse signal PS.

第２の装置ＴＥ２側のＴＤＣは故障検出回路で、この故
障検出回路ＴＤＣは周知の検出回路からなり、例えば、
アドレスパリティチェック、データパリティチェックや
回路の動作電源電圧や所要の回路の異常を検出するよう
に構成されている。TDC on the second device TE2 side is a failure detection circuit, and this failure detection circuit TDC is composed of a well-known detection circuit, for example,
It is configured to perform address parity check, data parity check, circuit operating power supply voltage, and detect abnormalities in required circuits.

なお、この故障検出回路ＴＤＣにおけるアドレスやデー
タのチェックはパリティチェックのみならず、データフ
ォーマットに応じて種々のチェックの仕方があるので、
パリティチェックに限定されるものではない。Note that the address and data checks in this failure detection circuit TDC include not only parity checks but also various checking methods depending on the data format.
It is not limited to parity checking.

そして、５ＰＳＬはデータ転送中止信号線を示し、ＥＦ
Ｓはエラーフラグ信号、ＬＲ３はイニシャライズ信号、
ＷＰは書き込みパルス、ＲＰは読み出しパルスを示す。5PSL indicates a data transfer stop signal line, and EF
S is an error flag signal, LR3 is an initialization signal,
WP indicates a write pulse, and RP indicates a read pulse.

つぎにこの第２図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 2 will be explained.

第１の装置ＴＥ１から第２の装置ＴＥ２に対してデータ
の書き込みが行なわれる場合、まず、アドレス情報が第
１の装置ＴＥ１から第２の装置ＴＥ２に転送され、これ
と同時に第１の装置ＴＥ□からデータバスＤＢに書き込
みデータが出力される。When writing data from the first device TE1 to the second device TE2, address information is first transferred from the first device TE1 to the second device TE2, and at the same time, the address information is transferred from the first device TE1 to the second device TE2. Write data is output from □ to the data bus DB.

このとき、第２の装置ＴＥ２においては、アドレス情報
および書き込みデータの正当性および第２の装置Ｔ′Ｅ
２の完全性などが調べられて、データ転送可能かどうか
が故障検出回路ＴＤＣにより判定される。At this time, the second device TE2 checks the validity of the address information and write data and the second device T'E.
2, and the failure detection circuit TDC determines whether data transfer is possible.

この判定結果は、データ転送中止信号線５ＰＳＬに乗せ
られる。This determination result is placed on the data transfer stop signal line 5PSL.

なお、この第２図に示す実施例においては、論理“Ｌ９
９が中止信号で、“Ｈ２Ｓがデータ転送可能を示す。In the embodiment shown in FIG. 2, the logic "L9
9 is a stop signal, and “H2S” indicates that data transfer is possible.

そして、第１の装置π□においては、アドレス情報、書
き込みデータの出力後、書き込みパルス出力タイミング
がくるまでそのまま待機する。After outputting the address information and write data, the first device π□ waits until the write pulse output timing comes.

ここで、フリップフロップＦＦ１はデータ転送開始前に
イニシャライズ信号ＩＲ３によってリセットされている
。Here, the flip-flop FF1 is reset by the initialization signal IR3 before starting data transfer.

書き込みパルス出力タミングがくると、第１の装置ＴＥ
１内にパルス信号ＰＳが発生し、このパルス信号ＰＳの
前側エツジで上記データ転送中止信号ＳＰがサンプリン
グされる。When the write pulse output timing comes, the first device TE
A pulse signal PS is generated within 1, and the data transfer stop signal SP is sampled at the front edge of this pulse signal PS.

ここで、データ転送が可能な場合には、フリップフロッ
プＦＦ１はセットされるので、アンドゲートＡＮＤ□か
ら書き込みパルスＷＰが出力され、書き込みデータ転送
が実行される。Here, if data transfer is possible, the flip-flop FF1 is set, so the write pulse WP is output from the AND gate AND□, and the write data transfer is executed.

一方、データ転送中止信号ｓｐが出ている場合には、フ
リップフロップＦＦ□はリセットのままなので、書き込
みパルスＷＰは出力されないから書き込みデータの転送
は実行されない。On the other hand, when the data transfer stop signal sp is output, the flip-flop FF□ remains reset, and the write pulse WP is not output, so that no write data is transferred.

したがって、不完全な状況でのデータ転送を防止するこ
とができる。Therefore, data transfer in incomplete situations can be prevented.

また、第２の装置ＴＥ２から第１の装置ＴＥ１がデータ
を読み出す場合も同様で、第１の装置ＴＥ１から第２の
装置ＴＥ２にアドレス情報が出力された時点で第２の装
置Ｔ′Ｅ２においてアドレス情報の正当性および第２の
装置ＴＥ２の完全性などが判定され、その結果はデータ
転送中止信号線５ＰＳＬに乗せられる。Further, the same applies when the first device TE1 reads data from the second device TE2, and when address information is output from the first device TE1 to the second device TE2, the second device T'E2 The validity of the address information and the integrity of the second device TE2 are determined, and the results are placed on the data transfer stop signal line 5PSL.

そして、この結果により、第１の装置π、においては読
み出しパルスＲＰを出力するか、しないかを決定する。Based on this result, the first device π determines whether or not to output the read pulse RP.

ただし、この場合、読み出しパルスＲＰを出力した場合
には、第１の装置ＴＥ１に入力された読み出しデータは
第１の装置ＴＥ１においてその正当性が調べられる。However, in this case, when the read pulse RP is output, the read data input to the first device TE1 is checked for validity in the first device TE1.

前述したところから明らかなように、フリップフロップ
ＦＦ工は、その出力状態が、第１の装置ＴＥ１が第２の
装置ＴＥ２にデータを書込む場合に送出する第２の装置
Ｔ′Ｅ２を指定するアドレス情報と書き込まれるデータ
あるいは第１の装置ＴＥ１が第２の装置ＴＥ２から記憶
データを読み出す場合に送出する第２の装置ＴＥ２を指
定するアドレス情報および第２の装置ＴＥ２のチェック
結果に応じて決定され、チェック結果が異常状態を示す
場合には一方の入力端子に書き込み信号または読み出し
信号が与えられるアントゲ−）ＡＮＤ工の他方の入力端
子にこのアンドゲートＡＮＤ□を遮断する信号を与える
と共に、第１の装置にエラーフラッグ信号を発生して第
２の装置ＴＥ２へのデータの書き込みや読み出しを実行
し得ないように構成されている。As is clear from the foregoing, the output state of the flip-flop FF designates the second device T'E2 to be sent when the first device TE1 writes data to the second device TE2. Determined according to the address information and the data to be written or the address information that specifies the second device TE2 sent when the first device TE1 reads stored data from the second device TE2 and the check result of the second device TE2. If the check result indicates an abnormal state, a write signal or a read signal is given to one input terminal.A signal to cut off this AND gate AND□ is given to the other input terminal of the AND gate. The first device TE2 is configured to generate an error flag signal so that data cannot be written to or read from the second device TE2.

このように、転送の実行前にその可否を判定して、完全
でない場合には実行を行なわないので、安全性が向上す
る。In this way, it is determined whether the transfer is possible or not before the transfer is executed, and the transfer is not executed if the transfer is not complete, thereby improving security.

そして、例えば、プラントに対する操作出力など、種類
によっては一瞬でも誤った内容で出力（更新）すること
が許されない場合に適用して効果がある。For example, depending on the type of operation output for a plant, it is effective to apply it to cases where it is not allowed to output (update) incorrect content even for a moment.

第３図は本考案の他の実施例を示す構成図で、第２の装
置ＴＥ２側に故障検出回路ＴＤＣとフリップフロップＦ
Ｆ２およびアンドゲートＡＮＤ２を設けた場合の一例を
示すものである。FIG. 3 is a block diagram showing another embodiment of the present invention, in which a failure detection circuit TDC and a flip-flop F are provided on the second device TE2 side.
This shows an example in which F2 and an AND gate AND2 are provided.

つぎにこの第３図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 3 will be explained.

まず、第１の装置ＴＥ□から第２の装置ＴＥ２にデータ
の書き込みが行なわれる場合には、アドレス情報が第１
の装置ＴＥ１から第２の装置ＴＥ２に転送され、これと
同時に第１の装置ＴＥ１からデータバスＤＢに書き込み
データが出力される。First, when data is written from the first device TE□ to the second device TE2, the address information is
The write data is transferred from the device TE1 to the second device TE2, and at the same time, the write data is output from the first device TE1 to the data bus DB.

このとき、第２の装置ＴＥ２においては、アドレス情報
、書き込みデータの正当性および第２の装置ＴＥ２の完
全性などが調べられて、データ転送可能かどうかが故障
検出回路ＴＤＣにより判定される。At this time, in the second device TE2, the address information, the validity of the write data, the integrity of the second device TE2, etc. are checked, and the failure detection circuit TDC determines whether data transfer is possible.

そして、フリップフロップＦＦ２はデータ転送が可能な
場合にはセットされる。Flip-flop FF2 is set when data transfer is possible.

この状態で書き込みパルスＷＰが第１の装置■□より出
力されると、第２の装置ＴＥ２内に実行パルスＰＰが発
生するので、書き込みデータの転送が行なわれる。When the write pulse WP is output from the first device □ in this state, an execution pulse PP is generated in the second device TE2, so that the write data is transferred.

一方、第１の装置ＴＥ１では第２の装置ＴＥ２から送ら
れるエラーフラグ信号ＥＦＳを見てデータ転送が実行さ
れたことを知る。On the other hand, the first device TE1 sees the error flag signal EFS sent from the second device TE2 and knows that the data transfer has been executed.

一方、フリップフロップＦＦ２はデータ転送が不可能な
場合にはイニシャライズ信号ＩＲ３によってリセットさ
れるので、第１の装置ＴＥ、からの書き込みパルスＷＰ
によっても書き込みデータの転送は実行されない。On the other hand, since the flip-flop FF2 is reset by the initialization signal IR3 when data transfer is impossible, the write pulse WP from the first device TE
The transfer of write data is not executed even if

したがって、不完全な状態でのデータ転送を防止するこ
とができる。Therefore, data transfer in an incomplete state can be prevented.

そして、第１の装置ｍ工ではデータ転送サイクルの終了
時、エラーフラグ信号ＥＦＳによって書き込みデータの
転送が行なわれなかったことを知るので、再試行を行な
う。Then, at the end of the data transfer cycle, the first device M learns from the error flag signal EFS that the write data has not been transferred, so it tries again.

また、第２の装置ＴＥ２から第１の装置ＴＥ１がデータ
を読み出す場合も同様で、第１の装置ＴＥ、から第２の
装置ＴＥ２にアドレス情報が出力された時点で、アドレ
ス情報の正当性および第２の装置ＴＥ２の完全性などが
判定され、読み出しデータの転送可能時にフリップフロ
ップＦＦ２はセットされ、データ転送は実行される。The same applies when the first device TE1 reads data from the second device TE2, and the validity of the address information is determined at the time when the address information is output from the first device TE to the second device TE2. The integrity of the second device TE2 is determined, and when the read data can be transferred, the flip-flop FF2 is set and the data transfer is executed.

そして、読み出しデータの転送が不可能と判定された場
合には、フリップフロップＦＦ２はイニシャライズ信号
ＩＲ３によってリセットされるので、データ転送は実行
されず、第１の装置ＴＥ□ではエラーフラグ信号ＥＦＳ
により転送の中止を知ることができる。If it is determined that the read data cannot be transferred, the flip-flop FF2 is reset by the initialization signal IR3, so the data transfer is not executed, and the first device TE□ uses the error flag signal EFS.
It is possible to know that the transfer has been stopped.

この第２図および第３図に示す実施例における動作のタ
イミングは第４図ａ、ｂに示すようになる。The timing of operations in the embodiment shown in FIGS. 2 and 3 is as shown in FIGS. 4a and 4b.

ａは書き込みの場合を示したものであり、ｂは読み出し
の場合を示したものである。A shows the case of writing, and b shows the case of reading.

そして、ＡＳはアドレス、ＷＤは書き込みデータ、ＲＤ
・・・読み出しデータを示し、ＳＰはデータ転送中止信
号、ＷＳＥは書き込みストローブ、Ｒ３Ｅは読み出しス
トローブを示す。Then, AS is the address, WD is the write data, and RD
... indicates read data, SP indicates a data transfer stop signal, WSE indicates a write strobe, and R3E indicates a read strobe.

また、データ転送中止信号ｓｐにおける破線部分はデー
タ転送中止の場合の“Ｌ９９レベルを示す。Furthermore, the broken line portion of the data transfer stop signal sp indicates the "L99 level" in the case of data transfer stop.

以上、第２図、第３図において、第１および第２の２つ
の装置ＴＥ１．ＴＥ２間においてデータを転送する場合
を例にとって説明したが、本考案はこれに限定されるも
のではなく、共通バス方式で多数の装置が１つのバスに
接続される場合にも、データ転送中止信号線５ＰＳＬを
各装置に接続しておき、データ転送時、アドレス指定さ
れた装置がこのデータ転送中止信号線５ＰＳＬをドライ
ブし、アドレス指定を行なった装置がこのデータ転送中
止信号線をサンプリングするように構成すれば適用可能
である。As described above, in FIGS. 2 and 3, the first and second two devices TE1. Although the case where data is transferred between TE2 has been explained as an example, the present invention is not limited to this, and the data transfer stop signal can also be used when many devices are connected to one bus using a common bus method. The line 5PSL is connected to each device, and when data is transferred, the addressed device drives this data transfer stop signal line 5PSL, and the addressed device samples this data transfer stop signal line. It is applicable if configured.

その実施例を第５図に示す。第５図において、■□およ
びＴＥ２は第１および第２の装置、ＴＥ、は第Ｎの装置
である。An example thereof is shown in FIG. In FIG. 5, ■□ and TE2 are the first and second devices, and TE is the Nth device.

そして、超はアドレスバス、ＤＢはデータバス、５ＰＳ
Ｌはデータ転送中止信号線、ＷＰＳＬおよびＲＰＳＬは
書き込みパルス信号線および読み出しパルス信号線で、
これらはそれぞれ第１乃至第Ｎの装置ＴＥ□〜ＴＥ、に
接続されている。And super is address bus, DB is data bus, 5PS
L is a data transfer stop signal line, WPSL and RPSL are a write pulse signal line and a read pulse signal line,
These are connected to the first to Nth devices TE□ to TE, respectively.

以上説明したように、本考案によれば、データ転送の実
行前にその可否を判定して完全でない場合には実行を行
なわないので、安全性が向上するという利点があり、例
えば、プラントに対する操作出力など種類によっては一
瞬でも誤った内容で出力（更新）することが許されない
場合に適用して顕著な効果を発揮する。As explained above, according to the present invention, it is determined whether or not the data transfer is possible before the data transfer is performed, and the data transfer is not performed if it is not complete, so there is an advantage that safety is improved. Depending on the type of output, it can be applied to cases where it is not permissible to output (update) incorrect content even for a moment, and it can be used to achieve remarkable effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のデータ伝送装置の一例を示す構成国、第
２図は本考案によるデータ伝送装置の一実施例を示す構
成国、第３図は本考案の他の実施例を示す構成国、第４
図は第２図および第３図の動作説明に供するタイムチャ
ート、第５図は本考案の更に他の実施例を示す構成図で
ある。 ＴＥ１〜ＴＥｎ・・装置、ＤＢ・・データバス、ＦＦ１
． ＦＦ２・・フリップフロップ、ＡＮＤよ。 ＡＮＤ２・・アンドゲート、ＴＤＣ・・故障検出回路。Figure 1 is a constituent country showing an example of a conventional data transmission device, Figure 2 is a constituent country showing an embodiment of a data transmission device according to the present invention, and Figure 3 is a constituent country showing another embodiment of the present invention. , 4th
The figures are time charts for explaining the operations of FIGS. 2 and 3, and FIG. 5 is a block diagram showing still another embodiment of the present invention. TE1~TEn...device, DB...data bus, FF1
．． FF2...Flip-flop, AND. AND2...And gate, TDC...Failure detection circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 一の装置から信号伝送母線を介して他の装置にデータを
書き込んだり他の装置から記憶データを読み出すように
してなる複数の装置からなるデータ伝送装置において、
前記−の装置あるいは他の装置内に少なくとも信号保持
回路と論理積回路を設け、前記信号保持回路はその出力
状態が、前記−の装置が前記他の装置にデータを書き込
む場合に送出する他の装置を指定するアドレス情報と前
記書き込まれるデータあるいは前記−の装置が前記他の
装置から記憶データを読み出す場合に送出する他の装置
を指定するアドレス情報および前記他の装置のチェック
結果に応じて決定され、チェック結果が異常状態を示す
場合には一方の入力端子に書き込み信号または読み出し
信号が与えられる前記論理積回路の他方の入力端子にこ
の論理積回路を遮断する信号を与えると共に前記−の装
置にエラーフラッグ信号を送出して前記他の装置へのデ
ータ書き込みや読み出しを実行し得ないようにしたこと
を特徴とするデータ伝送装置。In a data transmission device consisting of a plurality of devices in which data is written from one device to another device via a signal transmission bus, and stored data is read from the other device,
At least a signal holding circuit and an AND circuit are provided in the - device or another device, and the signal holding circuit has an output state that is different from the other signal that is sent when the - device writes data to the other device. Determined according to the address information specifying the device, the data to be written or the address information specifying the other device to be sent when the device reads the stored data from the other device, and the check result of the other device. and when the check result indicates an abnormal state, a write signal or a read signal is given to one input terminal of the AND circuit, and a signal to cut off the AND circuit is given to the other input terminal of the AND circuit, and the apparatus of - A data transmission device characterized in that the data transmission device is configured to send an error flag signal to the device so as to prevent data from being written to or read from the other device.