JPS60220427A - Programmable controller - Google Patents

Abstract

PURPOSE:To reduce the load on a programming tool function which process a job equivalent to a branch instruction by providing condition deciding flag register and a means which perform the processing equivalent to a branch instruction without jumping a program address. CONSTITUTION:An instruction part is decoded by an instruction decoder 5 for an instruction that is read out of a program memory 2 by a program counter 1. The data fed from a data memory 3 are processed by a microprogram counter 6, a microprogram memory 7 and an arithmetic circuit 8. A flag register 10 sets up a flag to decide whether the next instruction is executed or an NOP (no operation) is decided by an instruction which performs the processing equivalent to a branch instruction. An instruction read out of the memory 2 is decoded by the decoder 5 together with the flag of the register 10. Then data are processed by the counter 6, the memory 7 and the circuit 8.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプラントのプロセス制御に用いるプログラマブ
ル・コントローラに係り、プログラミング及びデパック
時に簡単なプログラミング・ツールで好適な処理を行な
うプログラマブル・コントローラの内部回路に関する。Detailed Description of the Invention [Field of Application of the Invention] The present invention relates to a programmable controller used for plant process control, and relates to an internal circuit of a programmable controller that performs suitable processing with a simple programming tool during programming and depacking. .

〔発明の背景〕[Background of the invention]

従来、プログラムを作成し、デパックや調整の時に、そ
のプログラムに変更が生じた場合、ブランチ命令では命
令の追加、削除等の変更の都度、プログラムアドレスを
変更し、リアセンプルを行なっている。つまり、プログ
ラム作成者、あるいは、プログラミング・ツールがプロ
グラムアドレスの管理を行なっているわけである。Conventionally, when a program is created and the program is changed during depacking or adjustment, the program address is changed and reassembled using a branch instruction each time there is a change such as addition or deletion of an instruction. In other words, the program creator or programming tool manages program addresses.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、ブランチ命令相当の処理の為のプログ
ラミング・ツール機能を軽減し、高級言語のイメージで
プログラミングが行なえ、システム立上げ時や調整時の
デパック効率を向上させたプログラマブル・コントロー
ラを提供するにある。The purpose of the present invention is to provide a programmable controller that reduces the programming tool functions for processing equivalent to branch instructions, allows programming using a high-level language image, and improves depacking efficiency during system startup and adjustment. There is something to do.

〔発明の実施例〕[Embodiments of the invention]

プログラムカウンタで、プログラムメモリのアドレス順
に処理を行なうコンピュータの構成を第１図に示す。FIG. 1 shows the configuration of a computer that uses a program counter to perform processing in the order of program memory addresses.

プログラムカウンタ１でプログラムメモリ２から読み出
された１命令は、その命令部を命令デコーダ５で解読さ
れ、マイクロブログラムカウンタ６、マイクロプログラ
ムメモリ７、及び演算回路８によりデータメモリ３から
のデータの処理を行なう。プログラムアドレスがジャン
プするようなブランチ命令を第２図に示す。One instruction read from the program memory 2 by the program counter 1 has its instruction part decoded by the instruction decoder 5, and the data is read from the data memory 3 by the microprogram counter 6, microprogram memory 7, and arithmetic circuit 8. Process. FIG. 2 shows a branch instruction in which the program address jumps.

第２図のようなブランチ命令は、条件を判定しこれが成
立した時は、プログラムＡを実行し、不成立の時はプロ
グラムＢを実行するもので、そのプログラム例を第３図
に示す。第３図の高級言語によるプログラムは、条件成
立時（ＴＨＥＮ）はプログラムＡを実行し、プログラム
Ｂを行なわない、つまり、ノーオペレーション（以下”
ＮＯＰ”と轄す）として、次のプログラムへ進む。また
、条件不成立時（ＥＬＳＥ）は逆に、プログラムＡをＮ
ＯＰとし、プログラムＢを実行することを表わす。The branch instruction shown in FIG. 2 determines a condition, and when the condition is satisfied, program A is executed, and when the condition is not satisfied, program B is executed. An example of the program is shown in FIG. The program in the high-level language shown in Figure 3 executes program A and does not execute program B when the condition is met (THEN), that is, a no-operation (hereinafter referred to as "
NOP”) and proceed to the next program.In addition, if the condition is not satisfied (ELSE), program A is
OP indicates that program B is to be executed.

第３図のプログラムを実際にプログラムメモリヘスドア
する機械語プログラムに変換すると第４図になる。When the program shown in FIG. 3 is converted into a machine language program that is actually stored in the program memory, the result is shown in FIG.

ここで、ブランチ命令はプログラムアドレスがジャンプ
するため、プログラム上に実際のジャンプ先アドレスを
指定することになる。たとえば、第４図のアドレス１０
０１番地のデータはジャンプ先アドレス”１１００”と
なる。そこで、たとえば、第５図に示すように、第４図
のプログラムに変更が生じた場合、プログラムＢに一個
の命令が追加されるとプログラムＡの先頭アドレスは１
１００番地から（１１００＋　１　）番地となり、プロ
グラム作成者が１００１番地のデータ（ジャンプ先アド
レス）も１１０１に変更することになる。また同様に、
（命令の削除によっても第５図に示すように１１００番
地のデータ（ジャンプ先アドレス）の変更が生じる。Here, since the branch instruction causes the program address to jump, the actual jump destination address is specified on the program. For example, address 10 in Figure 4
The data at address 01 becomes the jump destination address "1100". For example, as shown in FIG. 5, if a change occurs to the program in FIG. 4, and one instruction is added to program B, the start address of program A will be
Address 100 becomes address (1100+1), and the program creator also changes the data at address 1001 (jump destination address) to 1101. Similarly,
(Deletion of an instruction also causes a change in the data at address 1100 (jump destination address) as shown in FIG.

このように、ブランチ命令ではプログラムがアドレス順
に処理されないため、デパックを行なう時に、プログラ
ムを修正すると、プログラム作成者によるアドレス管理
が必要であった。As described above, since the program is not processed in address order with the branch instruction, if the program is modified during depacking, address management by the program creator is required.

そこで、ブランチ命令相当の処理を行なう命令において
プログラムアドレスがジャンプしない本発明を第６図に
示す。FIG. 6 shows the present invention in which the program address does not jump in an instruction that performs processing equivalent to a branch instruction.

これは、第３図の高級言語のプログラムが上から下へ処
理が進むのと同様に、ＩＦ命令で条件判定し、成立した
ならば処理Ａを行、、、、、、、）、不成立ならば処理
Ｂを行なう。つまり、処理Ａでは、Ｔ　ＨＥ　Ｎのプロ
グラムＡを実行し、ＥＬＳＥのプログラムＢをＮＯＰと
する。また、処理ＢではＴＨＥＨのプログラムＡをＮＯ
Ｐとして処理し、ＥＬＳＨのプログラムＢを実行する。This is similar to the high-level language program shown in Figure 3 where the processing progresses from top to bottom.The IF command is used to determine the condition, and if it is true, execute process A. In this case, process B is performed. That is, in process A, program A of T HE N is executed, and program B of ELSE is set to NOP. Also, in process B, program A of THEH is set to NO.
P and executes ELSH program B.

第７図は、第１図に本発明のフラグレジスタを追加した
構成を示す。FIG. 7 shows a configuration in which the flag register of the present invention is added to FIG. 1.

本発明の特徴であるフラグレジスタ１０は、ブランチ命
令相当の処理を行なう命令で次の命令を実行するか、Ｎ
ＯＰとするかを判断するフラグを立てるレジスタである
。プログラムメモリ２から読み出された命令は、命令デ
コーダ５で、フラグレジスタ１０のフラグといっしょに
解読され、マイクロプログラムカウンタ６、マイクロプ
ログラムメモリ７、演算回路８によりデータの処理が行
なわれる。なお、図中４は命令レジスタ、９はデータレ
ジスタである。ここで、フラグと命令を解読する命令デ
コーダ５の構成を第８図に示す。The flag register 10, which is a feature of the present invention, is used to determine whether the next instruction is executed with an instruction that performs processing equivalent to a branch instruction, or whether N
This is a register that sets a flag to determine whether it is set as OP. The instruction read from the program memory 2 is decoded together with the flag in the flag register 10 by the instruction decoder 5, and the data is processed by the microprogram counter 6, microprogram memory 7, and arithmetic circuit 8. Note that in the figure, 4 is an instruction register, and 9 is a data register. Here, the configuration of the instruction decoder 5 for decoding flags and instructions is shown in FIG.

フラグレジスタと命令レジスタの内容を解読する命令デ
コーダでは、フラグレジスタが１の時、ロード命令ＬＤ
、ストア命令ＳＴなどの各命令を読み出す。フラグレジ
スタが０の時は”ＮＯＰ”命令とみなす。また、”　Ｅ
　ＬＳ　ＩＥ　”命令はフラグレジスタの内容を反転す
る命令とし、フラグレジスタが１の時は０にし、フラグ
レジスタが０の時は１とする命令である。In the instruction decoder that decodes the contents of the flag register and instruction register, when the flag register is 1, the load instruction LD
, store instruction ST, etc. are read. When the flag register is 0, it is regarded as a "NOP" instruction. Also, “E
The LS IE'' instruction is an instruction that inverts the contents of the flag register; when the flag register is 1, it is set to 0, and when the flag register is 0, it is set to 1.

これにより、第６図のフローチャートは、第９図のよう
にプログラムされ、実行される。１０００番地の条件判
定命令（ＩＦ）により、フラグＬｌ　１１７（条件成立
）の時はプログラムＡを実行し、フラグ反転命令（ＥＬ
ＳＥ）によりフラグの内容をｒｅ　Ｏ７１とし、プログ
ラムＢをＮＯＰとする。また、フラグが’ｏ”（条件不
成立）の時は、プログラムＡをＮＯＰとしフラグ反転命
令（ＥＬＳＥ）でフラグをｔｒ　１　ｎとしてプログラ
ムＢを実行する。以上の命令が終了後は、フラグレジス
タにｙ　１　ｒｒをセットし、次の命令を実行する。こ
のように、ブランチ命令の相当の処理がプログラムアド
レスのジャンプ無しに、上から下へと行なわれる。As a result, the flowchart of FIG. 6 is programmed and executed as shown in FIG. 9. According to the condition judgment instruction (IF) at address 1000, when the flag Ll is 117 (condition satisfied), program A is executed and a flag inversion instruction (EL
SE) sets the contents of the flag to re O71 and sets program B to NOP. Also, when the flag is 'o' (condition not satisfied), program A is set to NOP and program B is executed with the flag set to tr 1 n using a flag inversion instruction (ELSE). After the above instructions are completed, the flag register is Set y 1 rr and execute the next instruction.In this way, the equivalent processing of the branch instruction is performed from top to bottom without jumping the program address.

このため、たとえば、第１０図に示すように、プログラ
ムの中に命令の追加及び削除が生じても、プログラム作
成者はジャンプ先のアドレスを気にすることなく、プロ
グラムの修正ができる。Therefore, for example, as shown in FIG. 10, even if instructions are added or deleted in a program, the program creator can modify the program without worrying about the jump destination address.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ブランチ命令相当の処理において、ア
ドレス管理が不要となり、プログラミング・ツールの機
能の軽減が図れる。また、プランマ゛ トのシステム立上げ時や調整時のデパックもプロへ ダラムを作成する人への負担が軽減され、デパック効率
が向上する。According to the present invention, address management is not required in processing equivalent to a branch instruction, and the functions of a programming tool can be reduced. In addition, the burden on the person who creates the professional duram for depacking when starting up or adjusting the Planmato system is reduced, and the depacking efficiency is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はマイクロコンピュータの構成図、第２図ないし
５図は従来のプログラム例を示す図、第６図は本発明の
詳細な説明図、第７図、第８図は本発明のハード構成図
、第９図、第１０図は本発明によるプログラム例を示す
図である。 ４・・・命令レジスタ、５・・・命令デコーダ、６・・
・マイクロプログラムカウンタ、１０・・・フラグレジ
スタ。 代理人　弁理士　高橋明夫 設　／　Ｍ カＺ詔 テ ： 肴　汀 矛　Ｚ　ｍFIG. 1 is a configuration diagram of a microcomputer, FIGS. 2 to 5 are diagrams showing examples of conventional programs, FIG. 6 is a detailed explanatory diagram of the present invention, and FIGS. 7 and 8 are hardware configurations of the present invention. 9 and 10 are diagrams showing examples of programs according to the present invention. 4...Instruction register, 5...Instruction decoder, 6...
- Micro program counter, 10...Flag register. Agent: Patent Attorney Akio Takahashi / M

Claims (1)

【特許請求の範囲】 ■、プログラム・カウンタでプログラムメモリの命令を
読み出し、命令デコーダで命令を解読し、演算回路によ
り、データメモリの処理を行なうコンピュータを使用し
たプログラマブル・コントローラにおいて。 条件判定フラグレジスタと、プログラムアドレスをジャ
ンプさせることなくブランチ命令相当の処理を行なう手
段とからなることを特徴とするプログラマブル・コント
ローラ。[Claims] (1) In a programmable controller using a computer, in which a program counter reads instructions from a program memory, an instruction decoder decodes the instructions, and an arithmetic circuit processes the data memory. A programmable controller comprising a condition determination flag register and means for performing processing equivalent to a branch instruction without jumping a program address.