JPS6020942Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6020942Y2
JPS6020942Y2 JP10152679U JP10152679U JPS6020942Y2 JP S6020942 Y2 JPS6020942 Y2 JP S6020942Y2 JP 10152679 U JP10152679 U JP 10152679U JP 10152679 U JP10152679 U JP 10152679U JP S6020942 Y2 JPS6020942 Y2 JP S6020942Y2
Authority
JP
Japan
Prior art keywords
insulating plate
heat sink
metal electrode
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10152679U
Other languages
English (en)
Other versions
JPS5619039U (ja
Inventor
正征 戸嶋
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP10152679U priority Critical patent/JPS6020942Y2/ja
Publication of JPS5619039U publication Critical patent/JPS5619039U/ja
Application granted granted Critical
Publication of JPS6020942Y2 publication Critical patent/JPS6020942Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 本考案は、装置内部に絶縁板を具備したいわゆる内部絶
縁型半導体装置、特にこのような内部絶縁型半導体装置
のうち樹脂封止形半導体装置の絶縁電圧の改良に関する
ものである。
第１図はこのような従来の内部絶縁型樹脂封止半導体装
置の断面図である。
第１図中、１は金属放熱板であり、この上に、上下面が
金属化処理されたセラミック絶縁板２が半田付されてい
る。
さらにその上に金属電極板３が半田付されており、この
金属電極板３の一部は、外部リード線６と接続している
。
金属電極板３の上に半導体ペレット４が半田付されてお
り、さらに半導体ペレット４の上部よりリード線５が半
田付又は超音波圧着されて外部リード線６と接続してい
る。
７は半導体ペレット４を外部雰囲気から保護する封止樹
脂である。
この様な従来構造の内部絶縁型樹脂封止半導体装置を使
用する時に問題になるのは絶縁電圧である。
即ち、金属放熱板１と、外部リード線６の間の絶縁電圧
として数ＫＶ以上必要である。
このため、従来は内部の絶縁板２の板厚を厚く、かつ大
きくして絶縁板２の周辺から金属電極板３の固着部まで
の距離ａと絶縁板の板厚すとの合計（ａ＋ｂ）の絶縁距
離を長くして、絶縁電圧を高めていた。
しかし、絶縁板を厚くすることは装置の放熱特性を悪く
し、且つ大きくすることは材料費が高くなるという欠点
がある。
本考案はかかる絶縁板の板厚および形状の増大を回避し
て、なおかつ、絶縁電圧の向上された半導体装置を得る
ことを目的としている。
第２図は本考案実施例であり、図中１１は金属放熱板で
ある。
この金属放熱板１１には、絶縁板２の周辺位置に沿い、
その周辺部底面が浮くように溝１２が設けられている。
例えば、本実施例では、溝１２の深さは０．５ｍｍ、溝
巾は２耽であり、絶縁板２の周辺底面がこの溝１２によ
り浮いている部分の長さＣは１悶にしである。
したがって、第１図の絶縁距離ａ十す、例えばａ＝２．
５ｍＸｂ＝０．５ｍｍで合計３ｒＩｒｙｔをそのままに
して、本考案の溝１２が設けられれば、絶縁距離はａ十
り＋ｃ＝４間となり、絶縁板の板厚、および大きさをそ
のままとしても１ｍｍの絶縁距離の増加、耐圧としては
約３ＫＶが４ＫＶに増加される。
これを逆にいえば、耐圧は従来のままに保持しながら、
底面絶縁距離Ｃの増大分だけ、絶縁板２の板厚または大
きさを小さくできる。
放熱板としては通常加工容易な銅が用いられるので、放
熱板打抜きのとき同時に溝１２の成形ができ、そのため
のコストアップは極めて小である。
【図面の簡単な説明】
第１図ａは従来の内部絶縁型樹脂封止半導体装置の断面
図、同図すは図ａの封止樹脂を取除いた平面図である。 第２図は本考案の一実施例の断面図である。 １．１１・・・・・・放熱板、２・・・・・・内部絶縁
板、３・・・・・・金属電極板、４・・・・・・半導体
ペレット、５・・・・・・接続ワイヤ、６・・・・・・
外部リード、７・・・・・・封止樹脂、１２・・・・・
・絶縁板底部周辺浮上用溝。

Claims (1)

    【実用新案登録請求の範囲】
  1. 金属放熱板の上に内部絶縁板が載置され、該内部絶縁板
    の上に金属電極板、半導体ペレットが積載され、該金属
    電極板及び該半導体ペレットからそれぞれ外部リード線
    が導出されている樹脂封止形半導体装置において、該金
    属放熱板の該内部絶縁板周辺近傍に、該絶縁板底部周辺
    浮上用の溝が設けられている事を特徴とする半導体装置
    。
JP10152679U 1979-07-23 1979-07-23 半導体装置 Expired JPS6020942Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10152679U JPS6020942Y2 (ja) 1979-07-23 1979-07-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10152679U JPS6020942Y2 (ja) 1979-07-23 1979-07-23 半導体装置

Publications (2)

Publication Number Publication Date
JPS5619039U JPS5619039U (ja) 1981-02-19
JPS6020942Y2 true JPS6020942Y2 (ja) 1985-06-22

Family

ID=29334269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10152679U Expired JPS6020942Y2 (ja) 1979-07-23 1979-07-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS6020942Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758746B2 (ja) * 1985-02-27 1995-06-21 株式会社東芝 樹脂封止型半導体装置
DE202011100820U1 (de) * 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter

Also Published As

Publication number Publication date
JPS5619039U (ja) 1981-02-19

Similar Documents

Publication Publication Date Title
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
KR100328143B1 (ko) 계층화된 도전 평면을 갖는 리드 프레임
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US3469017A (en) Encapsulated semiconductor device having internal shielding
US20150270194A1 (en) Electronic component and leadframe
JPS6020942Y2 (ja) 半導体装置
JPH0645504A (ja) 半導体装置
US3828229A (en) Leadless semiconductor device for high power use
JPH0432761Y2 (ja)
JPS635247Y2 (ja)
JPS6127909B2 (ja)
JPH0414939Y2 (ja)
JPS6218054Y2 (ja)
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPH11289031A (ja) 半導体装置及びその製造方法
JPS5826525Y2 (ja) 半導体装置
JP2512289B2 (ja) 樹脂封止型半導体装置
JPS629734Y2 (ja)
JPS6011651Y2 (ja) 半導体装置
JPS6236299Y2 (ja)
JPS6416641U (ja)
JPS63269539A (ja) 半導体集積回路用ボンデイングワイヤ−
JPS6193652A (ja) 樹脂封止型半導体装置
JPS59132641U (ja) 半導体装置用基板
JPS5917543B2 (ja) 半導体整流装置