JPS60202962A - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JPS60202962A JPS60202962A JP59060408A JP6040884A JPS60202962A JP S60202962 A JPS60202962 A JP S60202962A JP 59060408 A JP59060408 A JP 59060408A JP 6040884 A JP6040884 A JP 6040884A JP S60202962 A JPS60202962 A JP S60202962A
- Authority
- JP
- Japan
- Prior art keywords
- shift registers
- shift register
- charge
- coupled device
- circulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 abstract 1
- 230000006870 function Effects 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 7
- 125000004122 cyclic group Chemical group 0.000 description 5
- 241000282326 Felis catus Species 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000032823 cell division Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/715—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame interline transfer [FIT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は２次元電荷結合装置に係夛、特に多量の入力信
号電荷の蓄積を可能ならしめた２次元電荷結合装置Ｎの
構造に関する。
号電荷の蓄積を可能ならしめた２次元電荷結合装置Ｎの
構造に関する。
（ｂ） 技術の背景
固体撮像装置は撮像管にくらべ、小型軽量、低消費電力
、高信頼性が期待出来る上に、残像、焼付き９図形歪み
がないなどの利点がある。
、高信頼性が期待出来る上に、残像、焼付き９図形歪み
がないなどの利点がある。
この固体撮像装置に於て現在多く用いられているのはイ
ンタライン形の２次元電荷結合装誼を用いた撮像装置で
ある。そして該固体撮像装置に於ては、その解像度を向
上せしめるために画素の高集積化が重要な課題になって
いる。
ンタライン形の２次元電荷結合装誼を用いた撮像装置で
ある。そして該固体撮像装置に於ては、その解像度を向
上せしめるために画素の高集積化が重要な課題になって
いる。
（ｃ） 従来技術と問題点
第１図は、２次元電荷結合装置に於ける一般的な従来の
構成を模式的に表わした平面図である０図に於て、Ｄは
画素ダイオードでチップ上に２次元的に複数個整列配置
される。この画素ダイオードはフォトダイオード又は別
チップに配設される受光素子からの信号ｔ−電荷結合素
子へ供給する機能を持つダイオードからなっているｏ
ＧＩは第１の移送ゲート（入力ゲート）で、水平方向に
並んで配列された複数の画素ダイオードに対して共通な
連続構造を有し、それぞれの画素ダイオードの信号電荷
を水平シフトレジスタの対応する電荷蓄積領域にそれぞ
れ移送する機能を有する。ＨＲは水平シフトレジスタで
、それぞれの画素ダイオードから移送されて来た信号電
荷を蓄積し、矢印しｍ１ｉｃ示す水平方向に転送する機
能を有するＯＧ！は第２の移送ゲートで、各水平シフト
レジスタに対して共通な連続構造を有し、それぞれの水
平シフトレジスタで転送されて来た信号電荷を垂直シフ
トレジスタの対応する”電荷蓄積領域にそれぞれ移送す
る機能を有する。ＶＲは垂直シフトレジスタで、水平シ
フトレジスタから移送されて来た信号電荷を蓄積し矢印
し第２に示す垂直方向に転送する機能を有する。Ａは増
幅回路で、垂直シフトレジスタで転送されて来た信号電
荷を増幅出力する機能を有する。又すはバリア（電位障
壁）を有するセル（電荷蓄積領域）の区切シを表わして
いる０ このような２次元電荷結合装置に於て、解像度を高める
１ハ１単な手段としては、チップ面積を拡大し、それに
比例して画素数をふやす方法がある。
構成を模式的に表わした平面図である０図に於て、Ｄは
画素ダイオードでチップ上に２次元的に複数個整列配置
される。この画素ダイオードはフォトダイオード又は別
チップに配設される受光素子からの信号ｔ−電荷結合素
子へ供給する機能を持つダイオードからなっているｏ
ＧＩは第１の移送ゲート（入力ゲート）で、水平方向に
並んで配列された複数の画素ダイオードに対して共通な
連続構造を有し、それぞれの画素ダイオードの信号電荷
を水平シフトレジスタの対応する電荷蓄積領域にそれぞ
れ移送する機能を有する。ＨＲは水平シフトレジスタで
、それぞれの画素ダイオードから移送されて来た信号電
荷を蓄積し、矢印しｍ１ｉｃ示す水平方向に転送する機
能を有するＯＧ！は第２の移送ゲートで、各水平シフト
レジスタに対して共通な連続構造を有し、それぞれの水
平シフトレジスタで転送されて来た信号電荷を垂直シフ
トレジスタの対応する”電荷蓄積領域にそれぞれ移送す
る機能を有する。ＶＲは垂直シフトレジスタで、水平シ
フトレジスタから移送されて来た信号電荷を蓄積し矢印
し第２に示す垂直方向に転送する機能を有する。Ａは増
幅回路で、垂直シフトレジスタで転送されて来た信号電
荷を増幅出力する機能を有する。又すはバリア（電位障
壁）を有するセル（電荷蓄積領域）の区切シを表わして
いる０ このような２次元電荷結合装置に於て、解像度を高める
１ハ１単な手段としては、チップ面積を拡大し、それに
比例して画素数をふやす方法がある。
しかしこの方法によるとチップの収率が低下して原価高
になり、且つ装置の大きさが大幅に拡大するという問題
がある。そこで前記解像度向上の要望に答えるためには
、画素ダイオードＤの配列ピッチを縮小する高密厩高集
積手段によらざるを得ない。
になり、且つ装置の大きさが大幅に拡大するという問題
がある。そこで前記解像度向上の要望に答えるためには
、画素ダイオードＤの配列ピッチを縮小する高密厩高集
積手段によらざるを得ない。
しかしながら画素ダイオードＤの配列ピッチを縮小した
場合、おのずから水平シフトレジスタ皿の占有面積も縮
小され、該レジスタの蓄積可能な信号電荷量も減小する
ので、入力されるＧｆ号電荷量が大きいと蓄積しきれず
にオーバフローを起し、画像が不鮮明になる所謂プルー
ミング現象を生ずる。そこで転送スピードを上げて上記
プルーミング現象の防止がなされるが、この場合蓄積さ
れる信号電荷の量も減少するので、従来の一般的な構成
のままでは読出信号レベルが非常に小さくなる。
場合、おのずから水平シフトレジスタ皿の占有面積も縮
小され、該レジスタの蓄積可能な信号電荷量も減小する
ので、入力されるＧｆ号電荷量が大きいと蓄積しきれず
にオーバフローを起し、画像が不鮮明になる所謂プルー
ミング現象を生ずる。そこで転送スピードを上げて上記
プルーミング現象の防止がなされるが、この場合蓄積さ
れる信号電荷の量も減少するので、従来の一般的な構成
のままでは読出信号レベルが非常に小さくなる。
そのため信号レベルＳに対する外来ノイズルベルＮの割
合が高″１シ、所謂Ｓ ／ Ｎ比が低下がするので画像
精度が低下するという問題が生ずる。
合が高″１シ、所謂Ｓ ／ Ｎ比が低下がするので画像
精度が低下するという問題が生ずる。
そこで外来ノイズが読出し回数の一乗に比例することが
ら、従来Ｓ／Ｎ比を高める手段として、狭くなった蓄積
部での信号電荷を複数回出力してメモリ素子等の外部回
路に信号を積分蓄積した後、該蓄積信号を画素信号とし
て読出す方式も試みられたが、固体撮像装置（２次元セ
ンサ）の場合画素俄は数千から数十方何程度の多数であ
るため、この方式を用いた場合、外部回路系が非常に膨
大にものになるという問題があった。
ら、従来Ｓ／Ｎ比を高める手段として、狭くなった蓄積
部での信号電荷を複数回出力してメモリ素子等の外部回
路に信号を積分蓄積した後、該蓄積信号を画素信号とし
て読出す方式も試みられたが、固体撮像装置（２次元セ
ンサ）の場合画素俄は数千から数十方何程度の多数であ
るため、この方式を用いた場合、外部回路系が非常に膨
大にものになるという問題があった。
（ｄｌ 発明の目的
木つ１を明は上記問題点を除去して固体撮像装置（２次
元センサ）の解ｆ＆度及び画像イ１ｊ厩を高める目的で
なされたものであり、この目的は２次元電荷結合暖ＩＤ
をＮｂ密度高集積化し、該高集積化により縮小された電
荷の蓄積転送領域（水平シフトレジスタ）の取扱電荷量
の減少を補なうため、希望するｆｖ数回の蓄積転送電荷
を循環形シフトレジスタよりなる７：ｙｉ定のウェル（
電位の井戸）に蓄積した後、該蓄、積職荷を出力するこ
とによって出力信号及びＳ／Ｎ比ｆ：増大せしめた下記
要旨の本発明によって達成される。
元センサ）の解ｆ＆度及び画像イ１ｊ厩を高める目的で
なされたものであり、この目的は２次元電荷結合暖ＩＤ
をＮｂ密度高集積化し、該高集積化により縮小された電
荷の蓄積転送領域（水平シフトレジスタ）の取扱電荷量
の減少を補なうため、希望するｆｖ数回の蓄積転送電荷
を循環形シフトレジスタよりなる７：ｙｉ定のウェル（
電位の井戸）に蓄積した後、該蓄、積職荷を出力するこ
とによって出力信号及びＳ／Ｎ比ｆ：増大せしめた下記
要旨の本発明によって達成される。
（ｅ）発明の０￥成
即ち本発明はインタライン形２次元電荷結合装置りに於
て、水平シフトレジスタと垂直シフトレジスタの間に、
水平シフトレジスタで転送されてきた信号電荷を積分蓄
積することが可能な循環形転送方式のシフトレジスタを
介在せしめたことを特徴とする。
て、水平シフトレジスタと垂直シフトレジスタの間に、
水平シフトレジスタで転送されてきた信号電荷を積分蓄
積することが可能な循環形転送方式のシフトレジスタを
介在せしめたことを特徴とする。
（ｆ） 発明の実施例
以下本発明を実施例について、図を用いて説明する。
第２図は本発明のインタライン形２次元１１ｊ；荷結合
装置に於ける構成の一実施例を示す模式平面図、第３図
は本発明の構成に用いる循環形転送方式シ本発明のイン
タライン形２次元電荷結合装飯は、例えば第２図に示す
ように構成される。同図に於てり、、−％−Ｄ、、 、
Ｄ２．〜Ｄ２４． Ｄ、、−Ｄ、、 、 Ｄ、、 〜
Ｄ、。
装置に於ける構成の一実施例を示す模式平面図、第３図
は本発明の構成に用いる循環形転送方式シ本発明のイン
タライン形２次元電荷結合装飯は、例えば第２図に示す
ように構成される。同図に於てり、、−％−Ｄ、、 、
Ｄ２．〜Ｄ２４． Ｄ、、−Ｄ、、 、 Ｄ、、 〜
Ｄ、。
はダイオードよシなる画素、Ｇｌは第１の移送ゲート（
入力ゲート〕、ＨＲ＋〜ＨＲ４は水平シフトレジスタ、
Ｇ２は第２の移送ゲート、ＣＲ，〜ＣＲ。
入力ゲート〕、ＨＲ＋〜ＨＲ４は水平シフトレジスタ、
Ｇ２は第２の移送ゲート、ＣＲ，〜ＣＲ。
は循環形転送方式のシフトレジスタ、Ｇ、は第３の移送
ゲート、ｖＲは垂直シフトレジスタ、Ａは増幅回路、）
ＩＩＩ ”１１１４ ＋ ）１！１〜ｈ２４１１１３１
〜ｈ３４ ｒ １１４１〜１１４４ Ｉ Ｃ４１ゝｃ１
４ ＋ ｃ２ｔ〜（！２４ 、 ０３１２０３番 Ｔ
Ｃ４Ｉ ゞＣ４４＊ Ｖ＋＋ ｔ ＶＩ２ ＊ ｖａｔ
Ｊ Ｖ１４は電荷蓄積領域、ｂはセルの区切り、矢印
しｒｎｌ ＨｍＨ＃ ｍＨは電荷転送方向を示している
。
ゲート、ｖＲは垂直シフトレジスタ、Ａは増幅回路、）
ＩＩＩ ”１１１４ ＋ ）１！１〜ｈ２４１１１３１
〜ｈ３４ ｒ １１４１〜１１４４ Ｉ Ｃ４１ゝｃ１
４ ＋ ｃ２ｔ〜（！２４ 、 ０３１２０３番 Ｔ
Ｃ４Ｉ ゞＣ４４＊ Ｖ＋＋ ｔ ＶＩ２ ＊ ｖａｔ
Ｊ Ｖ１４は電荷蓄積領域、ｂはセルの区切り、矢印
しｒｎｌ ＨｍＨ＃ ｍＨは電荷転送方向を示している
。
上記構成に於て、第１の移送ゲート（入カゲー））Ｇ、
はそれぞれの行に配設される画素ダイオードに対して共
通した水平方向の帯状を有し、それぞれの行の画素ダイ
オードの信号電荷を対応する水平シフトレジスタの電荷
蓄積領域へ同時に移送する従来同様の機能を有し、水平
シフトレジスタＨＲ＋〜ＨＲ４は従来同様の構造を有し
、画素ダイオードから移送された信号電荷を蓄積し水平
方向へ順次転送する従来同様の機能を有する。第２の移
送ゲートＧ２は各行の水平シフトレジスタＨＲ１〜ＨＲ
４の最後列の電荷蓄積領域り、４．ｈ□、ｈ□、ｈ４４
に共通な垂直方向の帯状を有し、これら領域に蓄積され
ている信号電荷をそれぞれの水平シフトレジスタＨＲ，
〜ＨＲ４に対応する循環形シフトレジスタＣＲ，〜ＣＲ
４の所定の電荷蓄積領域例えばａｌｌ １ｃ２１ ＋
Ｃ３１＋ Ｃ４１へ同時に移送する機能を有する０循環
形シフトレジスタ、ＣＲＩ〜ＣＲ４はそれぞれ対応する
水平シフトレジスタＨＲＩ−ＨＲ４から移送されて来た
信号電荷を所望の複数回蓄積するのに充分な容量を持っ
た対応する水平シフトレジスタと同数（実施例では４個
）の電荷蓄積領域ｅｌｆ〜ｅ１４ ｙ ｅ雪１ゞＣ２番
＊ ｅ３１ゞｃｓｔ ｌ Ｃ４１〜０４４ をそれぞれ
有し、水平シフトレジスタと同じクロック信号によって
蓄積電荷を矢印しｍ、に示すように循環転送して、入力
信号電荷を積分蓄積する機能２持つ。
はそれぞれの行に配設される画素ダイオードに対して共
通した水平方向の帯状を有し、それぞれの行の画素ダイ
オードの信号電荷を対応する水平シフトレジスタの電荷
蓄積領域へ同時に移送する従来同様の機能を有し、水平
シフトレジスタＨＲ＋〜ＨＲ４は従来同様の構造を有し
、画素ダイオードから移送された信号電荷を蓄積し水平
方向へ順次転送する従来同様の機能を有する。第２の移
送ゲートＧ２は各行の水平シフトレジスタＨＲ１〜ＨＲ
４の最後列の電荷蓄積領域り、４．ｈ□、ｈ□、ｈ４４
に共通な垂直方向の帯状を有し、これら領域に蓄積され
ている信号電荷をそれぞれの水平シフトレジスタＨＲ，
〜ＨＲ４に対応する循環形シフトレジスタＣＲ，〜ＣＲ
４の所定の電荷蓄積領域例えばａｌｌ １ｃ２１ ＋
Ｃ３１＋ Ｃ４１へ同時に移送する機能を有する０循環
形シフトレジスタ、ＣＲＩ〜ＣＲ４はそれぞれ対応する
水平シフトレジスタＨＲＩ−ＨＲ４から移送されて来た
信号電荷を所望の複数回蓄積するのに充分な容量を持っ
た対応する水平シフトレジスタと同数（実施例では４個
）の電荷蓄積領域ｅｌｆ〜ｅ１４ ｙ ｅ雪１ゞＣ２番
＊ ｅ３１ゞｃｓｔ ｌ Ｃ４１〜０４４ をそれぞれ
有し、水平シフトレジスタと同じクロック信号によって
蓄積電荷を矢印しｍ、に示すように循環転送して、入力
信号電荷を積分蓄積する機能２持つ。
第３の移送ゲートＧ３は各循環形シフトレジスタＣＲＩ
〜ＣＲ４に共通な垂直方向の帯状を有し、循環形シフト
レジスタＣＲ１〜ＣＲ４の例えばＣ１４＋ ０２４＋ｃ
３４ ＋ ０４４の領域に積分蓄積されている信号電荷
を垂直シフトレジスタＶＲのそれぞれに対応する電荷蓄
積領域Ｖｌｌ ｐ ｖａｔ ｌ ＶＩＢ ＋ Ｖ１４に
移送する機能を有する。垂直シフトレジスタＶＲは循環
形シフトレジスタから移送されて来た積分蓄積された信
号電荷を増幅回路に向って転送する機能を有する。
〜ＣＲ４に共通な垂直方向の帯状を有し、循環形シフト
レジスタＣＲ１〜ＣＲ４の例えばＣ１４＋ ０２４＋ｃ
３４ ＋ ０４４の領域に積分蓄積されている信号電荷
を垂直シフトレジスタＶＲのそれぞれに対応する電荷蓄
積領域Ｖｌｌ ｐ ｖａｔ ｌ ＶＩＢ ＋ Ｖ１４に
移送する機能を有する。垂直シフトレジスタＶＲは循環
形シフトレジスタから移送されて来た積分蓄積された信
号電荷を増幅回路に向って転送する機能を有する。
従って電荷蓄積領域Ｖｌｌ ＋ ＶＩ２ ＋ ＶＩＡ
ｒ Ｖ１４の電荷蓄積容量は少なくとも循環形シフトレ
ジスタと同容量以上に形成される。そして増幅回路Ａは
垂直シフトレジスタＶＲで転送されて来た信号電荷を増
幅出力する機能を有する。
ｒ Ｖ１４の電荷蓄積容量は少なくとも循環形シフトレ
ジスタと同容量以上に形成される。そして増幅回路Ａは
垂直シフトレジスタＶＲで転送されて来た信号電荷を増
幅出力する機能を有する。
この図のように本発明の２次元電荷結合装置は、従来宿
造の水平シフトレジスタＨＲと垂直シフトレジスタＶＲ
の間に、所定の複数回信号電荷を蓄（ｔｌ（するのに充
分な容量を備えた対応する水平シフトレジスタと同数の
電荷蓄積領域例えばｅｌｆ〜Ｃ１４゜Ｃ２１ゝｃｔ４１
０１１１ゞｅ３４ツｅ４１ゞｅ４４を有する循環形シフ
トレジスタＣＲ，−ＣＲ，を配置したものである。
造の水平シフトレジスタＨＲと垂直シフトレジスタＶＲ
の間に、所定の複数回信号電荷を蓄（ｔｌ（するのに充
分な容量を備えた対応する水平シフトレジスタと同数の
電荷蓄積領域例えばｅｌｆ〜Ｃ１４゜Ｃ２１ゝｃｔ４１
０１１１ゞｅ３４ツｅ４１ゞｅ４４を有する循環形シフ
トレジスタＣＲ，−ＣＲ，を配置したものである。
誼実施例の構成に於ては、動作に際して、画素ダイオー
ドＤ１１〜Ｄ４４から第１の移送ゲートＧＩを介して水
平シフトレジスタＨＲＩ”−ＨＲ４の各電荷布積領域へ
移送された信号電荷は、所定のクロック信号によってそ
れぞれの水平シフトレジスタ内をそれぞれ矢印ｍ、の方
向に転送され、第２の移送ゲートＧ２を介してル眞次対
応する循環シフトレジスタＣＲＩ〜ＣＲ，の所定の電荷
蓄積領域へ移送される。そして該循環シフトレジスタに
於ては同じクロック信号によって水平シフトレジスタと
同期して矢印＋７１２示すような循環転送動作が行われ
ているので、複数回にわたって転送されて来た同一画素
の信号電荷は、該循環シフトレジスタに於ける同じ所定
の位置に積分蓄積される。なおこのように複数回の画素
信号電荷を積分蓄積して信号電荷量を増加させることに
よりＳ／Ｎ比を大きくすることが可能になる。即ち前述
したように外来〕ことから、Ｓ／Ｎ比は、例えば４回の
読出し信号を蓄積した際２倍に、９回の読出し信号を蓄
積した際には３倍に上昇する。
ドＤ１１〜Ｄ４４から第１の移送ゲートＧＩを介して水
平シフトレジスタＨＲＩ”−ＨＲ４の各電荷布積領域へ
移送された信号電荷は、所定のクロック信号によってそ
れぞれの水平シフトレジスタ内をそれぞれ矢印ｍ、の方
向に転送され、第２の移送ゲートＧ２を介してル眞次対
応する循環シフトレジスタＣＲＩ〜ＣＲ，の所定の電荷
蓄積領域へ移送される。そして該循環シフトレジスタに
於ては同じクロック信号によって水平シフトレジスタと
同期して矢印＋７１２示すような循環転送動作が行われ
ているので、複数回にわたって転送されて来た同一画素
の信号電荷は、該循環シフトレジスタに於ける同じ所定
の位置に積分蓄積される。なおこのように複数回の画素
信号電荷を積分蓄積して信号電荷量を増加させることに
よりＳ／Ｎ比を大きくすることが可能になる。即ち前述
したように外来〕ことから、Ｓ／Ｎ比は、例えば４回の
読出し信号を蓄積した際２倍に、９回の読出し信号を蓄
積した際には３倍に上昇する。
次いでそれぞれの循環形シフトレジスタＣＲ，〜ＣＲ４
に所定の回数積分蓄積された信号電荷を移送ゲートａｓ
を介して垂直シフトレジスタの対応する電荷蓄積領域Ｖ
ｌｌ ＋ ｖａｔ ｌ ｖａｔ ＋ ＶＩ４へそれぞれ
移送し、以後従来通シ該垂直レジスタＶＲで該蓄ＬＡＮ
荷信号が矢印しｒＪに示す垂直方向へ転送され、増幅回
路Ａｔ−介して直列に出力される。
に所定の回数積分蓄積された信号電荷を移送ゲートａｓ
を介して垂直シフトレジスタの対応する電荷蓄積領域Ｖ
ｌｌ ＋ ｖａｔ ｌ ｖａｔ ＋ ＶＩ４へそれぞれ
移送し、以後従来通シ該垂直レジスタＶＲで該蓄ＬＡＮ
荷信号が矢印しｒＪに示す垂直方向へ転送され、増幅回
路Ａｔ−介して直列に出力される。
第３図は本発明に用いる２相駆動力式の循環形シフトレ
ジスタを模式的に示した平面図（イ）及びＡ−Ａ矢視断
面図（ロ）、Ｂ−Ｂ矢視断面図（ハ）である。
ジスタを模式的に示した平面図（イ）及びＡ−Ａ矢視断
面図（ロ）、Ｂ−Ｂ矢視断面図（ハ）である。
同図に於てＳＵＢは例えばｐ−型シリコン基板、ｂはｐ
型バリア、工は二酸化シリコン（Ｓｔｏｗ）等の絶縁１
（（、ｌａ、ｌｂ、２ａ、？、ｂ、３ａ、３ｂ、４ａ、
４ｂは？（う荷蓄積転送用電極、Ｃ６はチャネルストッ
プ領域、矢印しｍ、は蓄積電荷の転送方向を示している
。
型バリア、工は二酸化シリコン（Ｓｔｏｗ）等の絶縁１
（（、ｌａ、ｌｂ、２ａ、？、ｂ、３ａ、３ｂ、４ａ、
４ｂは？（う荷蓄積転送用電極、Ｃ６はチャネルストッ
プ領域、矢印しｍ、は蓄積電荷の転送方向を示している
。
ここで電荷蓄積転送用電極１ａ、２ａ、３ａ、４ａは第
１のクロック信号φ、が印加される電極、１ｂ。
１のクロック信号φ、が印加される電極、１ｂ。
２ｂ、３ｂ、４ｂは第２のクロック信号φ２が印加され
る電極で、これら電極中１ａ、ｌｂは第１図に於ける電
荷蓄積領域ｃｔｔ ｌ ｃａｔ ｌ Ｃ３１１Ｃ４１上
に、２＆。
る電極で、これら電極中１ａ、ｌｂは第１図に於ける電
荷蓄積領域ｃｔｔ ｌ ｃａｔ ｌ Ｃ３１１Ｃ４１上
に、２＆。
２ｂはｃａｔ ｌ ｃｗｔ ｌ ｅｌｌｔ ＋ Ｃ４を
上に、３ａ、３ｂはＣ１，。
上に、３ａ、３ｂはＣ１，。
Ｃ２３ＩＣ５Ｓ ＋ ｃａｔ上に＼４ａ、４ｂはｃａｔ
Ｉ Ｃ２４＋ ＣＢ４＋０４４上にそれぞれ配設され
る。
Ｉ Ｃ２４＋ ＣＢ４＋０４４上にそれぞれ配設され
る。
なお該循環形シフトレジスタは上記２相駆動力式に限ら
れるものではなく、３相成るいは４相駆動力式であって
も良い。但し水平シフトレジスタとは同期させる必要が
ある。
れるものではなく、３相成るいは４相駆動力式であって
も良い。但し水平シフトレジスタとは同期させる必要が
ある。
又該循環形シフトレジスタは更に蓄積容量を増すために
、別チップに形成してもさしつかえない。
、別チップに形成してもさしつかえない。
（ｇ） 発明の詳細
な説明したように本発明のインタライン形２次元電荷結
合装置に於ては、画素信号を所望の複数回読出し、核複
数回読出された画素信号を積分蓄積した後、該積分蓄積
された画素信号が出力されるので、該装置が高密度に高
集積化された際にも出力信号のＳ／Ｎ比が大きくなυ、
高精度の画像信号が得られる。
合装置に於ては、画素信号を所望の複数回読出し、核複
数回読出された画素信号を積分蓄積した後、該積分蓄積
された画素信号が出力されるので、該装置が高密度に高
集積化された際にも出力信号のＳ／Ｎ比が大きくなυ、
高精度の画像信号が得られる。
父上記複数回読出される画素信号の積分蓄積がウェルを
用いた循環形転送方式のシフトレジスタによってなされ
るので、別のメモリ回路によってなされる従来方式に比
べて電荷結合装置の拡大が防止される。
用いた循環形転送方式のシフトレジスタによってなされ
るので、別のメモリ回路によってなされる従来方式に比
べて電荷結合装置の拡大が防止される。
以上の点から本発明は、固体撮像装置の高解像度化小型
化に対して極めて有効である。
化に対して極めて有効である。
第１図はインタライン形２次元電荷結合装置に於ける従
来の一般的な構成を模式的に示す平面図、第３図は本発
明の構成に用いる循環形転送方式シフトレジスタの一例
を模式的に示す平面図（イ）及びＡ−Ａ矢視断面図（ロ
）、Ｂ−Ｂ矢視断面図（ハ）である。 図に於てＤ＋＋ ”’−Ｄ＋＋ ＋ Ｄｔ＋−Ｄ＊４＊
ＤｓＩ−ＤｓＩ ＋Ｄ４重〜Ｄ４４はダイオードよシ
なる画素、Ｇ、 、 Ｇ、 。 Ｃ８は移送ゲーＦ 、ＨＲｔ〜ＨＲ４は水平シフトレジ
スタ、ＣＲ，−ＣＲ４は循環形転送方式のシフトレジス
タ、ｖＲは垂直シフトレジスタ、Ａは増幅回路、）１＋
＋−ｈ１４ １ ｈ！＋ −ｈ＊＋ ＋ ）１ｓｔ ”
ｈａ４ ｒ ｈ４ｔ −ｈａ番 ｔ ｅｌｆ〜ｅ１４
＋ ｅｔｌゞ（！１４ ＋ Ｃｓ！”””Ｃ８４ｅ ０
４１ゞＣ４番 −Ｖｌｌ ＋ｖａｔ ｌ ｖ＋ｓ ｌ
ＶＩ４は電荷蓄積領域、ｂｔＩ′ｉバリア、町。 ｒＪ、ｍ、は電荷転送方向矢印を示す０峯 ｌ 閃 峯 ２ 叫
来の一般的な構成を模式的に示す平面図、第３図は本発
明の構成に用いる循環形転送方式シフトレジスタの一例
を模式的に示す平面図（イ）及びＡ−Ａ矢視断面図（ロ
）、Ｂ−Ｂ矢視断面図（ハ）である。 図に於てＤ＋＋ ”’−Ｄ＋＋ ＋ Ｄｔ＋−Ｄ＊４＊
ＤｓＩ−ＤｓＩ ＋Ｄ４重〜Ｄ４４はダイオードよシ
なる画素、Ｇ、 、 Ｇ、 。 Ｃ８は移送ゲーＦ 、ＨＲｔ〜ＨＲ４は水平シフトレジ
スタ、ＣＲ，−ＣＲ４は循環形転送方式のシフトレジス
タ、ｖＲは垂直シフトレジスタ、Ａは増幅回路、）１＋
＋−ｈ１４ １ ｈ！＋ −ｈ＊＋ ＋ ）１ｓｔ ”
ｈａ４ ｒ ｈ４ｔ −ｈａ番 ｔ ｅｌｆ〜ｅ１４
＋ ｅｔｌゞ（！１４ ＋ Ｃｓ！”””Ｃ８４ｅ ０
４１ゞＣ４番 −Ｖｌｌ ＋ｖａｔ ｌ ｖ＋ｓ ｌ
ＶＩ４は電荷蓄積領域、ｂｔＩ′ｉバリア、町。 ｒＪ、ｍ、は電荷転送方向矢印を示す０峯 ｌ 閃 峯 ２ 叫
Claims (1)
- インクライン形の２次元構造を有し、水平シフトレジス
タと垂直シフトレジスタの間に、水平シフトレジスタで
転送されてきた信号電荷を積分蓄積することが可能な循
環形転送方式のシフトレジスタを介在せしめたことを特
徴とする電荷結合装置汀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060408A JPS60202962A (ja) | 1984-03-28 | 1984-03-28 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060408A JPS60202962A (ja) | 1984-03-28 | 1984-03-28 | 電荷結合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60202962A true JPS60202962A (ja) | 1985-10-14 |
Family
ID=13141319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060408A Pending JPS60202962A (ja) | 1984-03-28 | 1984-03-28 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60202962A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0308624A2 (en) * | 1987-09-25 | 1989-03-29 | Polaroid Corporation | Solid state imaging device for providing line decimated output |
| EP0315778A2 (en) * | 1987-10-09 | 1989-05-17 | Kabushiki Kaisha Toshiba | Solid state image pickup apparatus |
| EP0419118A2 (en) * | 1989-09-14 | 1991-03-27 | Sony Corporation | Charge coupled device imager with horizontal charge transfer sections in an imaging section |
| JP2011151797A (ja) * | 2009-12-25 | 2011-08-04 | Japan Atomic Energy Agency | 撮像素子、半導体装置、及び撮像方法、撮像装置 |
-
1984
- 1984-03-28 JP JP59060408A patent/JPS60202962A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0308624A2 (en) * | 1987-09-25 | 1989-03-29 | Polaroid Corporation | Solid state imaging device for providing line decimated output |
| EP0315778A2 (en) * | 1987-10-09 | 1989-05-17 | Kabushiki Kaisha Toshiba | Solid state image pickup apparatus |
| EP0419118A2 (en) * | 1989-09-14 | 1991-03-27 | Sony Corporation | Charge coupled device imager with horizontal charge transfer sections in an imaging section |
| JP2011151797A (ja) * | 2009-12-25 | 2011-08-04 | Japan Atomic Energy Agency | 撮像素子、半導体装置、及び撮像方法、撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10778918B2 (en) | Solid-state imaging device | |
| US5060245A (en) | Interline transfer CCD image sensing apparatus | |
| US6466266B1 (en) | Active pixel sensor with shared row timing signals | |
| US9749569B2 (en) | High speed rolling image sensor with ADM architecture and method of implementing thereof | |
| JP2006211363A (ja) | 光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置 | |
| EP0604954B1 (en) | Solid state image sensor device and its driving method | |
| JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
| JPH09191099A (ja) | 固体撮像素子およびその読み出し方法 | |
| US20060072026A1 (en) | Solid-state image pickup device and method for driving the same | |
| JP2010520662A (ja) | 可変解像度可変感度イメージセンサ | |
| EP3435658B1 (en) | Imaging element and imaging device | |
| EP0593922B1 (en) | Solid state imaging device having dual-H-CCD with a compound channel | |
| JPS60202962A (ja) | 電荷結合装置 | |
| CN110191296B (zh) | 具有经划分位线的cmos图像传感器 | |
| US5969830A (en) | Color linear image sensor and driving method therefor | |
| US4577232A (en) | Line addressed charge coupled imager | |
| US4593319A (en) | High resolution quadrilinear CCD imager with four channel to one channel multiplexing | |
| JPH0521773A (ja) | Ｃｃｄ撮像素子 | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| EP0159758A1 (en) | Charge-coupled device | |
| JPH01255273A (ja) | 固体撮像素子 | |
| JPS62155560A (ja) | 固体撮像装置 | |
| JP2001094740A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JP2685436B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2005303059A (ja) | リニアイメージセンサ |