JPS60201438A - Interruption controlling system - Google Patents

Abstract

PURPOSE:To prevent an unnecessary delay of an interruption which requires urgent processing, by providing a means for inhibiting an interruption only at a necessary time, and resetting a device automatically so as to be interruptable after a designated time has elapsed, on a microprogram control information processing device. CONSTITUTION:As for a control storage device 1, the contents of an address designated by an address register 2 are read out to a register 3 and executed. In case of an interruption, a start address of an interruption processing microprogram is set to the address register 2 under control of an interruption controlling circuit, and a micro-instruction is set to the register 3. The micro-instruction is decoded by a decoder 4, and a signal 5 being a part of its output is activated, when an interruption inhibiting micro-instruction is set to the register 3. A time length in which it is necessary to inhibit an interruption is set as a bit of a part of the micro-instruction to a counter 7 through a transfer line 6, subtracted by a clock pulse, and when all bits become ''0'', a mask signal 9 becomes ''1'', and an interrupting signal is outputted from a gate 10.

Description

【発明の詳細な説明】 ｆａ＋発明の技術分野 本発明はマイクロプログラム制御情報処理装置に係り、
特に複数のマイクロプログラムを有し、割込みによって
相互の切り換えが行われる場合の割込み制御方式に関す
る。[Detailed Description of the Invention] fa+ Technical Field of the Invention The present invention relates to a microprogram control information processing device,
In particular, the present invention relates to an interrupt control method when there are a plurality of microprograms and mutual switching is performed by interrupts.

山）技術の背景 電子計算機システム等の各種処理装置を構成する方式と
して、マイクロプログラム制御方式が広（使用され、そ
の適用範囲の拡大と共にプログラム規模も大きくなって
いる。マイクロプログラムが大規模になると、これを複
数のプログラムに分割して構成する方式が用いられ、そ
の相互間の切り換えを発生する機構の一つとして、専用
のハードウェア回路として作られた割込み機構を具える
場合がある。このような割込み機構は、電子計算機等で
一般に用いられている割込み機構と同様の概念で動作し
、例えば装置外部等からの割込み要求信号を受け付ける
と、所定のマイクロプログラムへ強制的な分岐を発生す
る。Background of the technology Microprogram control methods are widely used as a method for configuring various processing devices such as computer systems, and as the scope of application expands, the scale of programs also increases.As microprograms become larger, , a method is used in which this is divided into multiple programs, and an interrupt mechanism created as a dedicated hardware circuit is sometimes provided as one of the mechanisms for switching between them. Such an interrupt mechanism operates on a concept similar to the interrupt mechanism commonly used in electronic computers, etc., and for example, when it receives an interrupt request signal from outside the device, it generates a forced branch to a predetermined microprogram. .

（Ｃ）従来技術と問題点 上記のような複数構成のマイクロプログラムを使用する
装置の例であるチャネル処理装置は、電子計算機システ
ムの人出力を制御する複数のチャネル装置と中央処理装
置との間に位置し、それらチャネル装置に共通な処理装
置として動作する。(C) Prior Art and Problems A channel processing device, which is an example of a device that uses microprograms with multiple configurations as described above, is a device that connects multiple channel devices that control the human output of a computer system and a central processing unit. It operates as a common processing unit for these channel devices.

チャネル処理装置の主要な機能には中央処理装置におい
て発行される入出力命令を受けつけて実行すること、チ
ャネル装置の状態情報を維持更新すること等がある。The main functions of the channel processing device include receiving and executing input/output commands issued by the central processing unit, maintaining and updating state information of the channel device, and so on.

入出力命令の一つに、テストチャネル命令（以下でＴＣ
Ｈ命令と言う。）がある。この命令は、チャネル処理装
置に、特定のチャネル装置の状態情報を通知することを
要求する命令である。この命令は、チャネル処理装置で
処理され、その時の指定のチャネル装置の状態に応じて
チャネル処理装置から発生する信号に従って、所定の条
件コードを設定して実行を終わる。One of the input/output commands is the test channel command (hereinafter referred to as TC).
It's called an H command. ). This instruction is an instruction that requests the channel processing device to notify status information of a specific channel device. This instruction is processed by the channel processing device, sets a predetermined condition code in accordance with a signal generated from the channel processing device depending on the state of the specified channel device at that time, and finishes execution.

こ＼で、指定のチャネル装置が入出力処理中等で、新た
な処理要求を受けつけることができない状態にあるとき
は、核部の入出力処理き終了時にそのチャネルの使用が
可能になったことを示す状態情報を中央処理装置に通知
する為に、チャネル処理装置が保持するチャネル装置別
の制御情報（以下において、チャネル制御情報と言う。Here, if the specified channel device is in a state where it cannot accept new processing requests due to input/output processing, etc., it will be notified that the channel is available for use when the core part's input/output processing is completed. Control information for each channel device (hereinafter referred to as channel control information) held by the channel processing device in order to notify the central processing unit of the status information shown.

）に、報告を要する旨の制御ビットをセットしてＴＣＨ
命令の処理を終わり、別途の処理において該制御ビット
がセントされていると、そのチャネルが使用可能である
ことを示す状態情報を主記憶装置へ転送し、中央処理装
置へ割込みを要求するようにされている。), the control bit indicating that reporting is required is set in the TCH.
When the instruction processing is finished and the control bit is sent in a separate process, status information indicating that the channel is available is transferred to the main memory and an interrupt request is sent to the central processing unit. has been done.

チャネル制御情報は該当するチャネル装置が入出力処理
中の場合には、その処理の進行につれて、チャネル装置
からの要求等によって更新されなければならない。従っ
て、チャネル制御情報に矛盾を生じないようにする為に
、チャネル装置の要求による処理とＴＣＨ命令による処
理との間になんらかの調整が必要になる。この為に従来
は、チャネル装置からの要求で処理をしている期間中は
ＴＣＨ命令の受付を遅延させ、その処理完了後にＴＣＨ
命令を処理していた。If the corresponding channel device is in the process of input/output processing, the channel control information must be updated by a request from the channel device as the processing progresses. Therefore, in order to avoid conflicts in the channel control information, some kind of coordination is required between the processing according to the request of the channel device and the processing according to the TCH command. For this reason, in the past, the reception of TCH commands was delayed while processing requests from channel devices, and after the processing was completed, TCH commands were
was processing orders.

しかし中央処理装置のプログラムにおいて、入出力装置
の動作を開始させるための入出力命令（所謂、入出力起
動命令）を発行する前には、通常必ずＴＣＨ命令を発行
してチャネル装置が入出力起動命令を受付可能かをテス
トするので、ＴＣＨ命令の発行頻度は相当高く、その実
行がチャネル処理装置において遅延され、従って中央処
理装置が無駄に保留されると、システムの処理能力を減
退させるおそれがあった。However, in a central processing unit program, before issuing an input/output command (so-called input/output start command) to start the operation of an input/output device, a TCH command is usually always issued so that the channel device starts input/output. Since TCH instructions are tested to see if they can be accepted, the frequency with which TCH instructions are issued is quite high, and their execution is delayed in the channel processing unit.Therefore, if the central processing unit is held up unnecessarily, there is a risk that the system's processing capacity will be reduced. there were.

（ｄ１発明の目的 従って本発明の目的は、上記の場合を典型的な例とする
、従来システムの問題点を除き、ＴＣＨ命令等の実行が
遅延されることが少なくなるマイクロプログラム割込み
の制御方式を提供するにある。(d1 Purpose of the Invention Therefore, the purpose of the present invention is to eliminate the problems of the conventional system, taking the above case as a typical example, and to reduce the delay in execution of TCH instructions, etc., by a microprogram interrupt control method. is to provide.

ｔｅ＋発明の構成 この目的は本発明によれば、割込みによって切り換えが
行われる複数のマイクロプログラムを有するマイクロプ
ログラム制御情報処理装置の割込み制御方式において、
該別込みを無効化するマスク手段、該マスク手段を有効
化することを指定するマイクロ命令手段、及び該マイク
ロ命令の実行により起動され該マイクロ命令で指定され
た時間上記マスク手段を有効化する手段を有することを
特徴とする割込み制御方式、特に同一の情報を更新する
２以上のマイクロプログラムが、該情報を更新する前に
上記マイクロ命令を発行する手段を有することを特徴と
する割込み制御方式によって達成される。即ち、マイク
ロプログラムにおいて、必要な時間を限って割込みを禁
止し、且つ指定の時間経過後自動的に割込み可能状態に
復す手段が提供されるので、同一情報を更新する複数の
マイクロプログラム間において、緊急処理を要する割込
みを不必要に遅延させることなく、矛盾の発生を予防す
ることが可能になる。According to the present invention, an interrupt control system for a microprogram control information processing device having a plurality of microprograms that are switched by an interrupt is provided.
masking means for disabling said separate inclusion, microinstruction means for designating activation of said masking means, and means activated by execution of said microinstruction and enabling said masking means for a time specified by said microinstruction. In particular, by an interrupt control method characterized in that two or more microprograms that update the same information have means for issuing the above-mentioned microinstruction before updating the information. achieved. In other words, in a microprogram, a means is provided for disabling interrupts for a limited period of time and automatically returning to an interrupt-enabled state after a specified period of time has elapsed, so that multiple microprograms that update the same information can , it is possible to prevent conflicts from occurring without unnecessarily delaying interrupts that require urgent processing.

（ｆ）発明の実施例 図は本発明の実施例を示す回路のブロック図で、例えば
チャネル処理装置内の本発明と直接関連する部分を示し
ている。制御記憶装置１はマイクロプログラムを構成す
るマイクロ命令を主に格納する。制御記憶装置１はアド
レス・レジスタ２によって指定されたアドレスの記憶内
容をデータ・しジスタ３にセットする。アドレス・レジ
スタ２には、図示されない公知の手段によって、通常は
マイクロプログラムの開始アドレスがセントされ、逐次
次のマイクロ命令のアドレスへ更新される。(f) Embodiment of the Invention The figure is a block diagram of a circuit showing an embodiment of the present invention, and shows, for example, a portion directly related to the present invention in a channel processing device. The control storage device 1 mainly stores microinstructions constituting a microprogram. The control storage device 1 sets the storage contents of the address specified by the address register 2 in the data register 3. The start address of a microprogram is normally written to the address register 2 by known means (not shown) and updated to the address of the next microinstruction.

又、割込みが実行されるときには、図示されない割込み
制御回路の制御によってアドレス・レジスタ２へ割込み
処理マイクロプログラムの開始アドレスがセットされる
。データ・レジスタ３には実行すべきマイクロ命令がセ
ットされる。Further, when an interrupt is executed, the start address of the interrupt processing microprogram is set in the address register 2 under the control of an interrupt control circuit (not shown). A microinstruction to be executed is set in data register 3.

レジスタ３のマイクロ命令はデコーダ４によってチャネ
ル処理装置内の各部を制御する信号に変換される。本発
明においては、カウンタ７及び関連回路が設けられ、デ
コーダ４で変換される信号出力の１である信号５がカウ
ンタ７へデータをセットするための制御信号となる。信
号５はレジスタ３に本発明の割込み禁止マイクロ命令が
セットされたとき活性化される。The microinstructions in the register 3 are converted by the decoder 4 into signals for controlling various parts within the channel processing device. In the present invention, a counter 7 and related circuits are provided, and a signal 5, which is one of the signal outputs converted by the decoder 4, becomes a control signal for setting data in the counter 7. Signal 5 is activated when register 3 is set with the interrupt disabling microinstruction of the present invention.

割込み禁止マイクロ命令の一部のビット列は割込みを禁
止する必要のある時間長に従って定められ、転送線６を
経てカウンタ７へ導かれ、信号５がアクチブの時カウン
タ７にセントされる。A part of the bit string of the interrupt disabling microinstruction is determined according to the length of time during which interrupts need to be disabled, and is led to a counter 7 via a transfer line 6, and is entered into the counter 7 when the signal 5 is active.

カウンタ７は適当なビット長の減算カウンタ回路で、正
整数をセットし、適当なりロック・パルスで駆動されて
”０”になるまで減算するように構成される。カウンタ
７の全ビットの出力はＯ検出回路８に接続され、全ピン
トが”０”になったとき回路８の出力である割込みマス
ク信号９を”■”とする。ゲート１０は割込みマスク信
号９と割込み要求信号１２との論理積出力を割込み信号
１１とする。割込み信号１１は図示されない公知の割込
み制御回路へ入力し、”１”のとき割込み動作を起こす
信号である。The counter 7 is a subtraction counter circuit of a suitable bit length, and is configured to set a positive integer and to subtract it until it reaches "0" by being driven by a suitable lock pulse. The outputs of all bits of the counter 7 are connected to the O detection circuit 8, and when all the pins become "0", the interrupt mask signal 9, which is the output of the circuit 8, is set to "■". The gate 10 outputs the logical product of the interrupt mask signal 9 and the interrupt request signal 12 as an interrupt signal 11 . The interrupt signal 11 is input to a known interrupt control circuit (not shown) and causes an interrupt operation when it is "1".

従って割込み禁止マイクロ命令が実行されると、その後
練命令の時間指定ビット列で定まる時間の間は、割込み
要求信号１２に要求があってもマスクされて割込みは抑
止され、その時間経過後自動的にマスクは解除されて割
込みが起こる。Therefore, when an interrupt-disabled microinstruction is executed, even if there is a request in the interrupt request signal 12, the interrupt is masked and inhibited for the time determined by the time specification bit string of the subsequent training instruction, and after that time, the interrupt is automatically disabled. The mask is released and an interrupt occurs.

以上の説明から、上記の割込み禁止マイクロ命令に適当
な時間指定を設定しておけば、その命令を実行後は割込
み発生による中断を考慮する必要なく、所要の処理を完
了することが可能となる。From the above explanation, if an appropriate time specification is set for the above-mentioned interrupt-disabling microinstruction, after that instruction is executed, the required processing can be completed without considering interruption due to the occurrence of an interrupt. .

且つこの時間指定を必要最小限にしておけば、不必要に
緊急処理要求を待たせることなく、自動的に該処理の割
込みを可能にする状態に復すことは明らかであろう。Furthermore, it is obvious that if this time specification is kept to the necessary minimum, the state will be automatically returned to a state in which the processing can be interrupted without making the emergency processing request wait unnecessarily.

本発明の好適な実施例として、割込み要求信号１２は中
央処理装置のＴＣＨ命令発行により出されるものとすれ
ば、チャネル処理装置におけるチャネル装置の要求処理
マイクロプログラムの中のチャネル制御情報更新処理の
直前に上記割込み禁止マイクロ命令を置き、その時間指
定を該更新処理のみに必要な時間に設定しておく。As a preferred embodiment of the present invention, if the interrupt request signal 12 is issued by issuing a TCH command from the central processing unit, it is assumed that the interrupt request signal 12 is issued immediately before the channel control information update process in the request processing microprogram of the channel device in the channel processing device. The above-mentioned interrupt disabling microinstruction is placed in , and its time specification is set to the time required only for the update process.

（ｇ１発明の効果 以上の説明から明らかなように、本発明によればチャネ
ル処理装置等のマイクロプログラムへの割込みの遅延の
ために起こる、従来方式のような中央処理装置等の無効
な保留が避けられ、従ってシステムの処理能力の減退を
防止できるので、著しい工業的効果を有する。(g1 Effects of the Invention As is clear from the above explanation, according to the present invention, the invalid suspension of the central processing unit, etc., which occurs in the conventional system due to the delay of interrupts to the microprograms of the channel processing unit, etc.) This has a significant industrial effect since it is possible to avoid this problem and therefore prevent a decline in the throughput of the system.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例回路のブロック図である。 図において、１は制御記憶装置、２はアドレス・レジス
タ、３はデータ・レジスタ、４はデコーダ、７はカウン
タ、８はＯ検出回路、９は割込みマスク信号、１０は論
理積ゲート、１１は割込み信号、１２は割込み要求信号
を示す。 代理人　弁理士　検量　宏四部 ０The figure is a block diagram of a circuit according to an embodiment of the present invention. In the figure, 1 is a control storage device, 2 is an address register, 3 is a data register, 4 is a decoder, 7 is a counter, 8 is an O detection circuit, 9 is an interrupt mask signal, 10 is an AND gate, and 11 is an interrupt Signal 12 indicates an interrupt request signal. Agent Patent Attorney Weighing Koshibe 0

Claims (1)

【特許請求の範囲】 １１１割込みによって切り換えが行われる複数のマイク
ロプログラムを有する、マイクロプログラム制御情報処
理装置の割込み制御方式において、該別込みを無効化す
るマスク手段、該マスク手段を有効化することを指定す
るマイクロ命令手段、及び該マイクロ命令の実行によっ
て起動され、該マイクロ命令で指定された時間上記マス
ク手段を有効化する手段を有することを特徴とする割込
み制御方式。 （２）同一の情報を更新する２以上のマイクロプログラ
ムが、該情報を更新する前に上記マイクロ命令を発行す
る手段を有することを特徴とする特許請求の範囲第（１
）項記載の割込み制御方式。[Scope of Claims] In an interrupt control method of a microprogram control information processing device having a plurality of microprograms that are switched by a 111 interrupt, a masking means for disabling the separate interrupts, and a masking means for enabling the masking means. 1. An interrupt control method comprising: microinstruction means for specifying a masking means; and means activated by execution of the microinstruction to enable the masking means for a period of time specified by the microinstruction. (2) Two or more microprograms that update the same information have means for issuing the microinstruction before updating the information.
Interrupt control method described in ).