JPS60196981A - 電歪効果素子の製造方法 - Google Patents

電歪効果素子の製造方法

Info

Publication number
JPS60196981A
JPS60196981A JP59053704A JP5370484A JPS60196981A JP S60196981 A JPS60196981 A JP S60196981A JP 59053704 A JP59053704 A JP 59053704A JP 5370484 A JP5370484 A JP 5370484A JP S60196981 A JPS60196981 A JP S60196981A
Authority
JP
Japan
Prior art keywords
laminate
internal electrodes
exposed
electrodes
electrostrictive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59053704A
Other languages
English (en)
Other versions
JPH0256826B2 (ja
Inventor
Atsushi Ochi
篤 越智
Kazuaki Uchiumi
和明 内海
Masanori Suzuki
正則 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59053704A priority Critical patent/JPS60196981A/ja
Publication of JPS60196981A publication Critical patent/JPS60196981A/ja
Publication of JPH0256826B2 publication Critical patent/JPH0256826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は縦効果を利用した電歪効果素子の製造方法に関
するものである。
(従来技術) 縦効果を利用した電歪効果素子の構造においては電歪材
料全体に電界を発生させることにより、歪発生時の応力
集中を防ぐため、素子の断面全体と同じ大きさの内部電
極を持つことが必要である。
また低電圧で高い電界を発生させ大きな歪を得るために
は内部電極相互の間隔を100ミクロン程度にすること
が必要である。以上2つの理由で素子断面と同じ面積の
内部電極を有する電歪効果素子を一層おきに電気的に接
続するには大きな困難が伴う。
そこで本発明者等は先に電気泳動法により、電歪材料績
7一体の端面に露出した内部電極層とその近傍のセラミ
ック上に一層おきに絶縁物を形成することを特徴とする
電気的接続方法を提案した。
第1図はその方法により接続した電歪効果素子の外観図
である。端面に露出した内部電極層およびその近傍のセ
ラミック上に電気泳動法により一層おきに絶縁物7が形
成されている。裏側の端面には一層だけずらした内部電
極上に同じで絶縁物8が形成されている。この絶縁物お
よび露出したままの内部電極4を横断して帯状の外部電
極11を形成する。裏側にも同様に外部電極を形成する
ことにより、多数の内部電極は一層おきにプラス側外部
接続端子13およびマイナス側外部接続端子12にそれ
ぞれ接続される。これらの外部接続端子間に直流電圧を
印加することにより保睦j漠部1を除く電歪材料全体に
均一な電界が発生し、積層方向と平行に素子が伸長する
。素子内部に応力集中がないため繰り返し電圧を印加し
ても素子は破壊せず、また内部電極間距離がioo :
:クロン程度と短かいため100 V以下の低電圧で駆
動することができる。
第1図に示した電歪効果素子の製造方法について簡単に
説ψJする。まず第2図に示すような内部電極3,4と
電歪材料1,2とを交互に積層した積層体を積層セラミ
ックコンデンサの製造技術を応用して作製する。多数の
内部電極3.4は表側と裏側の端面に露出しており、ま
た側面に形成した2つの仮設外部電極5.6に一層おき
に交互に接続している。懸濁液中にこの積層体と対向電
極用金属、板とを設置し、直流゛電圧をこの対向電極板
から、前記仮設外部電極5に向けて印加すると懸濁液中
のプラスに帯電したガラス粉末は電気泳動によって内部
電極3とその近傍のセラミック上に付着する。
第3図は表側の端面に絶縁膜(ガラス粉末)を付着させ
た積層体の外観図である。図中番号1は保護膜の働きを
する電歪材料セラミックス、2は電界が発生して歪を生
ずる部分の°電歪材料セラミックスを示す。4は露出し
ている内部電極を示しそれらの間に存在する内部電極は
ガラス粉末7によって被われている。710℃で焼成固
着させた後、裏側の端面についても同様な方法でガラス
粉末を付着し、焼成固着させる。絶縁物を形成した積層
体は第4図に示すような位置で切断される。両端の小片
9を除いた数個の小片lOに外部電極を形成する。t−
it図に示す電歪効果素子が得られる。
この構造の素子の問題点は内部電極露出部の上。
#(一層おきに形成した絶縁物の巾がせまいことである
。第5図はこの構造の素子に電圧を印加した時の断面図
を示す。矢印は電気力線を示す。マイナス側外部接続端
子取出し面について考えると絶縁物7の巾がせまいため
内部電極3から外部電極11へ向かう電界が発生し外部
電極7近傍で電界が不均一となり応力集中が発生する。
その結果、1.5KV/m以上の電界に相当するような
高電圧を素子に印加すると素子が破壊してしまう。また
絶縁物の巾がせまいため絶縁耐圧が充分でない。
(発明の目的) 本発明はこれらの欠点を解決した高絶縁耐圧の電歪効果
素子の製造方法を提供するものである。
(発明の構成) すなわち本発明にがかる電歪効果素子の製造方法は電歪
材料セラミックと内部電極とが交互に積層されており、
全内部電極の端部が露出している2つの対向する面と、
一層おきに内部電極が露出 ′している、2つの対向す
る面を有する積層体を作製する工程と、該積層体の一層
おきに内部電極が露出している2つの対向する面に仮設
外部電極を形成する工程と、一方の仮設外部電極を陰極
として、メッキにより該積層体の一つの面の内部電極露
出部に金属を析出させる工程と、該メッキを行なった積
層体の面上に絶縁膜を形成し、その後前記各金属析出部
の一部を露出させる工程と、該露出した谷金属析出部を
接続する外部電極を形成する工程を含むことを特徴とす
る。
(構成に関する説明) この問題を解決する方法としては接続すべき内部電極上
を除く全ての部分を絶縁9辺で被うのが良い。第6図は
接続すべき内部電極露出部の上に導電性物質15および
16を帯状に形成した後、絶縁されるべき内部電極露出
部およびセラミックスを全て絶縁物17および18で被
い最後に外部電極11および14を形成した電歪効果素
子の断面図である。絶縁物17および■8は電歪材料セ
ラミックに比較して誘電率が低いので電気力線は全てプ
ラス側の内部・電極4からマイナス側の内部電極3に向
かい、セラミック内部の電界は中央部から素子端部にい
たるまで均一である。その結果、1.5 KV/mi以
上の電界に相当する高電圧を素子に印加すると素子は破
壊することなく大きな歪を発生する。また一層おきの内
部電極は従来の方法にくらべ巾の広い絶縁物17又は1
8で被われるため、絶縁物本来の絶縁耐圧が実現される
以上のような構造の素子を作成するには接続すべき内部
電極の露出部の上にある程度の高さの帯状の導電物質を
形成することがポイントとなる。
電気泳動法に用いた構造と同じ構造の積層体を用い、帯
電したガラス粉末を含む懸濁液のかわりに金属イオンを
含むメッキ液を使用してメッキを行なうことにより内部
11t極露出部の一層おきに金属を帯状に析出させるこ
とができる。数10ミクロンの高さの金属析出物を形成
すれば、絶縁物粉末を含む懸濁液中に静置し、沈降によ
り絶縁物粉末を堆積させた後、数10ミクロンの高さの
差を利用して削り落とす等して帯状析出物の上の絶縁物
粉末のみを除去することができる。焼成固着させた後外
部電極を形成すれば第6図に示すような構造の素子が容
易に作製できる。
以下実施例に従い本発明の詳細な説明する。
(実施例) マグネシウムニオブ酸鉛(Pb(MgにNbX)03)
およびチタン酸鉛(PbTiOs)を主成分とする電歪
材料予焼粉末に微量の有機バインダを添加し、これを有
機溶媒中に分散させたスラリーを準備した。
通常の積層セラミックコンデンサの製造に使用されるキ
ャスティング製膜装置によりこのスラリーをマイラーフ
ィルム上に約100ミクロンの厚さに塗布し乾燥させた
。これをフィルムから剥離し、電歪材料グリーンシート
を得た。一部のグリーンシートには更に内部電極として
白金ペーストをスクリーン印刷した。これらのグリーン
シートを数100枚重ね、熱プレスにより圧着一体化し
た後1250℃で焼成し、電歪材料積層体を得た。これ
を内部電極が一層おきに表、面に露出するような位置2
ケ所で切断しその面に仮設外部電極を塗布焼付けし、更
に仮設外部電極形成面と異なる側面2ケ所を切断し、内
部電極を露出させた。
以上のようにして作製した積層体に銅メッキを行なった
。メッキ液の組成は純水11に対して硫酸銅200g、
硫酸50gである。このメ)キ液をメッキ槽に満たし、
前記積層体および銅製の対向電極板(縦100 mm 
、横250 mrtt )を沈め、仮設外部電極を直流
電源のマイナス端子に対向電極板をプラス端子に接続し
、電流密度4A/dm”で3分間印加する。高さ30ミ
クロン、中30ミクロンの銅の帯状析出物が内部電極上
に形成された。第7図は銅メッキを行なった積層体の外
観図である。図中番号15は銅の帯状析出物を示す。
次にこの積層体を結晶化ガラス粉末を含むケンダク液中
に5分間静置し、ガラス粉末を堆積させる。ケンダク液
の組成はホウケイ酸亜鉛系結晶化ガラス粉末30g、エ
タノール300fil でホモジナイザーで混合、分散
させた後300分間静置て沈殿物を取り除いたものを使
用した。堆積層の7厚みは25ミクロンであり、銅の析
出物上にも約10ミクロン堆積した。第8図はガラス粉
末19を堆積させた積層体を示す外観図である。第9°
図は同じく断面図である。図中番号19は銅の析出物1
5の上に堆積したガラス粉末を示す。次にアルミナ製の
スクレッパーで析出物の上のガラス粉末を容易に削り落
す。600℃でガラスの脱泡を行なった後710℃で結
晶化させ焼成固着させる。第10図はこのようにして銅
の帯状析出物15および絶縁膜を形成した積層体の断面
図である。積層体の裏側の内部電極露出面の一層ずらし
た内部電極露出部上に同様の方法で銅の帯状の析出物を
形成する。それらの間に同じく沈降法で結晶化ガラス質
の絶縁物被膜を形成する。積層体を切断すると両端の仮
設外部電極の付いた小片を除く部分が電歪効果素子とな
る。
銅の析出物および絶縁膜をほどこした二つの面に外部電
極を形成すると素子内部の多数の内部電極は一層おきに
互いに接続される。それらの間に直流電圧を印加するこ
とにより素子が駆動される。
第6図は本発明の方法で作成された電歪効果素子の断面
図を示す。図中番号14はプラス側外部電極、11はマ
イナス側外部電極を示す。図中番号13 、12はそれ
ぞれプラス側およびマイナス側の外部接続・端子を示す
。矢印は電気力線の方向を示しており、セラミック全体
に内部電極に垂直の均一な電界が発生するのがわかる。
その結果、本構造の素子にセラミックの耐電圧に近い高
電圧を印加しても素子内部にはほとんど応力集中が発生
せず、素子が機械的に破壊しない。
(発明の効果) 本発明の方法の採用により素子側面において電気的接続
のためのわずかな巾を除く他の部分食てに容易に絶縁物
を形成rることができ、この上から外部電極を形成し駆
動電圧を印加することにより、圧電セラミック全体に均
一な電界が発生する。
これは素子の高電界駆動化を可能にする。また絶縁され
るべき内部′電極上を従来より巾広くガラス膜が被って
いるため、ガラス本来の高い絶縁耐圧がいかされ、素子
の絶縁耐圧が従来にくらべ大きく向上する。
本実施例では積層体上に析出した帯状金属材料として銅
を用いたが、電気メッキ可能な金属であれば銅板外のも
のも可能であり、°ニッケル、銀。
クロム、鉄、スズなどを用いた場合でも同様の効果を得
た。
【図面の簡単な説明】
第1図は゛電気泳動法を用いた絶縁膜を利用して電気的
接続を行なった電歪効果素子の外観図である。図中番号
1は保護膜部の電歪材料、2は歪を発生する部分の電歪
材料、3,4は内部電極、7.8は電気泳動法により形
成した絶縁膜、11は外部’@極、12 、13はマイ
ナス側およびプラス側の外部接続端子をそれぞれ示す。 第2図は電気泳動法を適用するための仮設外部電極付電
歪材料積層体の表側の内部電極露出面を示す外観図であ
る。図中番号5,6は仮設外部電極を示す。 第3図は内部電極露出部とその周辺のセラミック上に一
層おきにガラス粉末を付着させた電歪材料積層体の外観
図。図中番号7は絶縁膜を示す。 第4図は両面に帯状のガラス被膜を形成した積層体の切
断位置を示す外観図である。図中番号9゜は素子として
使用できない両端の小片を示す。 第5図は電気泳動法を用いた絶縁膜を利用して電気的接
続を行なった電歪効果素子の概略図を示す。図中番号3
,4は内部電極、7,8は絶縁膜、11 、14はそれ
ぞれマイナス1則およびプラス狽すの外部電極を示す、 第6図は接続すべき内部電極露出部の上に導電物質を帯
状に形成した後、絶縁されるべき内部電極露出面肘よび
セラミック上を全て絶縁物で被い、最後に外部電極を形
成した電歪効果素子の概略図である。図中番号15 、
16は導電物質を示す。17゜18は絶縁膜、11 、
14は外部電極を示す。矢印は電気力線を示す。 第7図は内部電極露出部の上に一層おきに銅メッキをほ
どこした電歪材料積層体を示す外観図である。図中番号
15は銅の帯状析出物を示す。 第8図は銅を帯状に析出させた面にさらにガラス粉末を
堆積させた積層体を示す外観図である。 図中番号19は銅の帯状析出物の上に堆積したガラス粉
末を示す。第9図は同じく積°層体の構造図。 第10図は銅の帯状析出物を形成した後、その上を°除
く全ての部分に絶縁膜を形成した積層体の構造図。図中
番号15は銅の帯状析出物、17は絶縁膜を示す。 オ 3 図 7I−4図 オ 5 図 オ 7 図 7I′8 図 7I−9図 オ 10 図

Claims (1)

    【特許請求の範囲】
  1. 電歪材料セラミックと内部電極とが交互に積層されてお
    り、全内部電極の端部が露出している、2つの対向する
    面と、一層おきに内部電極が露出している、2つの対向
    する面を有する積層体を作製する工程と、該積層体の一
    層おきに内部電極が露出している2つの対向する面に仮
    設外部電極を形成する工程と、一方の仮設外部電極を陰
    極として、メッキにより該積層体の一つの面の内部電極
    露出部に金属を析出させる工程と、該メッキを行なった
    積層体の面上に絶縁膜を形成し、その後前記各金属析出
    部の一部を露出させる工程と、該露出した各金属析出部
    を接続する外部電極を形成する工程を含むことを特徴と
    する電歪効果素子の製造方法。
JP59053704A 1984-03-21 1984-03-21 電歪効果素子の製造方法 Granted JPS60196981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59053704A JPS60196981A (ja) 1984-03-21 1984-03-21 電歪効果素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59053704A JPS60196981A (ja) 1984-03-21 1984-03-21 電歪効果素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60196981A true JPS60196981A (ja) 1985-10-05
JPH0256826B2 JPH0256826B2 (ja) 1990-12-03

Family

ID=12950214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59053704A Granted JPS60196981A (ja) 1984-03-21 1984-03-21 電歪効果素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60196981A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234580A (ja) * 1985-04-11 1986-10-18 Jgc Corp 積層型電歪あるいは圧電素子
JPS6356971A (ja) * 1986-08-28 1988-03-11 Nippon Soken Inc 積層形圧電体
US5118982A (en) * 1989-05-31 1992-06-02 Nec Corporation Thickness mode vibration piezoelectric transformer
US5254212A (en) * 1990-09-13 1993-10-19 Hitachi Metals, Ltd. Method of fabricating electrostrictive-effect device
US5925971A (en) * 1996-09-12 1999-07-20 Murata Manufacturing Co., Ltd. Piezoelectric resonator and electronic component containing same
WO2001011699A1 (de) * 1999-08-06 2001-02-15 Robert Bosch Gmbh Elektrodenkontakt für einen piezokeramischen aktor sowie herstellungsverfahren
JP2005039200A (ja) * 2003-06-27 2005-02-10 Kyocera Corp コンデンサ及びその実装構造
JP2008235698A (ja) * 2007-03-22 2008-10-02 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2008258481A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2016178315A (ja) * 2012-02-20 2016-10-06 エプコス アクチエンゲゼルシャフトEpcos Ag 多層デバイスおよび多層デバイスの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234580A (ja) * 1985-04-11 1986-10-18 Jgc Corp 積層型電歪あるいは圧電素子
JPS6356971A (ja) * 1986-08-28 1988-03-11 Nippon Soken Inc 積層形圧電体
US5118982A (en) * 1989-05-31 1992-06-02 Nec Corporation Thickness mode vibration piezoelectric transformer
US5254212A (en) * 1990-09-13 1993-10-19 Hitachi Metals, Ltd. Method of fabricating electrostrictive-effect device
US5925971A (en) * 1996-09-12 1999-07-20 Murata Manufacturing Co., Ltd. Piezoelectric resonator and electronic component containing same
US6891313B1 (en) 1999-08-06 2005-05-10 Robert Bosch Gmbh Electrode contact for a piezoceramic actuator and method for producing same
WO2001011699A1 (de) * 1999-08-06 2001-02-15 Robert Bosch Gmbh Elektrodenkontakt für einen piezokeramischen aktor sowie herstellungsverfahren
JP2005039200A (ja) * 2003-06-27 2005-02-10 Kyocera Corp コンデンサ及びその実装構造
JP4623987B2 (ja) * 2003-06-27 2011-02-02 京セラ株式会社 コンデンサ及びその実装構造
JP2008235698A (ja) * 2007-03-22 2008-10-02 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2008258481A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2016178315A (ja) * 2012-02-20 2016-10-06 エプコス アクチエンゲゼルシャフトEpcos Ag 多層デバイスおよび多層デバイスの製造方法
US10217927B2 (en) 2012-02-20 2019-02-26 Epcos Ag Method for producing a multilayer component
US10608163B2 (en) 2012-02-20 2020-03-31 Epcos Ag Multilayer component having internal electrodes alternatingly connected to external electrodes

Also Published As

Publication number Publication date
JPH0256826B2 (ja) 1990-12-03

Similar Documents

Publication Publication Date Title
JPS60196981A (ja) 電歪効果素子の製造方法
JPS6127688A (ja) 電歪効果素子およびその製造方法
JPS6317355B2 (ja)
JPH0564873B2 (ja)
JPS61234580A (ja) 積層型電歪あるいは圧電素子
JPS6132835B2 (ja)
JPH0256827B2 (ja)
JPS60178678A (ja) セラミツク積層体電子部品の製造方法
JPH05267743A (ja) 積層型圧電アクチュエータの製造方法
JP2727789B2 (ja) 正特性サーミスタ及びその製造方法
JPS6127687A (ja) 電歪効果素子の製造方法
JPS6318352B2 (ja)
JPH0420248B2 (ja)
JPH01300577A (ja) 圧電効果素子の製造方法
JPH0923030A (ja) 積層型圧電素子の製造方法
JPS6086883A (ja) 電歪効果素子の製造方法
JPH05291642A (ja) 電歪効果素子およびその製造方法
JPS60236207A (ja) 積層型電子部品の電極形成方法
JPH0582856A (ja) 積層型圧電アクチユエータの製造方法
JPS6214483A (ja) 電歪効果素子の製造方法
JPH04346279A (ja) 電歪効果素子の製造方法および得られる素子
JPH06112546A (ja) 積層圧電素子およびその製造方法
JPH06232468A (ja) 電歪効果素子およびその製造方法
JPS60247981A (ja) 電歪効果素子の製造方法
JPS6086881A (ja) 電歪効果素子の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term