JPS60191330A - 演算におけるデ−タ精度の保証方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機内で行なわれる演算の精度の保証に係り
、特に相対精度の算定に好適な情報の抽出に関する。

〔発明の背景〕

従来の固定小数点演算、あるいは浮動小数点演算におい
ては、アンダー（もしくはオーバー）フローが発生した
場合、割り込みによってプログラム側に状況の発生を知
らせてきた。ところがこうした方式では、アンダーフロ
ー、オーツ（−フローが頻発し、その度に処理が中断せ
ざるを得なかった。これらを解決するための数値表現法
がいくつか考案され、実質的にはアンダーフロー、オー
ツ（−フローが生じないことが確証されてきた（例えば
、情報処理学会論文誌、第２４巻第２号参照）。

ところが、こうした数値表現は、固定長のデータの内部
を可変長の指数部（したがって仮数部も可変）を用いて
実現されている。したがって、一連の演算フローの最終
結果として得られるデータの信頼性が問題となる。

〔発明の目的〕

本発明の目的は、データ長固定でかつ指数部長可変の数
値表現において、一連の演算の結果として得られたデー
タの精度情＠奢提供することにらるＯ 〔発明の概要〕 ユーザにとって従来はブラックボックスとして用いられ
てきた演算器において、オーバーフロー、アンダーフロ
ーが実質的に起こらない数値表現法を用いる場合、一連
の演算経過に現われる数値の精度情報を保存し、かつユ
ーザの要求に応じてその情報の読み出しを可能とするこ
とにより、演算結果の信頼性を保証しつる。

〔発明の実施例〕

以下、本発明の一実施例を説明する。

まず初めに、本発明の適用対象となる数値表現の一例に
ついて述べる（情報処理学会論文誌、第２４巻第２号参
照）。

表そうとする数をＸとする。Ｘ＝２°×ｆと、二つの数
ｅとｆで表現する。ここで値を一意的にするため、ｅ、
ｆに次の条件を設ける。まずＸ〉０の場合を先に考える
。

ｅ：整数 １くｆ＜２ この時、計算機内の表現法を第１図に示すが、この点に
関する限り多くの浮動小数点表現と同じもので、符号部
Ｓ（：　Ｓｉｇｎ　ｂｉｔ　）、指数部Ｅ（：　Ｂｘｐ
ｏｎｅｎｔ　ｐａｒｔ　）、仮数部Ｆ　（：　ｐｒａｃ
ｔｉｏｎｐａｒｔ）より成る。仮数ｆの値の２進数表現
を次のとおりとする。ｆ＝ｌ、ｆｌｆ、・・・ｆ、・・
・。この時、ｆ、　ｆ２・・・ｆ、・・・を仮数部Ｆの
ビットバタンとする。

指数部Ｅを可変長とし、データ・フィールドの長さに自
己記述能力をもたせる次の方法を用いる。

なお以後二重指数表現を多用するので、印刷−Ｆの誤ま
りの発生を防ぐため、次の表現を用いることにする。

２″ｃ）ｅｘｐ（ｎ） まずｅ〉０のとき、ｅがちょうど２進ｍ　ＤＯ）桁で表
わせる範囲は次のとおりである。

２＝’＜ｅ　＜２”　−１ Ｘの範囲で表わせば、１くｆ＜２より ｅＸｐ（２′″−’　）＜ｘ＜ｅｘｐ　（２’″）であ
る。ｅく０のときは対称性を考慮して、ｅｘｐ（−２’
″）　＜ｘ＜ｅｘｐ　（−２−’　）に対して、 −２”　＜８＜−２’″−１ となり、補数表現を用いる。

ｅがちょうど２進ｍ桁で表わされる場合の整数ｅの内部
表現は次のとおりとなる。

ｅ〉０のとき、００　・・・０１　ｅ、、−ｓ　”・ｅ
！　ｅｌｅ〈０のとき、１１・・・１０ｅゆ−１・・・
ｅ２ｅ。

ここで定めたｍとｅゆ−０・・・ｅ２ｅ、とから、ｍの
識別ピット列を左に追加して指数部を次のとおりにｅく
０のとき、０・・・０１　ｅ、、−、・・・ｅ、　ｅ。

ｘ　（Ｑの時も同様に、指数部、仮数部が定義される。

さて、第２図は本発明の構成例である。

３は計算機内に存在する各演算器である。１は演算器へ
の入力データの流れる信号線であシ、２は演算器からの
出力データの流れる信号線で、このデータは出力される
と同時に仮数部長検出回路４にも与えられる。この仮数
部長検出回路４は主としてシフトレジスタ等によって構
成され、信号線２を介して与えられたデータの仮数部長
を検出する回路である。

本数値表現においては、上で述べたように、仮数部長の
算定が０または１の連のとぎれ目を検出することによっ
て行なわれ、これはシフトレジスタとカウンタ等によっ
て容易に構成することができる。第３図にその構成例を
示す。１８はシフトレジスタ、１９はカラ／り、２０は
排他的論理和（ＸＯＦＬ）をとる素子である。信号ｍ１
５には前記信号線２により与えられたデータの第１ビツ
トが、信号線１６にはシフトレジスタから出力される第
ｎピットが順次与えられ、その排他的論理和の結果が、
信号線１７によってカウンタ１９に与えられる。カウン
タ１９は、信号線１７から初めて０が与えられる迄、カ
ウントアツプする。これにより指数部長が、従って（全
体は固定長であるので）仮数部長も判明する。

第２図にもどって信号線７は仮数部長検出回路４によっ
て検出された仮数部長の流れる信号線であり、８はレジ
スタに既にラッチされているデータの流れる信号線であ
る。６は各信号線７．８によって与えられたデータの小
さい方を出力する比較回路で、その結果は再び信号線１
１を経てレジスタ５に与えられる。９はレジスタをオン
／オフ、す・セットする信号の流れる信号線であり、１
０はレジスタ５に保持されているデータを外部へ取り出
す信号線である。

次に本実施例の動作例を説明する。ユーザは一連の演算
に先立ち、信号線９によってレジスタ５をリセットする
。リセット時、レジスタ５の値は＋Ｍ、（仮数部長のと
りつる最大値）が設定される。

以後、演算器３における演算結果の仮数部長が比較回路
６に与えられ、既にラッチされていたデータが８により
６に与えられ、両者の内の小さい方が１１により出力さ
れて再びレジスタ５にラッチされる。

この動作は、演算器から演算結果が出力される毎に、ま
たユーザが信号線９によりリセットする迄続けられる。

従ってユーザにとっての一連の演算の期間を自由に設定
でき、また必要に応じて、信号線ｌＯを介して、レジス
タ５の内容を読み出すことが可能である。

〔発明の効果〕

本発明によれば、一連の演算において、その最終結果だ
けでなく、演算のたびごとに表われたデータの大小情報
を捕えることが可能となるので、最終結果への精度保証
が検証できる。

また、同一の演算に対する演算順序による結果の違いも
、本レジスタの値によって、より望ましい演算順序を決
定できる。

【図面の簡単な説明】

第１図は、計算機内における数値表現の説明図、第２図
は、本発明の構成図、第３図は指数部長および仮数部長
の検出回路の構成図である。

Claims (1)

【特許請求の範囲】
1. 加算器や乗算器などより成る演算器において、データ長
   固定で指数部長可変の数値表現を用いた一連の演算にお
   ける仮数部長の最小値を記録するレジスタを設けたこと
   を特徴とする、演算におけるデータ精度の保証方式。