JPS60189956A - 半導体装置用リ−ドフレ−ムの製造方法 - Google Patents

半導体装置用リ−ドフレ−ムの製造方法

Info

Publication number
JPS60189956A
JPS60189956A JP4525284A JP4525284A JPS60189956A JP S60189956 A JPS60189956 A JP S60189956A JP 4525284 A JP4525284 A JP 4525284A JP 4525284 A JP4525284 A JP 4525284A JP S60189956 A JPS60189956 A JP S60189956A
Authority
JP
Japan
Prior art keywords
pellet
lead
size
lead frame
lead frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4525284A
Other languages
English (en)
Inventor
Tetsuro Okatome
岡留 哲朗
Kouichi Sohara
曽原 光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP4525284A priority Critical patent/JPS60189956A/ja
Publication of JPS60189956A publication Critical patent/JPS60189956A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は樹脂封止集積回路(■C)K使用されるリード
フレームの製造方法に関するものである。
(発明の背影) 一般にリードフレームはペレットを搭載するアイランド
と内部リード部、外部リード部とその各々を連結する連
結部にて構成されている。またリードフレームを用いて
ペレットにリード付けの連続作業による組立を行うには
、リードフレームのアイランドにペレットをマウントし
、ボンディングワイヤによりペレットと内部リード部と
の間を接続後パッケージ封入、リード切断、成形を行う
ことにより製造されている。このリードフレームは帯状
の薄い金属材料からプレス加工またはエツチングで製造
されているが、コストの面から少量品にはエツチング品
、大量品にはプレス品が適している。これはプレス金型
が非常に高価なことによる。
従来、リードフレームはベレットナイズにあわせて製品
ごとに開発してきた。このため、先にも述べたように製
品を開発するたびにプレス金型を新らたに準備すること
になり、製品コストが非常に高価なものとなっていた。
(発明の目的) 本発明は上記欠点を解消し、安価に形状の変更が可能な
半導体装置用リードフレームの製造方法を得ることにあ
る。
(発明の構成) 本発明によれば、外部リードの形状が同じで使用半導体
ベレットの大きさが異なるリードフレームを製作する場
合、ベレットサイズに関係なく同一のプレス金型を用い
て外部リードとペレット搭載部に連らなる内部リードと
を打ち抜き形成し、その後裔ペレットサイズに適したペ
レット搭載部を別のベレットサイズに応じた金型で打ち
抜き形成する半導体装置用リードフレームの製造方法を
得る。
次に図面を参照して本発明をより詳細に説明する。
(従来技術) 一般にリードフレームをプレス加工する方法としては、
第1図に示すようにまず内部リード2゜外部リード4.
アイ2ンドつり部3を成形すべく、a部から1部まで一
度に2ケ所ずつポンチを用いて打ち抜いている。しかる
後ペレットを搭載するアイランドlを81部を打ち抜く
ことにより成形している。
(実施例) 本発明によれはアイランドの大きさのみ違うリードフレ
ームを成形する場合、第2.3図に示すように、まず内
部リード2′(2“)外部リード4を成形するために第
1図に示したリードフレームの部)を打ち抜く、シかる
後B*(Bs)部を個別に設けたポンチにて打ち抜くこ
とによりアイランドサイズの異なるリードフレームを提
供することができる。
このため、アイランドを成形するポンチを何種類本準備
しておけば、ベレットサイズにあったリードフレームを
供給することができ組立工程における歩留を大幅に向上
出来るだけでなくプレス金型のほとんどを共用すること
ができ、金型費用が非常に安価なものとなり製品コスト
を低減できるものである。
【図面の簡単な説明】
第1図は従来のリードフレームを示す平面図、第2図お
よび第3図は本発明の一実織例によりそれぞれ作られる
リードフレームの平面図である。 1 、1’、 1”・・・・・・アイランド部、2.2
’、2“・・・・・・内部リード部、3・・・・・・ア
イランドつり部、4・・・・・・外・部リード部、AI
・・・・・・従来フレームのアイランド寸法、A、、A
、・・・・・・本発明によるリードフレームのアイラン
ド寸法(AI<As<As )、Bs・・・・・・従来
フレームのアイランドを成形するためにポンチで打ち抜
く部分、a−xi、a’〜i’、a“〜l“・・・・・
・内部リード及び外部リードを成形するためにポンチで
打ち抜く部分。 ( )− ) (

Claims (1)

    【特許請求の範囲】
  1. ペレット搭載部、内部リード部、外部リード部とその各
    々を連結す石連結部とからなる半導体装置用リードフレ
    ームのパンチングによる製造方法において、前記内部リ
    ード部の先端が前記ペレット搭載部に連結したリードフ
    レーム中間製品を形成し、その後該内部リード先端部と
    ペレット搭載部を搭載ペレットサイズに合わせた金型で
    打ち抜くことにより作成する事′ft%徴とする半導体
    装置用リードフレームの製造方法。
JP4525284A 1984-03-09 1984-03-09 半導体装置用リ−ドフレ−ムの製造方法 Pending JPS60189956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4525284A JPS60189956A (ja) 1984-03-09 1984-03-09 半導体装置用リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4525284A JPS60189956A (ja) 1984-03-09 1984-03-09 半導体装置用リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS60189956A true JPS60189956A (ja) 1985-09-27

Family

ID=12714080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4525284A Pending JPS60189956A (ja) 1984-03-09 1984-03-09 半導体装置用リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS60189956A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475724A (ja) * 1990-07-13 1992-03-10 Nec Corp 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置
WO1998032172A1 (de) * 1995-07-17 1998-07-23 Siemens Aktiengesellschaft Elektronisches bauelement
US6870245B1 (en) 1997-01-22 2005-03-22 Siemens Aktiengesellschaft Electric component with an integrated circuit mounted on an island of a lead frame

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475724A (ja) * 1990-07-13 1992-03-10 Nec Corp 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置
WO1998032172A1 (de) * 1995-07-17 1998-07-23 Siemens Aktiengesellschaft Elektronisches bauelement
US6870245B1 (en) 1997-01-22 2005-03-22 Siemens Aktiengesellschaft Electric component with an integrated circuit mounted on an island of a lead frame

Similar Documents

Publication Publication Date Title
US4137546A (en) Stamped lead frame for semiconductor packages
JPS60189956A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH061797B2 (ja) リードフレームの製造方法
US6006424A (en) Method for fabricating inner leads of a fine pitch leadframe
JP2583955B2 (ja) Icリードフレームの製造方法
JP2700902B2 (ja) リードフレームの製造方法
JP2684247B2 (ja) リードフレームの製造方法
JPH0621309A (ja) リードフレーム
JPH0314263A (ja) リードフレームの製造方法
JPH0312954A (ja) 樹脂封止型半導体装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH0444255A (ja) リードフレームの製造方法
JPS5947462B2 (ja) 半導体装置用リ−ド構成
JPH01144661A (ja) リードフレームの製造方法
JPH0834268B2 (ja) 樹脂封止型半導体装置
JPS6232623B2 (ja)
JPH04162758A (ja) 半導体装置用リードフレームの製造方法
JPH098194A (ja) リードフレーム製造方法
JPS6410094B2 (ja)
JPH04171852A (ja) 半導体装置の製造方法
JPS59130452A (ja) 半導体装置の製法
JPH08250640A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法
JPH0464256A (ja) 半導体装置の製造方法
JPS61142760A (ja) 半導体装置