JPS60183822A - Maximum likelihood correction circuit - Google Patents

Abstract

PURPOSE:To attain the error correction caused by the maximum likelihood estimation having a large error correcting effect by means of a decoder by providing plural storage areas corresponding to the number of bursts. CONSTITUTION:Error correcting coders 71a, 71b,...71i... encode transmission data 40 within a assigned time respectively and output data 43, 43' are transmitted via modulators 72a, 72b,...72i as a burst signal without post-amble in order to improve the line efficiency. An error correction decoder 74 in a demodulator 73 provided to the reception side processes altogether the transmission data included in a multiplex burst, and the result of decoding is outputted as 76a, 76b,... 76i.... The error correction decoder 74 is provided with a maximum likelihood estimation operating circuit 741 and plural storage areas 742a, 742b,...742i... for the maximum likelihood estimation to each burst signal. Through the constitution above, since the content of the preceding assigned burst signal period is stored for each burst signal in the storage areas 742a, 742b,...742i..., the storage content for the maximum likelihood estimation is not destroyed by other burst signal and continuous decoding is attained properly.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えば衛５通信５ト野で用いられる時分割
多元４Ｘη−ノｄ通信方式において、最尤推定に基く硼
号を実倫するこ吉のできる最尤１，１つ訂正回路に関す
るものである。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a time-division multiplex 4Xη-nod communication system used, for example, in the 5-to-5 communications network, and to solve problems based on maximum likelihood estimation. This is related to a maximum likelihood 1, 1 correction circuit that is capable of performing good luck.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

無線電力が制限されている衛星通信等では、誤り訂正符
号を用いて無；’ｌＸ！ｉｌＱ力の↑（１１約を図って
いるが、特に符号化利得の大きいｊ１４尤ｉｆ［定によ
る１・けりを伝送する多元Ｉ・ン続の通信７（１１，’
、＜・１（である。このＩ間合送信側においＣは第２図
に示すように、送信データＣを誤り訂正符号器４で符号
化し、変調器５を介して変１ｉｉ１４信号が送出される
。一方、受信側では復６１’°６器６により受信信号を
俣。”Ｊ　Ｌ／　、誤り訂正１１１．号器７により復号
化して受信データｄを得ている。In satellite communications where wireless power is limited, error correcting codes are used to eliminate ;'lX! Although the aim is to reduce the ilQ power ↑(11,
, <・1 (. As shown in FIG. On the other hand, on the receiving side, the received signal is decoded by the decoder 6 and the error correction 111 encoder 7 to obtain received data d.

このようなｉ；１星通信方式では、地上およびｉ・１′
〒星での送信電力を有効に使うため、時分割多元接続が
多く用いられている。第１図の各地球送信局２ａ。In such an i;1 star communication system, the ground and i.1'
Time-division multiple access is often used to effectively use the power transmitted on the planet. Each earth transmitting station 2a in FIG.

２ｂ、・・−ｔ２ｉｔ　・・・からは、第３図ｆＡｌ、
（Ｉｌｌ、・・・、（Ｉ）　、・・・に示すようなバー
スト信号３ａ、３ａ’、３ｂ、３ｂζ・・・、３１．・
・・がそれぞれ送出さａ１地球受信局２ｒには、これら
が多重化された同図（ルに示す波形の信号が到達する。From 2b,...-t2it..., Fig. 3 fAl,
(Ill,..., (I),... Burst signals 3a, 3a', 3b, 3bζ..., 31...
.

第４図は、最尤復号を行なうためのたたみ込み誤り訂正
符号器の一例の４Ｗ成を示すものである。FIG. 4 shows a 4W configuration of an example of a convolutional error correction encoder for performing maximum likelihood decoding.

図において４０は送信データ、４１はシフトレジスタ、
４２は排他的論理和演算回路、４３，４３’は出力デー
タを示している。図示左Ｗ：Ｍの入力端子から送信デー
タ４０がシフトレジスタ４１に供給さオー排他的論理和
演算回路４２を介して出力データ４３゜４３′がＭ＝ｆ
交変調イ１（に送り出され、さらにその出力が送信され
る。In the figure, 40 is transmission data, 41 is a shift register,
Reference numeral 42 indicates an exclusive OR operation circuit, and 43 and 43' indicate output data. Left W in the figure: Transmission data 40 is supplied to the shift register 41 from the input terminal M
The signal is sent to the cross modulator I1, and its output is further transmitted.

これに対して地球受信局２ｒにおいて、１つの復号器で
、倶り訂正復号を行なおうとすると、異なる地球送信局
２ａ、２ｂ、・・・、２１．・・・よりのバースト信号
に対して復号器は共通に動作する必要があり、そのため
各地球送信局の送出データに動作が依存しないよう冗長
ビットを付加することが従来行なわれていた。On the other hand, in the earth receiving station 2r, if one decoder attempts to perform the error correction decoding, different earth transmitting stations 2a, 2b, . . . , 21 . It is necessary for the decoder to operate in common with respect to burst signals from ..., and for this reason, redundant bits have been conventionally added so that the operation does not depend on the data sent out by each earth transmitting station.

第５図はバースト信号の構成の一例を示すもので、５１
はバースト同期のためのプリアン・プル、５２はデータ
、５３は上記誤り訂正のためのポストアンブルを示して
いる。FIG. 5 shows an example of the structure of a burst signal.
indicates a preamble for burst synchronization, 52 indicates data, and 53 indicates a postamble for the above-mentioned error correction.

ところが、誤り訂正効果の大きな最尤推定による課り訂
′ＪＥ復号器では、１庁＋１７的に沢山の受信データを
とりこんで、その中から最も確からしいデータを復号し
で行くものであるため、内部遅延が非常に大きい特徴が
ある。そこで、前の異なる送信局からのデータをはき出
すためｌＸｉ　４９バーストのデータ間を十分に長くと
るとともに長いポストアンブルを付加する必２じがあり
、したがって回１や゛賀効率の低下を蟻けることができ
なかった。However, the JE decoder that uses maximum likelihood estimation, which has a large error correction effect, takes in a large amount of received data (1 office + 17) and decodes the most probable data from among them. It is characterized by a very large internal delay. Therefore, in order to send out data from a different previous transmitting station, it is necessary to make the data interval between the lXi 49 bursts sufficiently long and to add a long postamble, thus reducing the number of times and reducing the transmission efficiency. I couldn't do it.

隣接バーストのデータ間を知縮化する対策としけ、バー
スト１ヒに父互に切り換えて動作させることが行なイつ
れでいた。ｉ　６１Ｘ＋において、６０ａ、　６０ｂ。As a countermeasure to reduce data between adjacent bursts, it has been common practice to switch between the father and father for burst 1 and operate. i 61X+, 60a, 60b.

・・・６０１・・・は各送信局よりの送信データ、６１
ａ、６１ｂ。...601... is transmission data from each transmitting station, 61
a, 61b.

６１１・・・は誤り訂正符号器、６２ａ　、　６２ｂ、
・・・、６２１・・・は変調器、６３は復調器、６５ａ
、６５ｂ、６５ｃ、６５ｄ、　−・・は出Ｇ５ｃ、　６
５ｄ、・・・は出力を示している。611... are error correction encoders, 62a, 62b,
..., 621... is a modulator, 63 is a demodulator, 65a
, 65b, 65c, 65d, --... is out G5c, 6
5d, . . . indicate outputs.

ところが、７１’）：尤ツＩに定による誤り訂正ｍ号器
は、他の１；１号器に比べてハード規模が極めて大きく
、これを復救１１・Ａ設けることは、ハード規模の大幅
なｊ・；１加となり過大な電力消費につながる欠点があ
った０ 〔売りｊＯ）Ｉｊ的〕 この発明は上記の欠点を１余去するためなされたもので
、誤り訂正効果の大きい最尤推定ｌこよる誤り訂正機能
を有するとともにハード規模が小さくしたがって？’Ａ
　ｌａ　４ｉ力を低減することのできる最尤誤り訂正回
路を１是供しようとするものである。However, the error correction m encoder based on the 71'):I standard has an extremely large hardware scale compared to other 1; This invention was made in order to eliminate the above drawback by 1, and it uses maximum likelihood estimation which has a large error correction effect. It has a large error correction function and has a small hardware scale. 'A
The present invention attempts to provide a maximum likelihood error correction circuit that can reduce the la 4i power.

〔発１ｊｌＪ　Ｏ，）イｉ、！ｊ要〕 この発１３１」は多元接続された復改のバースト信号が
時分割多連化された信号を受入れるとともに、このよつ
な時分割多重バーストにそれぞれ対応した最尤推定のた
めの腹数詞の記憶画成を有しバースト毎にこれらの記憶
領域を切換えて使用し着目バースト毎ｌこ内郡状辿が連
続するようｌこ動作させることを特徴としている。[From 1jlJ O,) Ii,! j Essential] This output 131 accepts a signal in which a multiple-connected reverse burst signal is time-division multiplexed, and also uses an antinominal number for maximum likelihood estimation corresponding to each of these types of time-division multiplexed bursts. The present invention is characterized in that these storage areas are switched and used for each burst, and the operation is performed so that the area is continuously traced for each burst of interest.

〔発明のを力果〕[Result of invention]

このイ＾明によれば、バーストのλｑに対応した枚数側
の記憶１・４域をツｄｇえることにより、ｉｉ：、！り
訂正効果の大きな１″１七尤推定によるＲＪり訂正を１
つのイシ号器で可能にするものである。したがって、ハ
ード規模の拡大を抑制し得るとともに消音′１１シカの
低減を図ると吉ができる。According to this idea, by changing memory areas 1 and 4 on the side of the number of sheets corresponding to λq of the burst, ii:,! RJ correction using 1″17-likelihood estimation, which has a large correction effect, is
This is possible with just one marker. Therefore, it would be a good idea to suppress the expansion of the hardware scale and reduce noise reduction.

〔発明の実施１ｔす〕 以下、図＋／ｉを、９照してこの発明の一実施例を説明
する。[Embodiment of the Invention] An embodiment of the invention will be described below with reference to Figures +/i.

市７図はこの実１’ｃｌｉ　ｗｌを含む誤り訂正通信方
式の概略的楢成を示すものである。Figure 7 shows the general structure of the error correction communication system including this actual 1'cli wl.

１、ｚｊ中、７０　ａ　ｙ　７０　ｂ　ｅ’・・７０　
’　”’　６１　Ｊａ　４ｃｓデータ、７１ａ。1, in zz, 70 a y 70 b e'...70
``'' 61 Ja 4cs data, 71a.

ｎｂ、−７１ｉ−・・はｉ呉り訂正符号））浄、７２ａ
、　７２１）、＝−７２ｉ・・・は変調器であり、これ
らの誤り訂正符号器７１ａ。nb, -71i-... is i-guri correction code)) Jyo, 72a
, 721), =-72i... are modulators, and these error correction encoders 71a.

７１ｂ、　・−７１＋　＋＋＋　：１３よび変調器７２
ａ、７２ｂ、−７２ｉ＝はそれぞれ、Ｘ１図における地
球送信局２ａ、　２ｂ、・・・２１・・・中に内蔵され
ている。誤り訂正符号器７１ａ、７１ｂ、・・・７１ｉ
・・・は具体的には、例えば第４図に示す構造のもので
あり、それぞれ割り当てられた時間内に送信デ−り４０
を符号化しその出力データ４３．４３’を変調ｒ：：÷
７２ａ、　７２ｂ、・・・７２１゛を介して回線効率を
向上させるためポストアンブルなし５のバースト信号古
して送信する。71b, -71+ +++: 13 and modulator 72
a, 72b, -72i= are respectively built in the earth transmitting stations 2a, 2b, . . . , 21, . Error correction encoders 71a, 71b,...71i
. . . specifically have the structure shown in FIG.
and modulate the output data 43.43' r::÷
72a, 72b, . . . 721', 5 burst signals without postamble are transmitted in order to improve line efficiency.

このとき１．：’：ｘり訂正符号器７１ａ、　７１ｂ、
・・・７Ｉｉ・・・はそれぞ゛イ′１．割当てバースト
時間のみ動作さぜ、割当て時間以外では、Ｔｉ）＋作を
とめて、次の割当てバースト時間まで送付データを、１
ｅ・臆領域内に保１−νする。At this time 1. :':x correction encoder 71a, 71b,
...7Ii... are each ゛I'1. It operates only during the allocated burst time. Outside the allocated time, Ti) + operation is stopped and the sending data is sent by 1 until the next allocated burst time.
1-ν is kept within the e/d region.

かくして、パＩＡ１図の地球受信局２ｒには地球送信局
２ａ、２ｂ、・・・２１・−よりの時分刊多屯バースト
イ１号が到達する。In this way, the hourly broadcast data number 1 from the earth transmitting stations 2a, 2b, . . . , 21 .

’ｍ　７図において７３は受１言イ［１１ｊに設けられ
たｔ’；ｉ　、Ａ器であり、７４がこの発明の最尤誤り
訂［Ｅ回路を具体化した計り訂正ケ号器であり、この復
号器７４において多１ｊ１バーストに含まれる送信デー
タを一括処、ｉ８ｐ　シ、その復号結果は７６ａ、７６
ｂ、・・・７６ｊ・・・さして出力される。In Figure 7, 73 is a receiver 1 installed in 11j, A, and 74 is a maximum likelihood error correction encoder of this invention that embodies the E circuit. , this decoder 74 collectively processes the transmission data included in the multi-1j1 burst, i8p, and the decoding results are 76a, 76
b, . . . 76j . . . are output.

誤り訂正１）１号、（；÷７４は、最尤推定演算回路７
４１と各バースト信号に対す最尤推定のための復赦個の
記憶領域７４２ａ、　７４２ｂ、・・・７４２１・・・
を備えている。これらの記憶領域７４２ａ　、　７４２
ｂ、・・・７４２１・・・は、復調器７３の出力からバ
ースト識別回路７５を介して・１）られた同期側ト：１
１信号に基づいてノ゛へ択され最尤１１′［゛定演４′
表回路７４１に適宜接続される。Error correction 1) No. 1, (;÷74 is maximum likelihood estimation calculation circuit 7
41 and multiple storage areas 742a, 742b, . . . 7421 for maximum likelihood estimation for each burst signal.
It is equipped with These storage areas 742a, 742
b,...7421... are synchronization side signals obtained from the output of the demodulator 73 via the burst identification circuit 75.
1 signal is selected based on the maximum likelihood 11'['determined performance 4'
It is connected to the front circuit 741 as appropriate.

このように構成することにより、香記イ、へ領域７４２
ａ、７４２ｂ、−・−７４２ｉ−にはハーストイ３号ｆ
ｉｉに前）；１ｉｌｌ当てバースト信号期間の内容を泥
・匿しているため、他のバースト信号により最尤１１ト
宇のための記１．（＼内容がこわされるこ吉なく、バｉ
）ｄ的な１９号を的確に行なうことができろ。By configuring in this way, the area 742
a, 742b, ----742i- has Harstoy No. 3 f
(before ii); Since the content of the burst signal period is hidden, the maximum likelihood of 1.1 due to other burst signals is 1. (＼Contents will be destroyed, bye
) Be able to perform D-like No. 19 accurately.

第８図はこの発明の最尤誤り訂＋Ｅ回路をビタビアルゴ
リズムに基づくビタビ有号に；÷として（、゛・！成し
た１１４合の実施例を示すものである。FIG. 8 shows an embodiment of 114 cases in which the maximum likelihood error correction +E circuit of the present invention is made into a Viterbi signal based on the Viterbi algorithm as ;/(,゛・!).

なおビタビ復号法については、ビタビおよびホームラに
よる著書［ディジタル通信と符号化の原理コマフグロー
ヒル社（１９７９年）に基本的なことがまとめられてい
るが、そのＦｒＰ−４′用については、’ｉ蟻Ｊｉｆｌ
を省略する。Regarding the Viterbi decoding method, the basic information is summarized in the book by Viterbi and Homera [Principles of Digital Communication and Coding (Comaf Gro-Hill Publishing Co., Ltd., 1979); Jifl
omitted.

このビタビ復号器は、ブランチメトリック回Ｌ′ａ８１
、パスメトリック回路８２、生き残りパス回路８３によ
っても・７成され、さらにパスメトリックまた生き残り
パス回路８３は生き残りパス記憶回路８３１およびｉ＋
％尤復号回路８３２によってＩ’ｌ°・１成されている
。なお、パスメトリック記１意回路８２３およ゛けと同
じ孜の記憶領域を有するものを用いる。図中８０８は入
力ＱＹＩ＋子、８０ｂは同期制御信号の入力さオフ、る
制ｆｉ！ｉｔご゛１ゴ１１１子、８ＯＣは出力鰯４子で
ある。This Viterbi decoder has a branch metric circuit L'a81
, the path metric circuit 82 and the surviving path circuit 83, and the path metric circuit 83 also includes the surviving path storage circuit 831 and the i+
I'l°·1 is generated by the % likelihood decoding circuit 832. Note that a circuit having the same storage area as the path metric notation unique circuit 823 and the like is used. In the figure, 808 is the input QYI+, 80b is the input of the synchronization control signal, and the control fi! It has 1 go, 111 roe, and 8OC has 4 sardine roe.

いま亀８図の回路において、入力１瑞子８０ａよりｊＤ
　ｆ＋”Ｉ多１１Ｘ化データが入力されると、ブランチ
メトリック回ｈ’３８１においてブランチメトリックが
生成され、これがパスタ）　ＩＪクック路８２に入力さ
れる。In the circuit shown in Figure 8, jD is input from input 1 Mizuko 80a.
When the f+"I multi-11X data is input, a branch metric is generated in the branch metric circuit h'381, and this is input to the pasta) IJ Cook path 82.

パスメトリック回路８２において、パスメトリック記憶
回路８２３に記憶されていたパスタ）　ＩＪフック、正
規化回路８２２を介してパスメトリック更新回路８２１
で前１１１２ブランチメ）　ＩＪフックの合成。In the path metric circuit 82, the path metric update circuit 821 via the IJ hook and the normalization circuit 822 (the pasta stored in the path metric storage circuit 823)
(Pre-1112 branch) Synthesis of IJ hook.

比較１選択が行なわれ、新たなパスメトリックがパスメ
トリックｉ己憶回路８２３に記憶される。パスタ）　Ｉ
Ｊソック新回路８２１の出力は最尤（［（＋定回）Ｉ″
３８２４にも入力され、これにより正規化基ｊ・ｆ’　
イ１’＋号が正規化回路８２２に出力される。A comparison 1 selection is made and a new path metric is stored in the path metric i storage circuit 823. Pasta) I
The output of the J-sock new circuit 821 is the maximum likelihood ([(+constant)I''
3824, and thereby the normalization group j・f'
A1'+ is output to the normalization circuit 822.

さらに、パスメトリック更新回路８２１でパスメトリッ
クを更新する際に用いられた制御信号とｊ１１尤推定回
路８２４で状Ｗ　ＦｒｋだけのパスメトリックからｊＩ
＞光値を推定するとき用いられた制イｔｉｌ］信号とは
、生き残りパス回路８３に入力され、生き残りバス記憶
回路８３１および最尤復号回路８３２をそれぞれ側脚し
、復号結果が出力ψ；１′４子８０ｃより出力される。Furthermore, the path metric updating circuit 821 uses the control signal used to update the path metric and the j11 error estimation circuit 824 calculates jI from the path metric of only the state W Frk.
>The control signal used when estimating the light value is input to the survival path circuit 83, and the survival bus storage circuit 831 and the maximum likelihood decoding circuit 832 are respectively connected, and the decoding result is output ψ;1. ' It is output from the fourth child 80c.

この一連の動作において、パスメトリック記１）−回路
８２３および生き残りバス記憶回路８３１は、ｔ′ｌｔ
ｌ述したようにそれぞれバースト数に応じた記憶領域を
有しているので、制御端子８０ｂより入力された同期制
御信号に基づいて異なるバーストに対しては異なる記憶
領域が選択されぞれぞれ分＋：：：ｆＩ、て記憶される
。したがって同一送信局からの着目バーストに対しては
、他のバーストにより！胎作を乱されろこさなく畔続的
に復号を実施できる。In this series of operations, the path metric notation 1)-circuit 823 and the surviving bus storage circuit 831 perform t'lt
As described above, each has a storage area corresponding to the number of bursts, so different storage areas are selected for different bursts based on the synchronization control signal input from the control terminal 80b. +:::fI, is stored. Therefore, for the burst of interest from the same transmitting station, use other bursts! Decoding can be carried out continuously without disturbing the embryo.

以上のように、この発明の最尤誤り訂正回路はパースの
りＳｌに対応した複数個の記憶領域を（ｒＨｌえ１、：
′ｆ目したバーストに応じてこれらの５ｃＩ！’＋’（
！：”ｌを選択するこ々ｌこより１個の復号器により誤
り訂ＩＥ効果の大きな最尤：１ｌｌｉ定によりハｑり訂
正を行ない得るものである。したがって、〕・−ド規漠
の拡大を抑制し得ると吉もに、消費電力を低減し得る１
１キ長がある。As described above, the maximum likelihood error correction circuit of the present invention stores a plurality of storage areas corresponding to the parse glue Sl (rHl 1,:
'f These 5 cI depending on the burst! '+' (
! By selecting ``l'', one decoder can perform the error correction using the maximum likelihood: 1lli specification with a large error correction IE effect. Therefore, the expansion of the If it can be suppressed, power consumption can be reduced1
There is a length of 1 kilo.

なお、この発明は上ｉ；Ｃ実施例に一ρボされるもので
はなく要旨を変更しない範囲において１重々変形して実
施することができる。It should be noted that this invention is not limited to the above i;C embodiments, and can be implemented with multiple modifications within the scope without changing the gist.

【図面の簡単な説明】[Brief explanation of the drawing]

”Ｍ’ｊ　１図は衛７７ｊによる多元接続通信形１川を
表わす説明図、・套２図はこの通信形態に用いる送Ｇｉ
側および・受信側の４ｉＩ工略的な構成図、Ｊ　３１ン
１は時分割多元接続を説、明するためのバースト信号の
波形図、第４図は最尤１１号を行なうためのたたみ込み
誤り訂正符号テ）痔の一例の構成図、第５図は上記通信
形態に用いるバースト信号の波形の一例の説明図、第６
図は誤り訂正１夏号器を複枚個用いて、！ｆ９成する従
来の通信方式のｉｉ！Ｙ略的うｌ’ｌｉ’成図、第７図
はこの発明の一実施ｆり０を含む誤り訂正通信方式の概
略的青酸１．Ｏ！Ｊ％酊ｓ　！：ｇｌはこの発１．ＩＩ
Ｊ　ｉビタビアルゴリズムに基づくビクビｉ４号））：
￥としてイ１′つ成した実施料の回路図である。 １：衛星　２ａ、２ｂ・・・２１・・べ地球送信局２：
地１ｊｚ受信局 ３ａ、３ｂ・・・３１・・・：バースト１；Ｊ＋ｊ３゜
４：１凛りバＩ’　ＪＬＸ符号器　７：１代りｉＪ正イ
に芝号器４０：送信データ　４１：シフトレジスタ４２
：排・１１１Ｌ的論胛オＩＩ　７ｉｉ仁μ回Ｉ化４３．
４３．’：出力データ ５１：ブリアンプル　５２：データ ５３：ポストアンプル ６０ａ、６０ｂ−６０ｉ　・：送１ぽデータ６１ａ、６
１ｂ・・・６ｔｉ・・・：誤り訂正符号器６２ａ、　６
２ｂ−６２１・：変調器 ６３：復調器 ６４α、６４β：誤り削正復号器 ６５ａ、　６５））、　６５ｃ、６５ｄ　−・−：出カ
フ０ａｅ７０ｂ、−７０４−：送４に７’　１７１ａ、
７１ｂ、・・・７１１・・・：誤り訂正符号器７ｚａ、
７ｚｂ、−７２４−：変調器 ７３：復調器　７４：誤り訂正復号器 ７４１：ｉ呉り推定演算回路 ｕｚａ、ｕ２ｂ、−ｒ４２ｒ　・：記・１．ハ領域７５
：バースト識別回路 ７６ａ　、７６ｂ、・ｐ６ｉ−、：出力８０ａ：入力端
子　ｓｏｂ　：制御端子８０Ｃ：出力）”１１Ｍ子 ８１ニブランチメトリック回路 ８２：パスメトリック回路 ８２１：バスメトリソク更新回路 ８２２：正規化回路 ８２３：パスメトリック記憶回路 ８２４：最尤推シｒ回路 ８３：生＠残りパス回路 ８３１：生き残りパス記・ｉ、・象回路８３２：岐尤復
号回路 第２図 第３　図``M'j Figure 1 is an explanatory diagram showing the multiple access communication type 1 river by Wi-77j, Figure 2 is the transmission Gi used for this communication form.
A schematic diagram of the 4iI side and receiver side, J31-1 is a waveform diagram of a burst signal to explain time division multiple access, and Figure 4 is a convolution diagram for performing maximum likelihood 11. Error correction code TE) A configuration diagram of an example of hemorrhoids, FIG. 5 is an explanatory diagram of an example of the waveform of a burst signal used in the above communication form, and FIG.
The figure uses multiple pieces of error correction 1 summer edition,! ii of the conventional communication method that consists of f9! FIG. 7 is a schematic diagram of an error correction communication system including one embodiment of the present invention. O! J% drunks! :gl is this episode 1. II
J i Bikubi i4) based on the Viterbi algorithm:
It is a circuit diagram of a royalty fee made as ¥1'. 1: Satellite 2a, 2b...21...Earth transmitting station 2:
Ground 1jz receiving station 3a, 3b...31...: Burst 1; J+j3゜4:1 Rinba I' JLX encoder 7:1 instead of iJ correct signal signal 40: Transmission data 41: Shift register 42
:Exclusion・111L discussion II 7ii Ren μ times I 43.
43. ': Output data 51: Brian 52: Data 53: Post ampule 60a, 60b-60i ・: Output data 61a, 6
1b...6ti...: Error correction encoder 62a, 6
2b-621: Modulator 63: Demodulator 64α, 64β: Error correction decoder 65a, 65)), 65c, 65d --: Output cuff 0ae70b, -704-: Transmission 4 to 7' 171a,
71b,...711...: error correction encoder 7za,
7zb, -724-: Modulator 73: Demodulator 74: Error correction decoder 741: I error estimation calculation circuit uza, u2b, -r42r ・: Note 1. C area 75
: burst identification circuit 76a, 76b, p6i-, : output 80a: input terminal sob: control terminal 80C: output) 11M child 81 nib branch metric circuit 82: path metric circuit 821: bus metric update circuit 822: normalization circuit 823 :Path metric storage circuit 824:Maximum likelihood estimation circuit 83:Raw @ remaining path circuit 831:Survival path record・i,・elephant circuit 832:Differential decoding circuit

Claims (2)

【特許請求の範囲】[Claims] （１）　多元接続された複数のバースト信号が時分開学
ｍ：化された信号を受け入れるとともに、栄光推定によ
る１１“１り訂正の復号機能を有しかつ時分割多ｒＦバ
ーストにそれぞれ対応した最尤推定のためのｉ′！数個
の記憶領域を備え、これらの記憶領域を外；１１り制御
信号に基づき着目バースト毎に；：（択的に切り換えて
使用するこ吉を特徴とする１゛１ン尤１．％り訂正回路
。(1) A plurality of multiple-connected burst signals accepts signals converted into time-division multiple rF bursts, has a decoding function for 11" 1-correction based on glory estimation, and supports each time-division multiple rF burst. i'! Several storage areas for likelihood estimation are provided, and these storage areas are removed for each burst of interest based on a control signal.゛1in error 1.% error correction circuit. （２）　ビタビ復号器として構成され、少くともパスタ
）　ＩＪクック憶回路および生き残りパス記憶回路にそ
れぞれ最尤推定のための曵数個の記憶領域を（ｒｉ＃え
、これらの記憶領域をそれぞれ選択的に切り換えて使用
することを特徴とする特許請求の・１；ｉΣ囲、５（１
１項記載の最尤誤り訂正回路。(2) It is configured as a Viterbi decoder, and each of the IJ Cook storage circuit and the surviving path storage circuit has several storage areas (ri#) for maximum likelihood estimation, and each of these storage areas is selected.・1; iΣ enclosure, 5(1
The maximum likelihood error correction circuit described in Section 1.