JPS60183822A - Maximum likelihood correction circuit - Google Patents
Maximum likelihood correction circuitInfo
- Publication number
- JPS60183822A JPS60183822A JP3986384A JP3986384A JPS60183822A JP S60183822 A JPS60183822 A JP S60183822A JP 3986384 A JP3986384 A JP 3986384A JP 3986384 A JP3986384 A JP 3986384A JP S60183822 A JPS60183822 A JP S60183822A
- Authority
- JP
- Japan
- Prior art keywords
- maximum likelihood
- error correction
- circuit
- burst
- storage areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば衛5通信5ト野で用いられる時分割
多元4Xη−ノd通信方式において、最尤推定に基く硼
号を実倫するこ吉のできる最尤1,1つ訂正回路に関す
るものである。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a time-division multiplex 4Xη-nod communication system used, for example, in the 5-to-5 communications network, and to solve problems based on maximum likelihood estimation. This is related to a maximum likelihood 1, 1 correction circuit that is capable of performing good luck.
無線電力が制限されている衛星通信等では、誤り訂正符
号を用いて無;’lX!ilQ力の↑(11約を図って
いるが、特に符号化利得の大きいj14尤if[定によ
る1・けりを伝送する多元I・ン続の通信7(11,’
、<・1(である。このI間合送信側においCは第2図
に示すように、送信データCを誤り訂正符号器4で符号
化し、変調器5を介して変1ii14信号が送出される
。一方、受信側では復61’°6器6により受信信号を
俣。”J L/ 、誤り訂正111.号器7により復号
化して受信データdを得ている。In satellite communications where wireless power is limited, error correcting codes are used to eliminate ;'lX! Although the aim is to reduce the ilQ power ↑(11,
, <・1 (. As shown in FIG. On the other hand, on the receiving side, the received signal is decoded by the decoder 6 and the error correction 111 encoder 7 to obtain received data d.
このようなi;1星通信方式では、地上およびi・1′
〒星での送信電力を有効に使うため、時分割多元接続が
多く用いられている。第1図の各地球送信局2a。In such an i;1 star communication system, the ground and i.1'
Time-division multiple access is often used to effectively use the power transmitted on the planet. Each earth transmitting station 2a in FIG.
2b、・・−t2it ・・・からは、第3図fAl、
(Ill、・・・、(I) 、・・・に示すようなバー
スト信号3a、3a’、3b、3bζ・・・、31.・
・・がそれぞれ送出さa1地球受信局2rには、これら
が多重化された同図(ルに示す波形の信号が到達する。From 2b,...-t2it..., Fig. 3 fAl,
(Ill,..., (I),... Burst signals 3a, 3a', 3b, 3bζ..., 31...
.
第4図は、最尤復号を行なうためのたたみ込み誤り訂正
符号器の一例の4W成を示すものである。FIG. 4 shows a 4W configuration of an example of a convolutional error correction encoder for performing maximum likelihood decoding.
図において40は送信データ、41はシフトレジスタ、
42は排他的論理和演算回路、43,43’は出力デー
タを示している。図示左W:Mの入力端子から送信デー
タ40がシフトレジスタ41に供給さオー排他的論理和
演算回路42を介して出力データ43゜43′がM=f
交変調イ1(に送り出され、さらにその出力が送信され
る。In the figure, 40 is transmission data, 41 is a shift register,
Reference numeral 42 indicates an exclusive OR operation circuit, and 43 and 43' indicate output data. Left W in the figure: Transmission data 40 is supplied to the shift register 41 from the input terminal M
The signal is sent to the cross modulator I1, and its output is further transmitted.
これに対して地球受信局2rにおいて、1つの復号器で
、倶り訂正復号を行なおうとすると、異なる地球送信局
2a、2b、・・・、21.・・・よりのバースト信号
に対して復号器は共通に動作する必要があり、そのため
各地球送信局の送出データに動作が依存しないよう冗長
ビットを付加することが従来行なわれていた。On the other hand, in the earth receiving station 2r, if one decoder attempts to perform the error correction decoding, different earth transmitting stations 2a, 2b, . . . , 21 . It is necessary for the decoder to operate in common with respect to burst signals from ..., and for this reason, redundant bits have been conventionally added so that the operation does not depend on the data sent out by each earth transmitting station.
第5図はバースト信号の構成の一例を示すもので、51
はバースト同期のためのプリアン・プル、52はデータ
、53は上記誤り訂正のためのポストアンブルを示して
いる。FIG. 5 shows an example of the structure of a burst signal.
indicates a preamble for burst synchronization, 52 indicates data, and 53 indicates a postamble for the above-mentioned error correction.
ところが、誤り訂正効果の大きな最尤推定による課り訂
′JE復号器では、1庁+17的に沢山の受信データを
とりこんで、その中から最も確からしいデータを復号し
で行くものであるため、内部遅延が非常に大きい特徴が
ある。そこで、前の異なる送信局からのデータをはき出
すためlXi 49バーストのデータ間を十分に長くと
るとともに長いポストアンブルを付加する必2じがあり
、したがって回1や゛賀効率の低下を蟻けることができ
なかった。However, the JE decoder that uses maximum likelihood estimation, which has a large error correction effect, takes in a large amount of received data (1 office + 17) and decodes the most probable data from among them. It is characterized by a very large internal delay. Therefore, in order to send out data from a different previous transmitting station, it is necessary to make the data interval between the lXi 49 bursts sufficiently long and to add a long postamble, thus reducing the number of times and reducing the transmission efficiency. I couldn't do it.
隣接バーストのデータ間を知縮化する対策としけ、バー
スト1ヒに父互に切り換えて動作させることが行なイつ
れでいた。i 61X+において、60a、 60b。As a countermeasure to reduce data between adjacent bursts, it has been common practice to switch between the father and father for burst 1 and operate. i 61X+, 60a, 60b.
・・・601・・・は各送信局よりの送信データ、61
a、61b。...601... is transmission data from each transmitting station, 61
a, 61b.
611・・・は誤り訂正符号器、62a 、 62b、
・・・、621・・・は変調器、63は復調器、65a
、65b、65c、65d、 −・・は出G5c、 6
5d、・・・は出力を示している。611... are error correction encoders, 62a, 62b,
..., 621... is a modulator, 63 is a demodulator, 65a
, 65b, 65c, 65d, --... is out G5c, 6
5d, . . . indicate outputs.
ところが、71’):尤ツIに定による誤り訂正m号器
は、他の1;1号器に比べてハード規模が極めて大きく
、これを復救11・A設けることは、ハード規模の大幅
なj・;1加となり過大な電力消費につながる欠点があ
った0
〔売りjO)Ij的〕
この発明は上記の欠点を1余去するためなされたもので
、誤り訂正効果の大きい最尤推定lこよる誤り訂正機能
を有するとともにハード規模が小さくしたがって?’A
la 4i力を低減することのできる最尤誤り訂正回
路を1是供しようとするものである。However, the error correction m encoder based on the 71'):I standard has an extremely large hardware scale compared to other 1; This invention was made in order to eliminate the above drawback by 1, and it uses maximum likelihood estimation which has a large error correction effect. It has a large error correction function and has a small hardware scale. 'A
The present invention attempts to provide a maximum likelihood error correction circuit that can reduce the la 4i power.
〔発1jlJ O,)イi、!j要〕
この発131」は多元接続された復改のバースト信号が
時分割多連化された信号を受入れるとともに、このよつ
な時分割多重バーストにそれぞれ対応した最尤推定のた
めの腹数詞の記憶画成を有しバースト毎にこれらの記憶
領域を切換えて使用し着目バースト毎lこ内郡状辿が連
続するようlこ動作させることを特徴としている。[From 1jlJ O,) Ii,! j Essential] This output 131 accepts a signal in which a multiple-connected reverse burst signal is time-division multiplexed, and also uses an antinominal number for maximum likelihood estimation corresponding to each of these types of time-division multiplexed bursts. The present invention is characterized in that these storage areas are switched and used for each burst, and the operation is performed so that the area is continuously traced for each burst of interest.
このイ^明によれば、バーストのλqに対応した枚数側
の記憶1・4域をツdgえることにより、ii:、!り
訂正効果の大きな1″1七尤推定によるRJり訂正を1
つのイシ号器で可能にするものである。したがって、ハ
ード規模の拡大を抑制し得るとともに消音′11シカの
低減を図ると吉ができる。According to this idea, by changing memory areas 1 and 4 on the side of the number of sheets corresponding to λq of the burst, ii:,! RJ correction using 1″17-likelihood estimation, which has a large correction effect, is
This is possible with just one marker. Therefore, it would be a good idea to suppress the expansion of the hardware scale and reduce noise reduction.
〔発明の実施1tす〕
以下、図+/iを、9照してこの発明の一実施例を説明
する。[Embodiment of the Invention] An embodiment of the invention will be described below with reference to Figures +/i.
市7図はこの実1’cli wlを含む誤り訂正通信方
式の概略的楢成を示すものである。Figure 7 shows the general structure of the error correction communication system including this actual 1'cli wl.
1、zj中、70 a y 70 b e’・・70
’ ”’ 61 Ja 4csデータ、71a。1, in zz, 70 a y 70 b e'...70
``'' 61 Ja 4cs data, 71a.
nb、−71i−・・はi呉り訂正符号))浄、72a
、 721)、=−72i・・・は変調器であり、これ
らの誤り訂正符号器71a。nb, -71i-... is i-guri correction code)) Jyo, 72a
, 721), =-72i... are modulators, and these error correction encoders 71a.
71b、 ・−71+ +++ :13よび変調器72
a、72b、−72i=はそれぞれ、X1図における地
球送信局2a、 2b、・・・21・・・中に内蔵され
ている。誤り訂正符号器71a、71b、・・・71i
・・・は具体的には、例えば第4図に示す構造のもので
あり、それぞれ割り当てられた時間内に送信デ−り40
を符号化しその出力データ43.43’を変調r::÷
72a、 72b、・・・721゛を介して回線効率を
向上させるためポストアンブルなし5のバースト信号古
して送信する。71b, -71+ +++: 13 and modulator 72
a, 72b, -72i= are respectively built in the earth transmitting stations 2a, 2b, . . . , 21, . Error correction encoders 71a, 71b,...71i
. . . specifically have the structure shown in FIG.
and modulate the output data 43.43' r::÷
72a, 72b, . . . 721', 5 burst signals without postamble are transmitted in order to improve line efficiency.
このとき1.:’:xり訂正符号器71a、 71b、
・・・7Ii・・・はそれぞ゛イ′1.割当てバースト
時間のみ動作さぜ、割当て時間以外では、Ti)+作を
とめて、次の割当てバースト時間まで送付データを、1
e・臆領域内に保1−νする。At this time 1. :':x correction encoder 71a, 71b,
...7Ii... are each ゛I'1. It operates only during the allocated burst time. Outside the allocated time, Ti) + operation is stopped and the sending data is sent by 1 until the next allocated burst time.
1-ν is kept within the e/d region.
かくして、パIA1図の地球受信局2rには地球送信局
2a、2b、・・・21・−よりの時分刊多屯バースト
イ1号が到達する。In this way, the hourly broadcast data number 1 from the earth transmitting stations 2a, 2b, . . . , 21 .
’m 7図において73は受1言イ[11jに設けられ
たt’;i 、A器であり、74がこの発明の最尤誤り
訂[E回路を具体化した計り訂正ケ号器であり、この復
号器74において多1j1バーストに含まれる送信デー
タを一括処、i8p シ、その復号結果は76a、76
b、・・・76j・・・さして出力される。In Figure 7, 73 is a receiver 1 installed in 11j, A, and 74 is a maximum likelihood error correction encoder of this invention that embodies the E circuit. , this decoder 74 collectively processes the transmission data included in the multi-1j1 burst, i8p, and the decoding results are 76a, 76
b, . . . 76j . . . are output.
誤り訂正1)1号、(;÷74は、最尤推定演算回路7
41と各バースト信号に対す最尤推定のための復赦個の
記憶領域742a、 742b、・・・7421・・・
を備えている。これらの記憶領域742a 、 742
b、・・・7421・・・は、復調器73の出力からバ
ースト識別回路75を介して・1)られた同期側ト:1
1信号に基づいてノ゛へ択され最尤11′[゛定演4′
表回路741に適宜接続される。Error correction 1) No. 1, (;÷74 is maximum likelihood estimation calculation circuit 7
41 and multiple storage areas 742a, 742b, . . . 7421 for maximum likelihood estimation for each burst signal.
It is equipped with These storage areas 742a, 742
b,...7421... are synchronization side signals obtained from the output of the demodulator 73 via the burst identification circuit 75.
1 signal is selected based on the maximum likelihood 11'['determined performance 4'
It is connected to the front circuit 741 as appropriate.
このように構成することにより、香記イ、へ領域742
a、742b、−・−742i−にはハーストイ3号f
iiに前);1ill当てバースト信号期間の内容を泥
・匿しているため、他のバースト信号により最尤11ト
宇のための記1.(\内容がこわされるこ吉なく、バi
)d的な19号を的確に行なうことができろ。By configuring in this way, the area 742
a, 742b, ----742i- has Harstoy No. 3 f
(before ii); Since the content of the burst signal period is hidden, the maximum likelihood of 1.1 due to other burst signals is 1. (\Contents will be destroyed, bye
) Be able to perform D-like No. 19 accurately.
第8図はこの発明の最尤誤り訂+E回路をビタビアルゴ
リズムに基づくビタビ有号に;÷として(、゛・!成し
た114合の実施例を示すものである。FIG. 8 shows an embodiment of 114 cases in which the maximum likelihood error correction +E circuit of the present invention is made into a Viterbi signal based on the Viterbi algorithm as ;/(,゛・!).
なおビタビ復号法については、ビタビおよびホームラに
よる著書[ディジタル通信と符号化の原理コマフグロー
ヒル社(1979年)に基本的なことがまとめられてい
るが、そのFrP−4′用については、’i蟻Jifl
を省略する。Regarding the Viterbi decoding method, the basic information is summarized in the book by Viterbi and Homera [Principles of Digital Communication and Coding (Comaf Gro-Hill Publishing Co., Ltd., 1979); Jifl
omitted.
このビタビ復号器は、ブランチメトリック回L′a81
、パスメトリック回路82、生き残りパス回路83によ
っても・7成され、さらにパスメトリックまた生き残り
パス回路83は生き残りパス記憶回路831およびi+
%尤復号回路832によってI’l°・1成されている
。なお、パスメトリック記1意回路823およ゛けと同
じ孜の記憶領域を有するものを用いる。図中808は入
力QYI+子、80bは同期制御信号の入力さオフ、る
制fi!itご゛1ゴ111子、8OCは出力鰯4子で
ある。This Viterbi decoder has a branch metric circuit L'a81
, the path metric circuit 82 and the surviving path circuit 83, and the path metric circuit 83 also includes the surviving path storage circuit 831 and the i+
I'l°·1 is generated by the % likelihood decoding circuit 832. Note that a circuit having the same storage area as the path metric notation unique circuit 823 and the like is used. In the figure, 808 is the input QYI+, 80b is the input of the synchronization control signal, and the control fi! It has 1 go, 111 roe, and 8OC has 4 sardine roe.
いま亀8図の回路において、入力1瑞子80aよりjD
f+”I多11X化データが入力されると、ブランチ
メトリック回h’381においてブランチメトリックが
生成され、これがパスタ) IJクック路82に入力さ
れる。In the circuit shown in Figure 8, jD is input from input 1 Mizuko 80a.
When the f+"I multi-11X data is input, a branch metric is generated in the branch metric circuit h'381, and this is input to the pasta) IJ Cook path 82.
パスメトリック回路82において、パスメトリック記憶
回路823に記憶されていたパスタ) IJフック、正
規化回路822を介してパスメトリック更新回路821
で前1112ブランチメ) IJフックの合成。In the path metric circuit 82, the path metric update circuit 821 via the IJ hook and the normalization circuit 822 (the pasta stored in the path metric storage circuit 823)
(Pre-1112 branch) Synthesis of IJ hook.
比較1選択が行なわれ、新たなパスメトリックがパスメ
トリックi己憶回路823に記憶される。パスタ) I
Jソック新回路821の出力は最尤([(+定回)I″
3824にも入力され、これにより正規化基j・f’
イ1’+号が正規化回路822に出力される。A comparison 1 selection is made and a new path metric is stored in the path metric i storage circuit 823. Pasta) I
The output of the J-sock new circuit 821 is the maximum likelihood ([(+constant)I''
3824, and thereby the normalization group j・f'
A1'+ is output to the normalization circuit 822.
さらに、パスメトリック更新回路821でパスメトリッ
クを更新する際に用いられた制御信号とj11尤推定回
路824で状W FrkだけのパスメトリックからjI
>光値を推定するとき用いられた制イtil]信号とは
、生き残りパス回路83に入力され、生き残りバス記憶
回路831および最尤復号回路832をそれぞれ側脚し
、復号結果が出力ψ;1′4子80cより出力される。Furthermore, the path metric updating circuit 821 uses the control signal used to update the path metric and the j11 error estimation circuit 824 calculates jI from the path metric of only the state W Frk.
>The control signal used when estimating the light value is input to the survival path circuit 83, and the survival bus storage circuit 831 and the maximum likelihood decoding circuit 832 are respectively connected, and the decoding result is output ψ;1. ' It is output from the fourth child 80c.
この一連の動作において、パスメトリック記1)−回路
823および生き残りバス記憶回路831は、t′lt
l述したようにそれぞれバースト数に応じた記憶領域を
有しているので、制御端子80bより入力された同期制
御信号に基づいて異なるバーストに対しては異なる記憶
領域が選択されぞれぞれ分+:::fI、て記憶される
。したがって同一送信局からの着目バーストに対しては
、他のバーストにより!胎作を乱されろこさなく畔続的
に復号を実施できる。In this series of operations, the path metric notation 1)-circuit 823 and the surviving bus storage circuit 831 perform t'lt
As described above, each has a storage area corresponding to the number of bursts, so different storage areas are selected for different bursts based on the synchronization control signal input from the control terminal 80b. +:::fI, is stored. Therefore, for the burst of interest from the same transmitting station, use other bursts! Decoding can be carried out continuously without disturbing the embryo.
以上のように、この発明の最尤誤り訂正回路はパースの
りSlに対応した複数個の記憶領域を(rHlえ1、:
′f目したバーストに応じてこれらの5cI!’+’(
!:”lを選択するこ々lこより1個の復号器により誤
り訂IE効果の大きな最尤:1lli定によりハqり訂
正を行ない得るものである。したがって、〕・−ド規漠
の拡大を抑制し得ると吉もに、消費電力を低減し得る1
1キ長がある。As described above, the maximum likelihood error correction circuit of the present invention stores a plurality of storage areas corresponding to the parse glue Sl (rHl 1,:
'f These 5 cI depending on the burst! '+' (
! By selecting ``l'', one decoder can perform the error correction using the maximum likelihood: 1lli specification with a large error correction IE effect. Therefore, the expansion of the If it can be suppressed, power consumption can be reduced1
There is a length of 1 kilo.
なお、この発明は上i;C実施例に一ρボされるもので
はなく要旨を変更しない範囲において1重々変形して実
施することができる。It should be noted that this invention is not limited to the above i;C embodiments, and can be implemented with multiple modifications within the scope without changing the gist.
”M’j 1図は衛77jによる多元接続通信形1川を
表わす説明図、・套2図はこの通信形態に用いる送Gi
側および・受信側の4iI工略的な構成図、J 31ン
1は時分割多元接続を説、明するためのバースト信号の
波形図、第4図は最尤11号を行なうためのたたみ込み
誤り訂正符号テ)痔の一例の構成図、第5図は上記通信
形態に用いるバースト信号の波形の一例の説明図、第6
図は誤り訂正1夏号器を複枚個用いて、!f9成する従
来の通信方式のii!Y略的うl’li’成図、第7図
はこの発明の一実施fり0を含む誤り訂正通信方式の概
略的青酸1.O!J%酊s !:glはこの発1.II
J iビタビアルゴリズムに基づくビクビi4号)):
¥としてイ1′つ成した実施料の回路図である。
1:衛星 2a、2b・・・21・・べ地球送信局2:
地1jz受信局
3a、3b・・・31・・・:バースト1;J+j3゜
4:1凛りバI’ JLX符号器 7:1代りiJ正イ
に芝号器40:送信データ 41:シフトレジスタ42
:排・111L的論胛オII 7ii仁μ回I化43.
43.’:出力データ
51:ブリアンプル 52:データ
53:ポストアンプル
60a、60b−60i ・:送1ぽデータ61a、6
1b・・・6ti・・・:誤り訂正符号器62a、 6
2b−621・:変調器
63:復調器
64α、64β:誤り削正復号器
65a、 65))、 65c、65d −・−:出カ
フ0ae70b、−704−:送4に7’ 171a、
71b、・・・711・・・:誤り訂正符号器7za、
7zb、−724−:変調器
73:復調器 74:誤り訂正復号器
741:i呉り推定演算回路
uza、u2b、−r42r ・:記・1.ハ領域75
:バースト識別回路
76a 、76b、・p6i−、:出力80a:入力端
子 sob :制御端子80C:出力)”11M子
81ニブランチメトリック回路
82:パスメトリック回路
821:バスメトリソク更新回路
822:正規化回路
823:パスメトリック記憶回路
824:最尤推シr回路
83:生@残りパス回路
831:生き残りパス記・i、・象回路832:岐尤復
号回路
第2図
第3 図``M'j Figure 1 is an explanatory diagram showing the multiple access communication type 1 river by Wi-77j, Figure 2 is the transmission Gi used for this communication form.
A schematic diagram of the 4iI side and receiver side, J31-1 is a waveform diagram of a burst signal to explain time division multiple access, and Figure 4 is a convolution diagram for performing maximum likelihood 11. Error correction code TE) A configuration diagram of an example of hemorrhoids, FIG. 5 is an explanatory diagram of an example of the waveform of a burst signal used in the above communication form, and FIG.
The figure uses multiple pieces of error correction 1 summer edition,! ii of the conventional communication method that consists of f9! FIG. 7 is a schematic diagram of an error correction communication system including one embodiment of the present invention. O! J% drunks! :gl is this episode 1. II
J i Bikubi i4) based on the Viterbi algorithm:
It is a circuit diagram of a royalty fee made as ¥1'. 1: Satellite 2a, 2b...21...Earth transmitting station 2:
Ground 1jz receiving station 3a, 3b...31...: Burst 1; J+j3゜4:1 Rinba I' JLX encoder 7:1 instead of iJ correct signal signal 40: Transmission data 41: Shift register 42
:Exclusion・111L discussion II 7ii Ren μ times I 43.
43. ': Output data 51: Brian 52: Data 53: Post ampule 60a, 60b-60i ・: Output data 61a, 6
1b...6ti...: Error correction encoder 62a, 6
2b-621: Modulator 63: Demodulator 64α, 64β: Error correction decoder 65a, 65)), 65c, 65d --: Output cuff 0ae70b, -704-: Transmission 4 to 7' 171a,
71b,...711...: error correction encoder 7za,
7zb, -724-: Modulator 73: Demodulator 74: Error correction decoder 741: I error estimation calculation circuit uza, u2b, -r42r ・: Note 1. C area 75
: burst identification circuit 76a, 76b, p6i-, : output 80a: input terminal sob: control terminal 80C: output) 11M child 81 nib branch metric circuit 82: path metric circuit 821: bus metric update circuit 822: normalization circuit 823 :Path metric storage circuit 824:Maximum likelihood estimation circuit 83:Raw @ remaining path circuit 831:Survival path record・i,・elephant circuit 832:Differential decoding circuit
Claims (2)
m:化された信号を受け入れるとともに、栄光推定によ
る11“1り訂正の復号機能を有しかつ時分割多rFバ
ーストにそれぞれ対応した最尤推定のためのi′!数個
の記憶領域を備え、これらの記憶領域を外;11り制御
信号に基づき着目バースト毎に;:(択的に切り換えて
使用するこ吉を特徴とする1゛1ン尤1.%り訂正回路
。(1) A plurality of multiple-connected burst signals accepts signals converted into time-division multiple rF bursts, has a decoding function for 11" 1-correction based on glory estimation, and supports each time-division multiple rF burst. i'! Several storage areas for likelihood estimation are provided, and these storage areas are removed for each burst of interest based on a control signal.゛1in error 1.% error correction circuit.
) IJクック憶回路および生き残りパス記憶回路にそ
れぞれ最尤推定のための曵数個の記憶領域を(ri#え
、これらの記憶領域をそれぞれ選択的に切り換えて使用
することを特徴とする特許請求の・1;iΣ囲、5(1
1項記載の最尤誤り訂正回路。(2) It is configured as a Viterbi decoder, and each of the IJ Cook storage circuit and the surviving path storage circuit has several storage areas (ri#) for maximum likelihood estimation, and each of these storage areas is selected.・1; iΣ enclosure, 5(1
The maximum likelihood error correction circuit described in Section 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3986384A JPS60183822A (en) | 1984-03-02 | 1984-03-02 | Maximum likelihood correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3986384A JPS60183822A (en) | 1984-03-02 | 1984-03-02 | Maximum likelihood correction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60183822A true JPS60183822A (en) | 1985-09-19 |
JPH026255B2 JPH026255B2 (en) | 1990-02-08 |
Family
ID=12564803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3986384A Granted JPS60183822A (en) | 1984-03-02 | 1984-03-02 | Maximum likelihood correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60183822A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542614A (en) * | 1977-06-03 | 1979-01-10 | Western Electric Co | Method of and device for reducing interference between signals |
-
1984
- 1984-03-02 JP JP3986384A patent/JPS60183822A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542614A (en) * | 1977-06-03 | 1979-01-10 | Western Electric Co | Method of and device for reducing interference between signals |
Also Published As
Publication number | Publication date |
---|---|
JPH026255B2 (en) | 1990-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4063038A (en) | Error coding communication terminal interface | |
CN100566184C (en) | Error correcting encoding set | |
RU2117390C1 (en) | Receiving and transmitting equipment and method including punctured convolution coding and decoding | |
US4747104A (en) | Data transmission system employing a combination of block encoding and convolution encoding for error protection | |
GB2140178A (en) | Encoding error correction codes | |
US3873971A (en) | Random error correcting system | |
EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
JPH1065554A (en) | Method for encoding stream of input signals and method for generating output signal stream | |
CA2206688A1 (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data, and method therefor | |
CA1068410A (en) | Error correction code and apparatus for the correction of differentially encoded quadrature phase shift keyed data (dqpsk) | |
GB1389551A (en) | Multiplex digital telecommunications apparatus having error- correcting facilities | |
GB1271715A (en) | Improvements in or relating to data handling systems | |
JP2692096B2 (en) | Code error correction circuit | |
US4635262A (en) | Method of detecting synchronization errors in a data transmission system using a linear block code | |
JPS60183822A (en) | Maximum likelihood correction circuit | |
US5077743A (en) | System and method for decoding of convolutionally encoded data | |
GB1279374A (en) | Data transmission apparatus | |
GB1116092A (en) | Data manipulation apparatus | |
US3577186A (en) | Inversion-tolerant random error correcting digital data transmission system | |
CN117375790B (en) | Full duplex communication realization method under multi-channel condition | |
SU1332538A1 (en) | Method of transmitting and receiving digital signals with correction of errors | |
JPH0377695B2 (en) | ||
SU1059687A1 (en) | Coder-decoder of super-accurate code for channel with double phase-shift keying | |
JPS60183839A (en) | Error correcting communication system | |
SU965000A1 (en) | Majority block code coder |