JPS60182210A - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JPS60182210A JPS60182210A JP59037507A JP3750784A JPS60182210A JP S60182210 A JPS60182210 A JP S60182210A JP 59037507 A JP59037507 A JP 59037507A JP 3750784 A JP3750784 A JP 3750784A JP S60182210 A JPS60182210 A JP S60182210A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- base
- output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は例えばＩＦＤ（インターフェイスドライバ）或
いはモータドライバ等のＬ性負荷が接続される回路のク
ランプ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a clamp circuit for a circuit to which an L-type load such as an IFD (interface driver) or a motor driver is connected.
例えばＩＦＤ或いはモータドライバ等のＬ性負荷を駆動
する回路では、出力の切り変わ轟）時に負荷で発生する
高電圧に対して何らかの対策が必要である。For example, in a circuit that drives an L-type load such as an IFD or a motor driver, some measure must be taken against the high voltage generated in the load when the output is switched.
このため従来のＩＦＤ等では、第１図に示すように、コ
レクタが電源ライン１１に接続されベースを制卸信号の
供給される制卸端子１２としエミッタを出力端子１３と
する出力トランジスタＴに対し、電源ライン１１とエミ
ッタとの間にクランプ用のダイオードＤ、をコレクタエ
ミッタ間の電流路とは逆向きに接続している。For this reason, in a conventional IFD, etc., as shown in FIG. A clamping diode D is connected between the power supply line 11 and the emitter in a direction opposite to the current path between the collector and emitter.
そして、出力端子１３と図示しない接地ラインとの間に
接続された負荷に電源ライン１１から出力トランジスタ
Ｔを介して電流を供給すると共に、出力トランジスタＴ
のオンオフ動作の切り換え時に生ずる高電圧をダイオー
ドＤ、を通して電源ライン１１に落とすようにしている
。Then, current is supplied from the power supply line 11 to the load connected between the output terminal 13 and a ground line (not shown) through the output transistor T, and the output transistor T
The high voltage generated when the on/off operation is switched is applied to the power supply line 11 through the diode D.
このような従来の構成の出力回路では、クランプ用ダイ
オードＤＩを電流路として負荷のＬ成分に起因する電流
が電源ライン１１に流れる。In the output circuit having such a conventional configuration, a current caused by the L component of the load flows through the power supply line 11 using the clamping diode DI as a current path.
この電流は最大で出力トランジスタＴの出力電流程度ま
であるため、クランプ用ダイオードとしては、はぼ出力
トランジスタＴの出力電流に相当する大電流容量の高価
なものを使用しなければならない。Since this current is at most about the output current of the output transistor T, an expensive clamping diode with a large current capacity roughly equivalent to the output current of the output transistor T must be used.
本発明は上記のような点に鑑みなされたもので、Ｌ性負
荷に接続される出力回路のクランプ用ダイオードとして
大容匍のダイオードを用いる必要のないクランプ回路を
提供しようとするものである。The present invention has been made in view of the above points, and it is an object of the present invention to provide a clamp circuit that does not require the use of a large-capacity diode as a clamp diode in an output circuit connected to an L-type load.
すなわち本発明によるクランプ回路では、それぞれコレ
クタが一方の電源ラインに接続され、ベースに制御信号
が供給され、エミッタを出力端子とし、他方の電源ライ
ンとこのエミッタとの間に接続された負荷に出力電流を
供給する出力トランジスタと、この出力トランジスタの
ベースエミッタ間にこのペースエミッタ間の電流路とは
逆向きに設けられたダイオードとを具備するもので、上
記出力端子に高電圧が発生した場合には、この高電圧に
よる電、流を上記ダイオードを介して出力トランジスタ
ベースに流し、この出力トランジスタを逆動作させるよ
うにしたものである。That is, in the clamp circuit according to the present invention, each collector is connected to one power supply line, a control signal is supplied to the base, the emitter is used as an output terminal, and the output is output to a load connected between the other power supply line and this emitter. It is equipped with an output transistor that supplies current, and a diode that is installed between the base and emitter of this output transistor in the opposite direction to the current path between the pace emitter, and when a high voltage is generated at the output terminal. In this case, the current caused by this high voltage is passed through the diode to the base of the output transistor, thereby causing the output transistor to operate in reverse.
以下図面を参照して本発明の一実施例につき説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第２図においてＴはＮＰＮ型の出力トランジスタでその
コレクタ端子は電源ライン１１に接続され、そのベース
端子およびエミッタ端子はそれぞれ制御端子１２および
出力端子１３として図示しない制御回路および負荷に接
続されている。また、上記出力端子１３およびベース端
子１２にはダイオードＤ、のアノード端子およびカソー
ド端子がそれぞれ接続されている。In FIG. 2, T is an NPN type output transistor whose collector terminal is connected to a power supply line 11, and whose base terminal and emitter terminal are connected to a control circuit and load (not shown) as a control terminal 12 and an output terminal 13, respectively. . Further, an anode terminal and a cathode terminal of a diode D are connected to the output terminal 13 and the base terminal 12, respectively.
以上のような構成の回路において電源ライン１１と負荷
との間に設けられた出力トランジスタＴは制御端子１２
に供給された制御信号に応じてオンまたはオフし、負荷
に供給する出力電流を制御する。In the circuit configured as described above, the output transistor T provided between the power supply line 11 and the load is connected to the control terminal 12.
The output current supplied to the load is controlled by turning on or off according to the control signal supplied to the output terminal.
ここで、出力トランジスタＴが例えばオン状態からオフ
状態に切り変わり、負荷のＬ成分等によって出力端子１
３に高電圧が発生し、その電圧が電源ラインの電圧より
も約２ Ｘ Ｖ Ｆ （但しＶＦはダイオードＤ、の１
＠電圧）以上扁くなると、出力端子１３からタイオード
Ｄ２および出力トランジスタＴのベースを経てコレクタ
へ電流ＩＤが流れる。そして、このベースに流れた電流
、ＩＤにより出力トランジスタＴが動作状態となりエミ
ッタからコレクタへ電流Ｉｃｐが流れる。この電流ＩＣ
１は、トランジスタＴの逆電流増幅率をｈ ＦＥＲとす
ると、「Ｉｃ＊＝ｈｐｇｎＸＩＤｊとなる。従って出力
端子１３から電源ライン１１に流れるクランプ電流ＩＯ
Ｌは、ｒＩｏｔ、＝（ｈＦＢＲ＋ｌ ）ＸＩＤＪとなる
。Here, the output transistor T switches from an on state to an off state, and the output terminal 1 changes due to the L component of the load, etc.
3, a high voltage is generated, and the voltage is approximately 2 × V F (however, VF is the voltage of diode D,
When the voltage becomes smaller than (@voltage), a current ID flows from the output terminal 13 through the diode D2 and the base of the output transistor T to the collector. The output transistor T is activated by the current ID flowing to the base, and a current Icp flows from the emitter to the collector. This current IC
1, if the reverse current amplification factor of the transistor T is h FER, "Ic*=hpgnXIDj. Therefore, the clamp current IO flowing from the output terminal 13 to the power supply line 11
L is rIot,=(hFBR+l)XIDJ.
以上からＩＤは「Ｉｐ＝（ｈＦＲＲ＋ｔ ） Ｘｌ０Ｌ
Ｊで表わすことができ、ダイオードＤ。From the above, the ID is “Ip=(hFRR+t)Xl0L
J and the diode D.
に流れる電流は出力端子１３から電源ライン１１に流れ
る全電流の（６２ｇｎ＋１） であることかわかる、
このように、クランプ電流ＩＯＬの全量をダイオードＤ
８を介して電源ライン１１に落とす第１図の場合に比ら
べ、第２図の場合ではダイオードＤ！に（１１ｐｇＲ＋
１） 倍の電流しか流れなくとも所期のクランプ電流Ｉ
ＯＬ″＋−電源ライン１１に落とすことができる。従っ
て、例えばダイオードＤ、の逆電流増幅率ｈ ＰＥＲが
９の場合にはその電流容量は第１図のダイオードＩ）、
の’／１０であればよい。It can be seen that the current flowing through the output terminal 13 is (62gn+1) of the total current flowing from the output terminal 13 to the power supply line 11. In this way, the entire clamping current IOL is transferred to the diode D.
8 to the power supply line 11, in the case of FIG. 2 the diode D! (11pgR+
1) The desired clamp current I even if only double the current flows
OL''+- power supply line 11. Therefore, for example, if the reverse current amplification factor h PER of diode D is 9, its current capacity is equal to that of diode I) in FIG.
'/10 is sufficient.
尚、ダイオードＤ１．は制御回路から供給される制御信
号に対しそは逆向きとなっているため、通常の正常な動
作には何ら支障を来たさない。Note that the diode D1. Since the direction of the control signal is opposite to that of the control signal supplied from the control circuit, there is no problem with normal normal operation.
また、ＩＰ’Ｄ回路等では出力トランジスタＴのペース
エミッタ間に第３図に示すように抵抗Ｒが接続される場
合が多いが、このような場合でも、ダイオードＤ、と出
力トランジスタＴのクランプ動作に不具合が生ずること
はない。In addition, in IP'D circuits, etc., a resistor R is often connected between the pace emitter of the output transistor T as shown in Figure 3, but even in such a case, the clamping operation of the diode D and the output transistor T No problems will occur.
また勿論、出力トランジスタＴをＮＰＮ）ランジスタで
構成することもできる。この場合には電圧・電流の極性
およびダイオードの向きが上記実施例とは逆になる。Of course, the output transistor T can also be constructed from an NPN transistor. In this case, the polarity of voltage and current and the direction of the diode are opposite to those in the above embodiment.
以上のように本発明によれば出力トランジスタをリバー
ス動作させ、この出力トランジスタを介して出力端子に
発生する高電圧に起因する電流を電源ラインに流すよう
にしたため、大電流容量のダイオードを用いる必要がな
く十分なりランプ動作が可能なりランプ回路を提供でき
、製品の低廉価を図ることができる。As described above, according to the present invention, the output transistor is operated in reverse so that the current caused by the high voltage generated at the output terminal flows through the output transistor to the power supply line, so it is necessary to use a diode with a large current capacity. It is possible to provide a lamp circuit that is capable of sufficient lamp operation without any noise, and it is possible to reduce the price of the product.
第１図は従来のクランプ回路を示す回路図、Ｉｎ２図は
本発明の一実施例に係るクランプ回路を示す回路図、第
３図は本発明の他の実施例を示す回路図である。
Ｔ、６．出力トランジスタ、１１…電源ライン１１２・
・・制御端子、１３・・・出力端子、Ｄ、・・・ダイオ
ード。
出願人代理人 弁理士 鈴 江 武 彦第１図
、１１
第２ｒＸＪ
第３図FIG. 1 is a circuit diagram showing a conventional clamp circuit, FIG. In2 is a circuit diagram showing a clamp circuit according to one embodiment of the present invention, and FIG. 3 is a circuit diagram showing another embodiment of the present invention. T, 6. Output transistor, 11...power line 112.
...Control terminal, 13...Output terminal, D,...Diode. Applicant's representative Patent attorney Takehiko Suzue Figure 1, 11 Figure 2rXJ Figure 3
Claims (1)
号が供給されエミッタを出力端子として他方の電源ライ
ンと上記エミッタとの間に接続された負荷に電流を供給
する出力トランジスタと、この出力トランジスタのベー
スと上記ベースエミッタ間の電流路に対し逆向きに接続
されたダイオードとを具備することを特徴とするクラン
プ回路。An output transistor whose collector is connected to one power supply line, a control signal is supplied to its base, and whose emitter is used as an output terminal to supply current to a load connected between the other power supply line and the emitter, and the base of this output transistor. and a diode connected in a direction opposite to the current path between the base and emitter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037507A JPS60182210A (en) | 1984-02-29 | 1984-02-29 | Clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037507A JPS60182210A (en) | 1984-02-29 | 1984-02-29 | Clamp circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182210A true JPS60182210A (en) | 1985-09-17 |
Family
ID=12499440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037507A Pending JPS60182210A (en) | 1984-02-29 | 1984-02-29 | Clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182210A (en) |
-
1984
- 1984-02-29 JP JP59037507A patent/JPS60182210A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000223966A (en) | Power amplifier device | |
| EP0189564B1 (en) | High to low transition speed up circuit for TTL-type gates | |
| EP0104851A1 (en) | Bi-directional driver system for electrical load | |
| US4403157A (en) | Control circuit for light emitting diode | |
| JPS60182210A (en) | Clamp circuit | |
| JPS61500347A (en) | Series transistor chip | |
| JP2569807B2 (en) | Precharge circuit | |
| JP2003348868A (en) | Dynamic brake circuit | |
| JP3437588B2 (en) | Load drive circuit | |
| JP2805349B2 (en) | Switching circuit | |
| JP3355197B2 (en) | Digital output circuit | |
| JPH0317471Y2 (en) | ||
| JPS602679Y2 (en) | power switching device | |
| JP2661331B2 (en) | Power supply circuit for base drive circuit | |
| JPS59111683A (en) | Deflection circuit for crt | |
| JPH03870Y2 (en) | ||
| JPH0724907Y2 (en) | Input protection circuit | |
| JPS595746A (en) | Coil driving circuit | |
| JP2909125B2 (en) | Switch circuit | |
| JPS63133890A (en) | Inductive load driving circuit | |
| JPH04372523A (en) | Power changeover circuit | |
| JP2605447Y2 (en) | Semiconductor element | |
| JPH0638524Y2 (en) | Power supply circuit | |
| JPH03124260A (en) | Dc-dc converter | |
| JPH0563532A (en) | Malfunction prevention circuit for switching element |