JPS60181A - Converting device of television standard - Google Patents
Converting device of television standardInfo
- Publication number
- JPS60181A JPS60181A JP59099264A JP9926484A JPS60181A JP S60181 A JPS60181 A JP S60181A JP 59099264 A JP59099264 A JP 59099264A JP 9926484 A JP9926484 A JP 9926484A JP S60181 A JPS60181 A JP S60181A
- Authority
- JP
- Japan
- Prior art keywords
- output
- line
- memory
- input
- television signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 79
- 230000002123 temporal effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Color Television Image Signal Generators (AREA)
- Color Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン規格変換装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a television standard conversion device.
背景技術とその問題点
例えば、英国では走査線625本毎秒50フィールドの
PAL方式が使用され、米国では走査1m525本毎秒
60フィールドのNTSC方式が使用・されるというよ
うに国によってテレビジョン規格が異なるので、国際的
にテレビジョン番組を交換するには規格変換装置がl・
要である。Background technology and its problems For example, in the UK, the PAL system with 625 scanning lines and 50 fields per second is used, and in the United States, the NTSC system with 525 scanning lines per meter and 60 fields per second is used. Television standards differ depending on the country. Therefore, in order to exchange television programs internationally, a standard conversion device is required.
It is essential.
これまで種々の規格変換装置が提案されたが、現在知ら
れている最もよいものの1つは、英国放送会社(B B
C)が開発したA CE (AdvancedCon
verslon Equipmer+t)である。AC
Eは、基本的には、入力デジタル・テレビジョン信号に
対し走査線(ライン)毎に出力デジタル・テレビシロン
信号を構成するのに必要な補間された標本(サンプル)
を導出するように動作するものである。Various standards converters have been proposed, but one of the best currently known is that of the British Broadcasting Corporation (B.B.
A CE (AdvancedCon) developed by C)
verslon Equipmer+t). A.C.
E is basically the interpolated samples needed to construct the output digital television signal line by line for the input digital television signal.
It operates to derive .
その補間は、人力テレビジョン信号の連続する4本の水
平走査線を用いて空間的に行われるだけでなく、入力テ
レビジョン信号の連続する4フイールドを用いて時間的
にも行われる。こうして、入力テレビシロン信号の16
本のラインからの各サンプルにそれぞれ加重係数を乗す
ることにより、出力テレビジョン信号の各ラインを導出
する。The interpolation is performed not only spatially using four consecutive horizontal scan lines of the human-powered television signal, but also temporally using four consecutive fields of the input television signal. Thus, 16 of the input television signal
Each line of the output television signal is derived by multiplying each sample from the line by a respective weighting factor.
ACHの更に詳細については、英国特許第205971
2^号明細書及び英国テレビジョン学会雑誌r Te1
ev量5lonJ 19B2年1.2月号11〜13頁
RN Robinson及びG J Cooperに
よるr Four−field dlgltalsta
ndards converter for eigh
tlesJを参照されたい。For further details on ACH see UK Patent No. 205971
2^ Specification and British Television Society Journal r Te1
ev amount 5lonJ 19B2 January/February issue pages 11-13 r Four-field dlgtalsta by RN Robinson and G J Cooper
ndards converter for eight
See tlesJ.
A CF、はよい結果を与えるが、装置が非常にかさば
るという問題がある。これは、補間作用が規格変換に必
要な動作全体のAにずぎず、残り騒の動作が出力テレビ
ジョン信号を正しいタイミングで構成するためのサンプ
ルの時間的再構成であるからである。このデータの再構
成タイミングは、補間の時間状態とは全く異なるもので
ある。ACEでは、これらの両件用は容量が4フイール
ドの1つのメモリにおいて組合されるので、補間過程で
同時に16個のサンプルにアクセスする必要がある。Although ACF gives good results, the problem is that the device is very bulky. This is because the interpolation operation is not only the overall operation required for standards conversion, but the remaining operation is the temporal reconstruction of the samples to construct the output television signal at the correct timing. This data reconstruction timing is completely different from the interpolation time state. In ACE, both of these items are combined in one memory with a capacity of 4 fields, so that 16 samples need to be accessed simultaneously during the interpolation process.
メモリの同一素子において読出しと書込みがぶつかるの
を避けるため、上記メモリは、4に×1のダイナミック
・ランダムアクセスメモリ (RAM)を用いて構成さ
れる。これは、サンプリング周波数が13.5MHzの
場合かかるRAMが3500個必要となることを意味す
る。それに必要な制御回路を考えに入れると、ACEは
相当に大きく複雑なものになる。したがって、ACHに
は、コスト高ばかりでなく保守及び信頼性の問題がある
。To avoid conflicting reads and writes in the same element of the memory, the memory is constructed using 4×1 dynamic random access memory (RAM). This means that 3500 such RAMs are required when the sampling frequency is 13.5 MHz. Taking into account the necessary control circuitry, the ACE becomes quite large and complex. Therefore, ACH has maintenance and reliability issues as well as high cost.
発明の目的
本発明の1つの目的は、改良されたテレビジョン規格変
換装置を提供するにある。OBJECTS OF THE INVENTION One object of the present invention is to provide an improved television standard conversion apparatus.
本発明の他の目的は、入力フィールドメモリと出力フィ
ールドメモリが分離されているテレビジョン規格変換装
置を提供するにある。Another object of the present invention is to provide a television standard conversion device in which an input field memory and an output field memory are separated.
発明の概要
本発明はまず、成る規格のデジタル・テレビシロン信号
を入力し、この信号より16本のラインのアレイを導出
する3個のフィールドメモリ及び4個の4ラインメモリ
を有する。上記アレイの各々は、入力テレビジロン信号
の4連続フイールドの各々からの4連続ラインより成る
。SUMMARY OF THE INVENTION The present invention includes three field memories and four four-line memories that input a standard digital television signal and derive an array of 16 lines from the signal. Each of the arrays consists of four consecutive lines from each of four consecutive fields of the input television signal.
本発明はまた、16個の加重係数の組を記憶するための
加重係数メモリを有する。これら各組の加重係数は、異
なる規格の出力デジタル・テレビシロン信号のそれぞれ
のラインの空間及び時間の両方の位置に対応するもので
ある。The invention also includes a weighting factor memory for storing a set of 16 weighting factors. Each of these sets of weighting factors corresponds to both the spatial and temporal location of a respective line of output digital television signals of different standards.
本発明はまた、入力テレビジリン信号の16本のライン
の各々からの対応する標本値に1つの加重係数の組にお
けるそれぞれの加重係数を乗じ、且つこれらの積を加算
して補間された標本値を作成することにより、■ライン
ずつ出力テレビジョン信号を導出する2個の補間フィル
タを有する。The invention also provides interpolated sample values by multiplying the corresponding sample values from each of the 16 lines of the input television signal by a respective weighting factor in a set of weighting factors, and adding these products. By creating this, it has two interpolation filters that derive the output television signal line by line.
本発明は更に、導出された出力テレビジョン信号のライ
ンを受けて記憶し、これよりその出力テレビシロン信号
を読出す4個の出力フィールドメモリを有する。The invention further includes four output field memories for receiving and storing lines of derived output television signals and from which output television signals are read.
本発明のその他の特徴については、以下図示の実施例を
参照して説明する。Other features of the invention will be explained below with reference to the illustrated embodiments.
実施例
第1図は、本発明の実施例に使用する補間方法の説明図
である。基本的には、この補間方法は、入力デジタル・
テレビシロン信号を1ラインずつ連続的に再走査し、新
しい規格のデジタル・テレビシロン信号を出力に生じる
ものである。実は、この方法には2つの異なる過程が含
まれる。ただし、これらは実際の補間過程では同時に行
われる。Embodiment FIG. 1 is an explanatory diagram of an interpolation method used in an embodiment of the present invention. Basically, this interpolation method uses the input digital
It continuously rescans the television signal line by line to produce a new standard digital television signal at the output. Actually, this method involves two different steps. However, these are performed simultaneously in the actual interpolation process.
第1の過程は、フィールド当たり正確な数のラインを有
する出力画像を発生することであり、第2の過程は、1
秒当たり正確な数のフィールドを有する出力画像を発生
することである。第1の過程は空間的(以下「垂直」と
いう、)補間であり、第2の過程は時間的補間である。The first step is to generate an output image with the correct number of lines per field, and the second step is to generate an output image with the correct number of lines per field.
The goal is to generate an output image with the correct number of fields per second. The first process is spatial (hereinafter referred to as "vertical") interpolation, and the second process is temporal interpolation.
ラインの長さは規格が変わっても類似であるから、水平
補間は必要でない。Horizontal interpolation is not necessary since the line lengths are similar from standard to standard.
第1図は、入力テレビジョン信号の4連続フイールドF
1〜F4からの連続水平走査線の位置及び時間関係を示
す。1本の所望出方ラインの垂直位置及び時間を「0」
で表わす。Figure 1 shows four consecutive fields F of the input television signal.
The position and time relationship of successive horizontal scan lines from 1 to F4 are shown. Vertical position and time of one desired exit line is "0"
It is expressed as
この出力ラインを発生するには、正方形A内に示す16
本の入力ラインのアレイの各々からの加重分を加算する
。まず、出力ラインの位置を2つの最も近い入力ライン
と相対的に決める。これは、例えば1フレームにおける
2水平走査線間の垂直距1i11V (1フイールドに
おける2水平走査線間の垂直距離の半分)を分割した1
6個の量子化されたステップ中量も近いものを基準とし
、そして、例えば2連続フィールド間の時間間隔Tを分
割した16個の量子化されたステップ中量も近いものを
基準として、その出力ラインの垂゛直位置を決めること
により行う。こうして出力ラインの位置が与えられると
、その出力ラインの各標本値は、1記アレイにおける1
6本の入力ラインの各々の対応する標本値に予めコンピ
ュータで発生した加重係数を乗じその積を加算して補間
された標本値を作成することにより、導出される。この
16個の加重係数の組は、時として補間すきま関数(1
nterpolationaperture func
tlon )と呼ばれる。To generate this output line, use the 16 lines shown in square A.
Add the weights from each of the arrays of input lines of the book. First, the position of the output line is determined relative to the two nearest input lines. For example, this is calculated by dividing the vertical distance 1i11V between two horizontal scanning lines in one frame (half the vertical distance between two horizontal scanning lines in one field).
The output of 6 quantized step quantities is also taken as a reference, and the 16 quantized step quantities that are divided, for example, by dividing the time interval T between two consecutive fields, are also taken as a reference. This is done by determining the vertical position of the line. Thus, given the position of an output line, each sample value of that output line is
It is derived by multiplying the corresponding sample value of each of the six input lines by a pre-computer-generated weighting factor and adding the products to create an interpolated sample value. This set of 16 weighting coefficients is sometimes combined with an interpolated clearance function (1
interpolation performance func
tlon).
他の出力ライン「θ′」の場合は、使用する入力ライン
を水平走査線間垂直距離の半分だけステップダウンする
。すなわち、正方形B内の16人カラインのアレイを使
用するのである。For other output lines "θ'", the input line used is stepped down by half the vertical distance between horizontal scan lines. That is, we use an array of 16 kalines in square B.
第2図は、本発明による規格変換装置の実施例の要部を
示すブロック図である。本例は、デジタル・テレビジョ
ン信号の輝度及び色サンプルの両方に対するものである
が、図に示す部分は輝度サンプルを扱うものである。入
力デジタル・テレビジラン信号は入力(IIを経て入力
回路(11)に供給され、入力回路(11)は、入力ラ
イン及びサンプル番号を導出して出力(12)に供給し
、色サンプルを導出して出力(13)に供給する。輝度
成分は、直列接続された入力フィールドメモリ (14
) 。FIG. 2 is a block diagram showing the main parts of an embodiment of the standard conversion device according to the present invention. Although the example is for both luminance and color samples of a digital television signal, the portion shown deals with luminance samples. The input digital television signal is fed via the input (II) to an input circuit (11) which derives the input line and sample number and feeds it to the output (12) and derives the color sample. The luminance component is supplied to the input field memory (14) connected in series.
).
(15)及び(16)に供給される。(15) and (16).
フィールドメモリ (14) 、(15)及び(16)
への入力はまた4−ラインメモリ (17) 、(18
)及び(19)にもそれぞれ供給され、フィールドメモ
リ (16)の出力は4−ラインメモリ (20)に供
給される。4−ラインメモリ (17)〜(20)の各
々は4つの出力をマトリックス回路(21)に供給し、
マトリックス回路(21)は16の出力をそれぞれ補間
フィルタ(22)及び(23)に供給する。各フィルタ
(22)及び(23)は、4−ラインメモリ(17)〜
(20)にそれぞれアレイ選択制御信号を供給する。フ
ィルタ(22)及び(23)に制御回路(24)が接続
され、フィルタ(23)の出力に接続された45−ライ
ンメモリ (25) も制御回路(24)に接続される
。メモリ (25)は多ラインメモリで50−ラインメ
モリでもよいが、625ライン方式信号と525ライン
方式信号の能動ライン数の差に対しては45−ラインメ
モリで充分である。Field memory (14), (15) and (16)
The inputs to are also 4-line memories (17), (18
) and (19) respectively, and the output of the field memory (16) is fed to a 4-line memory (20). Each of the 4-line memories (17) to (20) supplies four outputs to the matrix circuit (21),
The matrix circuit (21) supplies 16 outputs to interpolation filters (22) and (23), respectively. Each filter (22) and (23) has a 4-line memory (17) to
(20) respectively supply array selection control signals. A control circuit (24) is connected to the filters (22) and (23), and a 45-line memory (25) connected to the output of the filter (23) is also connected to the control circuit (24). The memory (25) is a multi-line memory and may be a 50-line memory, but a 45-line memory is sufficient for the difference in the number of active lines between the 625-line system signal and the 525-line system signal.
フィルタ(22)及び45−ラインメモリ (25)の
出力は、4つの並列接続された出力フィールドメモリ(
26)〜(29)にそれぞれ供給され、出力フィールド
メモリ (26)〜(29)には制御回路(24)から
制御信号が供給される。The outputs of the filter (22) and the 45-line memory (25) are connected to four parallel-connected output field memories (
26) to (29), respectively, and control signals are supplied from the control circuit (24) to the output field memories (26) to (29).
フィールドメモリ (26)〜(29)は、出力が出力
回路(30)に共通に接続され、出力回路(30)に補
間された輝度サンプルを正しい出力周波数で供給する。The field memories (26) to (29) have their outputs commonly connected to the output circuit (30) and supply the output circuit (30) with interpolated luminance samples at the correct output frequency.
出力回路(30)にはまた、入力(31)より補間され
た色サンプルが供給される。出力回路(30)は、出力
(32)に出力テレビジョン信号を供給すると共に、出
力(33)に出力ライン及びサンプル番号を供給する。The output circuit (30) is also supplied with interpolated color samples from the input (31). The output circuit (30) provides an output television signal at an output (32) and an output line and sample number at an output (33).
2つのフィルタ(22)及び(23)は、同じ16人カ
ラインのアレイを使用して1つ以上の補間された出力ラ
インを作成するときに必要なことがあるため設けるもの
であるが、この場合は異なる組の加重係数を用いる。フ
ィルタ(22)及び(23)は、それぞれAアレイ・フ
ィルタ及びBアレイ・フィルタと呼ぶことができる。The two filters (22) and (23) are provided because they may be necessary when using the same array of 16 lines to create more than one interpolated output line. uses different sets of weighting factors. Filters (22) and (23) can be referred to as A-array filters and B-array filters, respectively.
フィールド当たりのライン数が増加する場合、例えば5
25ライン60フィールド入力信号を625ライン50
フィールド信号に変換する場合、追加するラインはフィ
ルタ(23)を用いて発生し次のフィールド書込み過程
まで45−ラインメモリ (25)に記憶させておく。If the number of lines per field increases, e.g. 5
25 lines 60 fields input signal 625 lines 50
When converting to a field signal, lines to be added are generated using a filter (23) and stored in a 45-line memory (25) until the next field writing process.
反対方向に変換する場合は、45−ラインメモリ (2
5)は用いない。When converting in the opposite direction, 45-line memory (2
5) is not used.
次に、まず第2及び第3図を参照して作用を説明する。Next, the operation will be explained first with reference to FIGS. 2 and 3.
第3図は、第2図の一部を詳細に示すブロック図である
。フィールドメモIJ (14)〜(16)4−ライン
メモリ (17)〜(20)及びフィルタ(22) 、
(23)は、1つの2次元デジタル・フィルタを構成す
る。第3図に示すように、4−ラインメモリ (17)
〜(20)の各々は、4個の1−ライン遅延回路(40
)〜(43)及び2個の2:lセレクタ(44) 、(
45)を有する。セレクタ(44)は、入力(46)に
供給されるAアレイ制御信号により制御され、セレクタ
(45)は、入力(47)に供給されるBアレイ制御信
号により制御される。FIG. 3 is a block diagram showing a part of FIG. 2 in detail. Field memo IJ (14) to (16) 4-line memory (17) to (20) and filter (22),
(23) constitutes one two-dimensional digital filter. As shown in Figure 3, 4-line memory (17)
~(20) each includes four 1-line delay circuits (40
) to (43) and two 2:l selectors (44), (
45). The selector (44) is controlled by the A array control signal supplied to the input (46) and the selector (45) is controlled by the B array control signal supplied to the input (47).
4−ラインメモリ (17)〜(20)の各々には各入
力フィールドの5連続ラインが入力されるが、4−ライ
ンメモリ (17)〜(20)については、これらのラ
インはそれぞれ4連続入カフイールドに属するものであ
る。4−ラインメモリ (17)〜(20)の各々にお
いて、これらのライン中1番目と5番目のラインが両セ
レクタ(44) 、(45)の各入力に供給される。こ
うして、全部で20の入力ラインから、Aアレイ制御信
号がセレクタ(44)に加えられたとき、16本人カラ
インのアレ、イA(第1図)が選択され、Bアレイ制御
信号がセレクタ(45)に加えられたとき、■6本人カ
ラ・インのアレイB(第1図)が選択される。Each of the 4-line memories (17) to (20) receives 5 consecutive lines of each input field, but for the 4-line memories (17) to (20), these lines each receive 4 consecutive entries. It belongs to Cafield. In each of the 4-line memories (17) to (20), the first and fifth lines of these lines are supplied to each input of both selectors (44) and (45). In this way, when A array control signals are applied to the selector (44) from a total of 20 input lines, 16 individual lines of array A (FIG. 1) are selected, and B array control signals are applied to the selector (45). ), the array B (FIG. 1) of 6 main characters is selected.
第4図は、第2図の他の部分を詳細に示すブロック図で
ある。第2及び第4図において、実際の補間が行われる
フィルタ(22)及び(23)は16個の入力(50)
を有する。この各入力(50)に、マトリックス回路(
2I)が、入力テレビジョン信号の16人カライン・ア
レイの各ラインに沿う連続する輝度サンダルを表わす8
ビツト・データワードを供給する。出力テレビジョン信
号の1本のラインに沿う連続する補間された輝度サンプ
ルを表わす8ビツト・データワードは、出力(51)に
供給される。フィルタ(22) 、(23)内の動作は
、補間の精度を保つため16ビツト・ワードで行われる
。FIG. 4 is a block diagram showing other parts of FIG. 2 in detail. In Figures 2 and 4, the filters (22) and (23) on which the actual interpolation is performed have 16 inputs (50).
has. Each input (50) is connected to a matrix circuit (
2I) represents a continuous brightness sandal along each line of a 16-line array of input television signals.
Provides bit data word. An 8-bit data word representing successive interpolated luminance samples along a line of the output television signal is provided at output (51). The operations in filters (22) and (23) are performed in 16-bit words to preserve interpolation accuracy.
必要なアレイを受けるため、フィルタ(22) 。Filter (22) to receive the required array.
(23)は、それぞれA、Bアレイ制御信号を端子(5
2)を介して入力(46) 、(47)に供給する(第
3図)。(23) respectively connect the A and B array control signals to terminals (5
2) to inputs (46) and (47) (FIG. 3).
加重係数は、入力(54)を経てフィルタ(22) 。The weighting coefficient is sent to the filter (22) via the input (54).
(23)の乗算位置116組はどロード(装置xt>さ
れる。この装填は各ラインの始めに行われ、1ラインを
通じて同一の加重係数が用いられる。同時に、入力(5
5)に係数制御線を介して供給される信号が、加重係数
をそれぞれの位置に装填しアレイ制御信号を発生させる
。The 116 sets of multiplication positions in (23) are loaded (device
5) via the coefficient control line loads the weighting coefficients into their respective positions and generates the array control signal.
第5図は、第2図の更に他の部分を詳細に示すブロック
図である。第2及び第5図において、45−ラインメモ
リ (25)は、フィルタ(23)からデータを取りこ
れを出力(60)を介してフィールドメモリ (26)
〜(29)に供給する。制御回路(24)は、入力(6
2)より入力ライン番号が供給され45−ラインメモリ
(25)に制御信号及びアドレスを供給するデコーダ
(61)を有する。デコーダ(61)はまた、出力ライ
ン(第1図)の垂直位置を表わす信号を導出し、これら
の信号を加重係数メモリ(63)にアドレスするために
供給する。入力サンプル番号は、入力(64)より45
−ラインメモリ(25)及びデコーダ(65)に供給さ
れる。デコーダ(65)は、入力ライン番号をも受け出
力(66) 。FIG. 5 is a block diagram showing still other parts of FIG. 2 in detail. 2 and 5, the 45-line memory (25) takes data from the filter (23) and passes it through the output (60) to the field memory (26).
~(29). The control circuit (24) has an input (6
2) has a decoder (61) supplied with the input line number and supplying control signals and addresses to the 45-line memory (25); The decoder (61) also derives signals representative of the vertical position of the output lines (FIG. 1) and provides these signals for addressing the weighting factor memory (63). Input sample number is 45 from input (64)
- supplied to the line memory (25) and the decoder (65); The decoder (65) also receives the input line number and outputs it (66).
(67)を介してフィールドメモリ (26)〜(29
)に供給する書込みアドレスを導出する。(67) through field memory (26) to (29)
) to derive the write address to be supplied.
入力及び出力フィールド同期信号は、入力(68) 。Input and output field synchronization signals are input (68).
(69)よりタイミング比較器(70)に供給される。(69) and is supplied to the timing comparator (70).
タイミング比較器(70)は、出力ライン(第1図)の
時間位置を表わす信号を導出する。すなわち、比較器(
70)は、入力及び出力フィールドの相対位置を決定し
、これらの信号を加重係数メモリ(63)にアドレスす
るために供給する。入力ライン毎に1回だけ、加重係数
メモリ (63)は、必要な16個の加重係数の組を出
力(71)よりフィルタ(22)及び(23)に供給し
、又はそのラインにおいて1つのフィルタのみ動作する
場合は少なくともフィルタ(22)もしくは(23)に
供給し、そしてまた上述の係数制御線に対する信号を出
力(72)に供給する。A timing comparator (70) derives a signal representative of the time position of the output line (FIG. 1). That is, the comparator (
70) determines the relative positions of the input and output fields and provides these signals for addressing the weighting coefficient memory (63). Only once per input line, the weighting coefficient memory (63) supplies the required set of 16 weighting coefficients from the output (71) to the filters (22) and (23), or one filter in that line. If only the filter is operated, it is supplied to at least the filter (22) or (23), and also the signal for the above-mentioned coefficient control line is supplied to the output (72).
比較器(70)はまた、制御信号をフィールドメモリ読
み書き制御回路(73)に供給する。この制御回路(7
3)は、必要な読み書き制御信号をフィールドメモリ
(26)〜(29)に供給する。The comparator (70) also provides control signals to the field memory read/write control circuit (73). This control circuit (7
3) Transmits the necessary read/write control signals to the field memory
(26) to (29).
45−ラインメモリ (25)は、525ライン入力テ
レビジョン信号から625ライン出力テレビジョン信号
への変換に使用し、その逆方向の変換時はバイパス素子
(74)により側路される。The 45-line memory (25) is used for converting a 525-line input television signal to a 625-line output television signal, and is bypassed by a bypass element (74) when converting in the opposite direction.
第6図は、成る規格のテレビジ甘ン信号から他の規格の
テレビジョン信号への変換例を示すタイミング図であり
、第7図は、その逆方向の変換におけるタイミング図で
ある。第6及び第7図は、525ライン毎秒60フィー
ルドのテレビジョン信号から625ライン毎秒50フィ
ールドのテレビジョン信号への変換及びその逆の変換の
場合におけるフィールドメモリ (26)〜(29)に
対する書込み及び続出し過程をそれぞれ示すものである
。FIG. 6 is a timing diagram showing an example of conversion from a television signal of one standard to a television signal of another standard, and FIG. 7 is a timing diagram of conversion in the opposite direction. FIGS. 6 and 7 illustrate the writing to and from the field memories (26) to (29) in the case of conversion from a 525 line/second 60 field television signal to a 625 line/second 50 field television signal and vice versa. Each of these shows the successive successive processes.
第6図において、左上に示す1番目のフィールド書込み
31!l程では、フィールドメモリ (28)への書込
みはフィルタ(22)より行われ、これと同時に、フィ
ルタ(23)からの時間データが45−ラインメモリ
(25)に書込まれる。2番目のフィールド書込み過程
では、フィールドメモリ (28)への書込みは45−
ラインメモリ (25)より行われ、次に、フィールド
メモリ (29)への書込みはフィルタ(22)より行
われる。6つのフィールドメモリみのうち2つのフィー
ルド書込み過程において45−ラインメモリ (25)
及びフィルタ(22)よりそれぞれ書込みさえすればよ
いように図示したが、この一般的方法で書込みが続けら
れる。In FIG. 6, the first field write 31 shown at the upper left! At about 1, writing to the field memory (28) is performed by the filter (22), and at the same time, time data from the filter (23) is written to the 45-line memory.
(25) is written. In the second field write process, the write to field memory (28) is 45-
Writing to the line memory (25) is performed, and then writing to the field memory (29) is performed by the filter (22). 45-line memory (25) in the process of writing 2 fields out of 6 field memories only
Although the illustration shows that it is only necessary to write from the filter (22) and the filter (22), writing continues in this general manner.
第7図において、左上に示す1番目のフィールド書込み
過程では、フィールドメモリ (26)への書込みはフ
ィルタ(22)より行われる。5つのフィールド書込み
のうち1つのフィールド書込み過程においてフィールド
メモリ(26)〜(29)中の2つに書込む(その2番
目のメモリには45−ラインメモリ (25)をバイパ
スしてフィルタ(23)から書込む。)必要があるよう
に図示したが、書込みはこの一般的方法で続けられる。In the first field writing process shown in the upper left of FIG. 7, writing to the field memory (26) is performed by the filter (22). In the field writing process of one of the five field writes, two of the field memories (26) to (29) are written (the second memory is written to the filter (23) by bypassing the 45-line memory (25). ).) Although illustrated as necessary, writing continues in this general manner.
図示しなかったが、テレビジョン規格変換装置には通常
入力側にアナログ・デジタル変換器、出力側にデジタル
・アナログ変換器があり、したがって、完成されたテレ
ビジョン規格変換装置は普通のアナログ・テレビジョン
信号を入出力するものである。Although not shown, a television standard converter usually has an analog-to-digital converter on the input side and a digital-to-analog converter on the output side, so the completed television standard converter can be used to convert ordinary analog televisions. This is for inputting and outputting signal signals.
上述の実施例においては、入力フィールドメモリ (1
4)〜(16)を出力フィールドメモリ (26)〜(
29)より分離したため、フィールドメモリの書込み・
読出し動作が従来の規格変換装置に比べて著しく簡単に
なり、フィールドメモリ (14)〜(16)及び(2
6)〜(29)を全部64k RAMを用いて構成しう
る。したがって、従来の4k RAMを用いた規格変換
装置に比べ、少なくとも1つの従来装置における4フイ
ールドメモリに対し7フイールドメモリを設ける必要が
あるにも拘らず、複雑さ及びハードウェアの量において
相当に軽減される。In the embodiment described above, the input field memory (1
4) ~ (16) Output field memory (26) ~ (
29) Due to the separation, field memory writing/
The read operation is significantly simpler than that of conventional standard conversion devices, and field memories (14) to (16) and (2)
6) to (29) can all be configured using 64k RAM. Therefore, compared to a conventional standard conversion device using 4k RAM, the complexity and amount of hardware are significantly reduced, although it is necessary to provide 7 field memories instead of 4 field memories in at least one conventional device. be done.
上述の実施例は、他の規格のテレビジョン信号に対して
も使用しうるよう容易に変形することができる。The embodiment described above can be easily modified for use with television signals of other standards.
以上、好適な実施例を図示して詳細に説明したが、本発
明は、この実施例に限ることなく、特許請求の範囲内に
含まれる限り種々の変形・変更をしうるものである。Although the preferred embodiments have been described above in detail with reference to the drawings, the present invention is not limited to these embodiments, and can be modified and modified in various ways as long as they fall within the scope of the claims.
発明の効果
本発明によれば、従来装置のように複雑でなくかさばら
ない比較的安価なテレビジョン規格変換装置を得ること
ができる。しかも、保守が容易で信頼性が向上する利点
がある。Effects of the Invention According to the present invention, it is possible to obtain a relatively inexpensive television standard conversion device that is not complicated or bulky like conventional devices. Moreover, it has the advantage of easy maintenance and improved reliability.
第1図は補間方法の説明図、第2図は本発明の実施例の
要部を示すブロック図、第3図は第2図の一部を詳細に
示すブロック図、第4図は第2図の他の部分を詳細に示
すブロック図、第5図は第2図の更に他の部分を詳細に
示すブロック図、第6図は成る規格のテレビジョン信号
から他の規格のテレビジ式ン信号への変換例を示すタイ
ミング図、第7図はその逆方向の変換におけるタイミン
グ図である。
(14)〜(20)・・・・入力メモリ、(24)・・
・・加重係数メモリ (63)を含む制御回路、(22
)。
(23)・・・・補間フィルタ、(26)〜(29)・
・・・出力メモリ、(25) ・・・・多ラインメモリ
。
λ力゛
第1図
× ×
ライレ・サゾカC−
6FIG. 1 is an explanatory diagram of the interpolation method, FIG. 2 is a block diagram showing the main part of an embodiment of the present invention, FIG. 3 is a block diagram showing a part of FIG. 2 in detail, and FIG. FIG. 5 is a block diagram showing other parts of FIG. 2 in detail; FIG. 6 is a block diagram showing other parts of FIG. FIG. 7 is a timing diagram showing an example of conversion to , and FIG. 7 is a timing diagram of conversion in the opposite direction. (14) to (20)...input memory, (24)...
...Control circuit including weighting coefficient memory (63), (22)
). (23) ... interpolation filter, (26) - (29)
...Output memory, (25) ...Multi-line memory. λ force゛Figure 1 × × Lyre Sazoca C- 6
Claims (1)
これより、各アレイが上記入力テレビジョン信号の4連
続フイールドの各々からの4連続ラインより成る16ラ
インのアレイを導出する入力メモリと、 各組が上記テレビジョン信号の上記16ラインに対する
出力デジタル・テレビジョン信号のそれぞれのラインの
空間的及び時間的位置に対応する16の加重係数の組を
記憶する加重係数メモリと、各々が、上記入力テレビジ
ョン信号の上記16ラインの各々からの対応する標本値
に上記加重係数の1つの組におけるそれぞれの加重係数
を乗じ且つその積を加算して補間された標本値を作成す
ることにより、ライン毎に上記出力テレビジョン信号を
導出する2つの補間フィルタと、 上記出力テレビジョンの上記導出されたラインを受けて
記憶し、これより上記出力テレビジョン信号が読出され
る出力メモリと、 上記補間フィルタ中の1つの出力と上記出力メモリとの
間に接続され、上記出力テレビジョン信号が上記入力テ
レビジョン信号よりフィールド当たり多くのラインを有
する場合に導出される追加ラインを記憶するのに使用さ
れる多ラインメモリと を具えたテレビジョン規格変換装置。[Claims] Receiving an input digital television signal of one standard;
an input memory from which an array of 16 lines is derived, each array consisting of 4 consecutive lines from each of the 4 consecutive fields of the input television signal; a weighting factor memory storing a set of 16 weighting factors corresponding to the spatial and temporal location of each line of the television signal, each of which has a corresponding sample from each of the 16 lines of the input television signal; two interpolation filters that derive said output television signal line by line by multiplying the values by respective weighting factors in said set of weighting factors and adding the products to create interpolated sample values; , an output memory for receiving and storing the derived line of the output television and from which the output television signal is read; and an output memory connected between one output of the interpolation filter and the output memory. , a multi-line memory used to store additional lines derived if the output television signal has more lines per field than the input television signal.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8313512 | 1983-05-17 | ||
GB08313512A GB2140644B (en) | 1983-05-17 | 1983-05-17 | Television standards converters |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60181A true JPS60181A (en) | 1985-01-05 |
Family
ID=10542837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59099264A Pending JPS60181A (en) | 1983-05-17 | 1984-05-17 | Converting device of television standard |
Country Status (6)
Country | Link |
---|---|
US (1) | US4587556A (en) |
EP (1) | EP0136770B1 (en) |
JP (1) | JPS60181A (en) |
AT (1) | ATE45455T1 (en) |
DE (1) | DE3479377D1 (en) |
GB (1) | GB2140644B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5876633A (en) * | 1995-12-26 | 1999-03-02 | Monsanto Company | Electrochromic metal oxides |
US9238290B2 (en) | 2010-05-21 | 2016-01-19 | Honda Motor Co., Ltd. | Grindstone, grindstone manufacturing method, boring tool, abrasive grain positioning jig, and relief surface forming method |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3464189D1 (en) * | 1984-08-03 | 1987-07-16 | Itt Ind Gmbh Deutsche | Videorecorder with a magnetic tape storage medium |
US4694337A (en) * | 1986-01-23 | 1987-09-15 | Princeton Electronics Products, Inc. | Video line rate converter |
GB8616616D0 (en) * | 1986-07-08 | 1986-08-13 | Philips Nv | Transmission system |
US4743970A (en) * | 1986-10-20 | 1988-05-10 | The Grass Valley Group, Inc. | Picture transformation memory |
EP0294958B1 (en) * | 1987-06-09 | 1995-08-23 | Sony Corporation | Motion compensated interpolation of digital television images |
JP2578859B2 (en) * | 1987-12-25 | 1997-02-05 | 日本電気株式会社 | Television signal format converter |
JPH01292984A (en) * | 1988-05-20 | 1989-11-27 | Sony Corp | System converter for video signal |
US4989091A (en) * | 1988-11-16 | 1991-01-29 | Scientific-Atlanta, Inc. | Scan converter for a high definition television system |
AU606824B2 (en) * | 1988-12-23 | 1991-02-14 | Matsushita Electric Industrial Co., Ltd. | Video taperecorder with television standards converter |
US5280397A (en) * | 1989-09-07 | 1994-01-18 | Advanced Television Test Center, Inc. | Bi-directional HDTV format digital signal converter |
US5504532A (en) * | 1989-09-07 | 1996-04-02 | Advanced Television Test Center, Inc. | Bi-directional television format digital signal converter with improved luminance signal-to-noise ratio |
US5268758A (en) * | 1990-09-26 | 1993-12-07 | Matsushita Electric Industrial Co., Ltd. | Horizontal line interpolation circuit and image pickup apparatus including it |
JP2584138B2 (en) * | 1991-03-28 | 1997-02-19 | 松下電器産業株式会社 | Television system converter |
AU651295B2 (en) * | 1991-04-08 | 1994-07-14 | Nec Corporation | CIF Converter with reduced multipliers |
JP3438233B2 (en) * | 1992-05-22 | 2003-08-18 | ソニー株式会社 | Image conversion apparatus and method |
US5349385A (en) * | 1992-08-06 | 1994-09-20 | Florida Atlantic University | Adaptive scan converter |
JP2585957B2 (en) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | Video data conversion processing device and information processing device having video data conversion device |
EP0701760B1 (en) * | 1993-06-01 | 1997-09-17 | THOMSON multimedia | Method and apparatus for motion compensated interpolation |
JPH08510617A (en) * | 1994-03-01 | 1996-11-05 | スネル アンド ウィルコックス リミテッド | Scanning converter for video display |
JPH08172609A (en) * | 1994-12-15 | 1996-07-02 | Fuji Photo Optical Co Ltd | Ntsc-pal converter |
US5986707A (en) * | 1995-06-07 | 1999-11-16 | Geshwind; David Michael | Methods and devices for the creation of images employing variable-geometry pixels |
US5784116A (en) * | 1995-06-29 | 1998-07-21 | Motorola Inc. | Method of generating high-resolution video |
JPH09101765A (en) * | 1995-07-31 | 1997-04-15 | Canon Inc | Picture processor |
MY119346A (en) * | 1996-12-24 | 2005-05-31 | Sony Corp | Picture processing apparatus and method |
JP4066146B2 (en) * | 2002-04-26 | 2008-03-26 | ソニー株式会社 | Data conversion device, data conversion method, learning device, learning method, program, and recording medium |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1362191A (en) * | 1970-03-26 | 1974-07-30 | Indep Broadcasting Authority | Television systems |
US4276565A (en) * | 1978-01-18 | 1981-06-30 | British Broadcasting Corporation | Method and apparatus for standards conversion of television signals |
GB2059712B (en) * | 1979-10-05 | 1983-09-14 | British Broadcasting Corp | Standards conversion of colour television signals |
US4332750A (en) * | 1980-03-11 | 1982-06-01 | Essex Chemical Corporation | Blow-molding and degating hollow shapes |
-
1983
- 1983-05-17 GB GB08313512A patent/GB2140644B/en not_active Expired
-
1984
- 1984-05-07 US US06/607,764 patent/US4587556A/en not_active Expired - Lifetime
- 1984-05-08 DE DE8484303070T patent/DE3479377D1/en not_active Expired
- 1984-05-08 AT AT84303070T patent/ATE45455T1/en not_active IP Right Cessation
- 1984-05-08 EP EP84303070A patent/EP0136770B1/en not_active Expired
- 1984-05-17 JP JP59099264A patent/JPS60181A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5876633A (en) * | 1995-12-26 | 1999-03-02 | Monsanto Company | Electrochromic metal oxides |
US9238290B2 (en) | 2010-05-21 | 2016-01-19 | Honda Motor Co., Ltd. | Grindstone, grindstone manufacturing method, boring tool, abrasive grain positioning jig, and relief surface forming method |
Also Published As
Publication number | Publication date |
---|---|
EP0136770A1 (en) | 1985-04-10 |
GB2140644B (en) | 1986-09-17 |
DE3479377D1 (en) | 1989-09-14 |
ATE45455T1 (en) | 1989-08-15 |
EP0136770B1 (en) | 1989-08-09 |
GB8313512D0 (en) | 1983-06-22 |
GB2140644A (en) | 1984-11-28 |
US4587556A (en) | 1986-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60181A (en) | Converting device of television standard | |
US4878117A (en) | Video signal mixing unit for simultaneously displaying video signals having different picture aspect ratios and resolutions | |
US4743970A (en) | Picture transformation memory | |
US4215414A (en) | Pseudogaussian video output processing for digital display | |
US3970776A (en) | System for converting the number of lines of a television signal | |
JP3278756B2 (en) | Image processing method and apparatus | |
JPH0284689A (en) | Video memory device | |
US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
DE3751999T2 (en) | SAVING IMAGES USING SEPARATELY SCANNED BROADBAND AND NARROWBAND VARIABLES | |
US4811099A (en) | Video signal memories | |
US5392394A (en) | System for generating different kinds of digital video signals | |
US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
US5384581A (en) | Image processing apparatus | |
EP0218748A1 (en) | Image storage device | |
US4831442A (en) | Control circuit for a memory array | |
JP2696855B2 (en) | Video signal processing device | |
JP2000284771A (en) | Video data processor | |
JPH06131248A (en) | Stored data read controller | |
SU1125778A1 (en) | Device for forming television picture signal | |
KR950006448B1 (en) | Data changing circuit of pip tv system | |
JPH03140077A (en) | Line memory | |
JPS6227869A (en) | Picture information processor | |
JPS6065682A (en) | Scanning converter | |
JPH04114195A (en) | Image storing device | |
JPS6250964A (en) | Video memory |