JPS60180320A - Phase shifter - Google Patents
Phase shifterInfo
- Publication number
- JPS60180320A JPS60180320A JP3639384A JP3639384A JPS60180320A JP S60180320 A JPS60180320 A JP S60180320A JP 3639384 A JP3639384 A JP 3639384A JP 3639384 A JP3639384 A JP 3639384A JP S60180320 A JPS60180320 A JP S60180320A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- digital data
- processing
- microcomputer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/08—Networks for phase shifting
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば音声信号等のように帯域をもつた信号
の位相を動かすのに使用して好適々移相器に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a phase shifter suitable for use in shifting the phase of a signal having a band, such as an audio signal.
背景技術とその問題点
音声信号等のように帯鞍をもった信号の移相器としては
、従来PSN (フエー人゛ シフト ネットワーク)
やLC共振回路を用いたものが提案されている。しかし
、これらの移相器は広帯域にわたシフラットな特性で位
相を動かすこと、また任意に位相を動かすことが非常に
困難であった。BACKGROUND TECHNOLOGY AND PROBLEMS Conventional PSN (Phase Shift Network) is used as a phase shifter for signals with a saddle such as audio signals.
and those using an LC resonant circuit have been proposed. However, it is very difficult for these phase shifters to shift the phase over a wide band with flat characteristics, and to shift the phase arbitrarily.
発明の目的
本発明は斯る廃に鑑み、広帯域に亘シフラットな特性で
位相を動かすこと、また任意に位相を動かすことが容易
な移相器を提案せんとするものである。OBJECTS OF THE INVENTION In view of this problem, it is an object of the present invention to propose a phase shifter that can easily shift the phase with shift-flat characteristics over a wide band, and can easily shift the phase arbitrarily.
発明の概要
本発明の移相器は上記目的を達成するため、入力信号を
周波数軸上に変換する処理を行なうと共にこの変換処理
を施した入力信号の位相処理を行ない、さらにこの位相
処理を飾した信号を時間軸トに変換する処理を行なうこ
とによシ移相するようにしたものである。従って、回路
的に行なうものでなく演算処理によシ行なうものである
から、広帯域に亘シフラットな特性で位相を動かすこと
、また任意に位相を動かすことが容易である。Summary of the Invention In order to achieve the above object, the phase shifter of the present invention performs processing to convert an input signal onto the frequency axis, performs phase processing on the input signal that has been subjected to this conversion processing, and further performs decoration on this phase processing. The phase of the signal is shifted by converting the signal to the time axis. Therefore, since it is performed not by a circuit but by arithmetic processing, it is easy to move the phase with a flat characteristic over a wide band, or to move the phase arbitrarily.
実施例
以下、第1図を参照しながら本発明の一実施例について
説明しよう。EXAMPLE Hereinafter, an example of the present invention will be described with reference to FIG.
同図において、信号入力端子(1)を介して時間軸上の
波形信号として供給される入力音声信号SAは、アナロ
グデジタル(A/b )変換部(2)にて量子化され、
その信号波形を示すデジタルデータについて、演算処理
部(3)によシ演算処理を施して移相した後に、デジタ
ルアナログ(D/A )変換部(4)にてアナログ化さ
れ時間軸上の波形信号に再生されて信号出力端唄5)に
は移相された音声信号SA′が得られる。In the figure, an input audio signal SA supplied as a waveform signal on the time axis via a signal input terminal (1) is quantized by an analog-to-digital (A/b) converter (2),
The digital data representing the signal waveform is subjected to arithmetic processing in the arithmetic processing unit (3) and shifted in phase, and then converted into an analog signal in the digital-to-analog (D/A) converter (4) to form a waveform on the time axis. A phase-shifted audio signal SA' is obtained at the signal output end song 5).
め変換部(2)は、信号入力端子(1)を介して供給さ
れる入力音声信号SAの信号波形について、サンプリン
グ定理に従ったサンプリング周波数fにてサンプリング
を行ない、各サンプリング値について量子化を行ない、
第2図Aに示すように各17L’ A区1’li’la
、 b 、・・・毎にN個のデジタルデータを出力す
るものとする。The conversion unit (2) samples the signal waveform of the input audio signal SA supplied via the signal input terminal (1) at a sampling frequency f according to the sampling theorem, and quantizes each sampling value. conduct,
As shown in Figure 2A, each 17L' A section 1'li'la
, b, . . . N pieces of digital data are output.
また、演算処理部(3)は、データの入力出力制御用の
第1のマイクロコンピュータα刀と実際に演算処理を行
なう第2のマイクロコンピュータ(イ)と、第1のマイ
クロコンピュータαηによって動作制御されるデータセ
レクタ09を介してデジタルデータの書き込み、読み出
し、転送がなされるWlの・ぐラフアメモリ04、第2
のバッファメモリαeおよび演算メモリ00とで構成さ
れる。In addition, the operation processing unit (3) is controlled by a first microcomputer α for data input/output control, a second microcomputer (a) for actually performing arithmetic processing, and a first microcomputer αη. Wl/grafah memory 04, second to which digital data is written, read, and transferred via data selector 09
It consists of a buffer memory αe and an arithmetic memory 00.
メモリ(34、OF5及びOQは、夫々少なくとも1フ
レ一ム分のデジタルデータを記憶する容量を有している
。そして、第1および第2のバッファメモリ04 、
Q!9け、第1のマイクロコンピュータα1)によシ1
フレーム区間毎にデータセレクタα′3を切換制御する
ことによって、共通のアドレスを用いて1.1のマイク
ロコンピュータαりによシ1フレーム区間毎に交互にア
クセスされるようになされている。The memories (34, OF5 and OQ each have a capacity to store at least one frame's worth of digital data.The first and second buffer memories 04,
Q! 9, first microcomputer α1)
By switching and controlling the data selector α'3 for each frame interval, the data is alternately accessed every frame interval by the 1.1 microcomputer α using a common address.
ift、mlのマイクロコンピュータα℃は、第3図A
のフローチャートに示すような基本的な制御動作を行な
いデータセレクタαjの1フレ一ム区間毎の切換制御と
、l変換部(2)にて量子化した入力音声信号SAのデ
ジタルデータの取込みとD/A変換部(41へのデジタ
ルデータの供給すなわちデータの入出力制御を行なう。Ift, ml's microcomputer α℃ is shown in Figure 3A.
Basic control operations as shown in the flowchart are carried out to control the switching of data selector αj for each frame section, to take in the digital data of input audio signal SA quantized by l conversion section (2), and to control D /A conversion unit (supplies digital data to 41, that is, controls data input/output).
この第1のマイクロコンピュータαりによるデータの入
力出力制御は、1フレ一ム区間毎に交互にアクセスされ
る第1のバッファメモリa4と第2のバッファメモリα
りとに対して、第2図Bに示すようにデータの書き込み
Wと読み出しRとを交互に操作し々がら行なわれる。The data input/output control by the first microcomputer α is performed by controlling the first buffer memory a4 and the second buffer memory α which are accessed alternately every frame section.
As shown in FIG. 2B, data writing W and data reading R are performed alternately for the data.
即ち、第1のマイクロコンピュータαηは、第3図Aの
フローチャートに示すようにの変換部(2)からのデジ
タルデータを1個取り込んでバッファメモリに書き込む
と、このバッファメモリから後述する移相されたデジタ
ルデータの読み出しを行なってD/A変換部(4)に供
給し、その後アドレスを1つ進めて1フレ一ム区間の終
了をチェックしながら、上述した書き込みと読み出しを
操シ返し、1フレ一ム区間が終了するとデータセレクタ
09の切換エラ行ない、他方のバッファメモリのアクセ
スに移るようになされている。That is, when the first microcomputer αη takes in one piece of digital data from the converter (2) as shown in the flowchart of FIG. The digital data is read out and supplied to the D/A converter (4), and then the above-mentioned write and read operations are repeated while advancing the address by one and checking the end of one frame section. When the frame section ends, the data selector 09 is switched erroneously, and access to the other buffer memory is started.
捷だ、第2のマイクロコンピュータ(ハ)は、第3図B
に示すような基本的な制御動作を行ない、移相のための
演q処理を行なう。Well, the second microcomputer (c) is shown in Figure 3B.
Basic control operations as shown in the figure below are performed, and arithmetic processing for phase shifting is performed.
即f、、i2のマイクロコンピュータ0りは、第1ある
いは第2のバッファメモリ(Ml 、 (15に記憶さ
れている1フレ一ム分のデジタルデータを第1のマイク
ロコンピュータα℃で現在アクセスされていない方のバ
ッファメモリから演算メモリOtJに転送する。そして
まず、この演算メモIJ Hの内容、即ち入力音声信号
SAの1フレ一ム区間分のデジタルデータについて、時
間軸/周波数軸の変換を行なう。The microcomputer 0 of f, , i2 stores one frame's worth of digital data stored in the first or second buffer memory (Ml, (15) currently being accessed by the first microcomputer α). The content of this calculation memo IJH, that is, the digital data for one frame section of the input audio signal SA, is transferred from the buffer memory that is not stored in the input audio signal SA to the calculation memory OtJ. Let's do it.
次に周波数軸に変換されたデータを用いて移相のための
位相処理をする。この場合、例えば、時間軸/周波数軸
の変換演算がFFT (高速フーリエ変換)であるなら
ば、n番目のスペクトラムSP(+1)は、sP、=i
可 ・・・・・・ (1)
で表わすことができ、位相θは、
である。従って、R(1) 、I(rl)の値を適当に
操作することによシθの値を変えることができ、所定位
相移相できる。例えば、90°進和させるときには、第
4図から実部を−■■、虚部をR(へ)とする操作がな
されることになる。Next, phase processing for phase shifting is performed using the data converted to the frequency axis. In this case, for example, if the time axis/frequency axis conversion operation is FFT (fast Fourier transform), the nth spectrum SP (+1) is sP, = i
Possible... (1) It can be expressed as follows, and the phase θ is. Therefore, by appropriately manipulating the values of R(1) and I(rl), the value of θ can be changed, and a predetermined phase shift can be achieved. For example, when performing 90° base sum, the real part is set to -■■ and the imaginary part is set to R (to) from FIG.
次に位相処理が行力われたデータについて周波数軸/時
間軸の変換を行ない、この時間軸に変換されたデジタル
データを演算メモリ0Qからもとのバッファメモリ04
あるいはαりに転送する。上述したように第1のマイク
ロコンピュータ0ηは、このデジタルデータを読み出し
い変換部(4)に供給する。Next, the data subjected to phase processing is converted between the frequency axis and the time axis, and the digital data converted to the time axis is transferred from the calculation memory 0Q to the original buffer memory 04.
Or forward it to α. As described above, the first microcomputer 0η supplies this digital data to the reading conversion section (4).
第2図Cは第2のマイクロコンピュータα錦の処理時間
の割当て状態を示している・
尚、第2のマイクロコンピュータ02は、第1のマイク
ロコンピュータα1)によるデータセレクタαjの切換
をチェックし、データセレクタ0]の切換毎に上述した
移相のための演算処理を行なう。FIG. 2C shows the processing time allocation state of the second microcomputer αNishiki.The second microcomputer 02 checks the switching of the data selector αj by the first microcomputer α1). The arithmetic processing for the phase shift described above is performed every time the data selector 0 is switched.
本例は以上のように構成され、例えば区間aのデジタル
データが第1のバッファメモリ04に書き込まれた後、
区間すのデジタルデータが第2のバッファメモリ09に
番き込まれる期間中に、第1のバッファメモリ04に書
き込まれた区間aのデジタルデータに第2のマイクロコ
ンピュータC12によって移相のだめの演算処理がなさ
れ、そして区間Cのデジタルデータが第1のバッファメ
モリα4に書き込壕れるとき、これと並行してこの第1
のバッファメモリ0→よシ所定位相移相された区間aの
デジタルデータが読み出され(第2図り参照)、これが
D/A変換部(4)に供給される。また同様に、区間C
のデジタルデータが第1のバッファメモリ04に書き込
まれる期間中に、第2のノ々ソファメモリα9に書き込
脣れた区間すのデジタルデータに第2のマイクロコンピ
ュータα9によって移相のだめの演算処理がなされ、そ
して区間dのデジタルデータが第2のバッファメモリ(
118に書き込まれるとき、これと並行してこの第2の
バッファメモリ0FJよシ所定位相移相された区間すの
デジタルデータが読み出され(第2図り参照)、これが
1変換部(4)に供給される。以下同様にして移相され
た区間C1d、・・・のデジタルデータが連続してD/
A変換部(4)に供給される。従って、出力端子(5)
からは入力音声信号SAが所定位相移相された音声信号
SA′が連続して得られる。This example is configured as described above. For example, after the digital data of section a is written to the first buffer memory 04,
During the period in which the digital data of section A is written into the second buffer memory 09, the second microcomputer C12 performs phase shift calculation processing on the digital data of section a written in the first buffer memory 04. is performed, and when the digital data of section C is written into the first buffer memory α4, this first
The digital data in section a whose phase has been shifted by a predetermined value from the buffer memory 0 is read out (see the second diagram), and is supplied to the D/A converter (4). Similarly, section C
During the period in which the digital data is written to the first buffer memory 04, the second microcomputer α9 performs phase-shift calculation processing on the digital data written in the second buffer memory α9. is performed, and the digital data of section d is transferred to the second buffer memory (
When data is written to 118, in parallel, the digital data in the section whose phase has been shifted by a predetermined value is read out from this second buffer memory 0FJ (see the second diagram), and this is transferred to the 1 converter (4). Supplied. Thereafter, the digital data of sections C1d, . . . , phase-shifted in the same manner are continuously
The signal is supplied to the A converter (4). Therefore, output terminal (5)
From this, an audio signal SA' obtained by shifting the input audio signal SA by a predetermined phase is continuously obtained.
第5図Aは入力音声信号SAの波形例であシ、同図Bは
これを周波数軸に変換したときのスペクトラムでアシ、
さらに同図Cは90°進相された出力音声信号SA′の
波形例である。Fig. 5A shows an example of the waveform of the input audio signal SA, and Fig. 5B shows the spectrum when this is converted to the frequency axis.
Further, C in the figure is an example of the waveform of the output audio signal SA' which has been phase-advanced by 90°.
上述した本例によれば、移相を演算処理で行なうもので
あるから、広帯域に亘シフラットな特性で位相を動かす
こと、また任意に位相を動かすことが容易である。また
、各周波数毎に任意に位相を動かすこともできる。According to the present example described above, since the phase shift is performed by arithmetic processing, it is easy to shift the phase with shift-flat characteristics over a wide band and to shift the phase arbitrarily. Furthermore, the phase can be arbitrarily moved for each frequency.
尚、上述実施例においては変換演算がFFTの場合の例
を示したが、この変換演算はWFT (ウオルシュ ア
ダマール 変換)でもよい。また上述実施例においては
、演算メモリαQをパックアメモリ0→及びaQとは別
個に設けたものであるが、これらバッファメモリ04及
び四に演算領域を設け、演算メモリl11すを省略する
こともできる。Incidentally, in the above-described embodiment, an example was shown in which the transformation operation is FFT, but this transformation operation may also be WFT (Walsh-Hadamard transform). Furthermore, in the above embodiment, the calculation memory αQ is provided separately from the pack memories 0→ and aQ, but it is also possible to provide calculation areas in these buffer memories 04 and 4 and omit the calculation memory l11. can.
発明の効果
以上述べた本発明によれは、移相処理を演算処理で行な
うものであるから、広帯域に亘シフラットな特性で位相
を動かすこと、また任意に位相を動かすことが容易であ
る。従って、例えば上述実施例のように音声信号等のよ
うに帯塘をもった信号の位相を動かすのに使用して好適
である。また、各周波数毎に任意に位相を動かすことも
できる。Effects of the Invention According to the present invention described above, since the phase shift process is performed by arithmetic processing, it is easy to move the phase with shift-flat characteristics over a wide band and to move the phase arbitrarily. Therefore, it is suitable to be used, for example, to shift the phase of a signal with a band, such as an audio signal, as in the above-described embodiment. Furthermore, the phase can be arbitrarily moved for each frequency.
第1図は本発明の一実施例を示す構成図、第2図〜第5
図は夫々その説明のための図である。
(1)信号入力端子、(2)けψ変換部、(3)は演算
処理部、(4)はD/A変換部、(5)は信号出力端子
、α?)及びαりは夫々マイクロコンピュータ、09は
データセレクタ、Q4)及び四は夫々バッファメモリ、
α→は演算メモリである。
第1図
第2図
A 第3図 B
第4図 ・j
第5図
[111JI
周洲軟
64間Figure 1 is a configuration diagram showing one embodiment of the present invention, Figures 2 to 5
The figures are for explanation. (1) Signal input terminal, (2) Key ψ conversion unit, (3) Arithmetic processing unit, (4) D/A conversion unit, (5) Signal output terminal, α? ) and α are microcomputers, 09 is a data selector, Q4) and 4 are buffer memories, respectively.
α→ is arithmetic memory. Fig. 1 Fig. 2 A Fig. 3 B Fig. 4 ・j Fig. 5 [111JI Shushu Soft 64 rooms
Claims (1)
ジタルデータを形成するアナログデジタル変換部と、こ
のデジタル変換部から供給されるデジタルデータに演算
処理を雄す演算処理部と、この演p処理部にて演算処理
の施されたデジタルデータをアナログ信号に変換するデ
ジタルアナログ変換部とを備え、上記演算処理1部は、
上記アナログデジタル変換部にて量子化される入力信号
の波形に対応するデジタルデータを夫々1フレ一ム区間
分ずつ記憶する容量を有する第1のバッファメモリ、第
2のバッファメモリ及び演算メモリと、デジタルデータ
の入出力制御用の第1のマイクロコンピュータと、上記
演算処理用の第2のマイクロコンぎユータとから成シ、
上記第1のマイクロコンピュータと第2のマイクロコン
ピュータによシ上記第1のノぐラフアメモリと第2のパ
ックアメモリとを1フレ一ム区間毎に交互にアクセスし
て上記アナログデジタル変換部からのデジタルデータを
上記第1のパックアメモリあるいは第2のノ々ソファメ
モリを介して1フレ一ム区間ずつ演算メモリに転送し、
この演算メモリに記憶されるデジタルデータについて、
上記第2のマイクロコンピュータによって時間軸上の波
形信号として与えられる入力信号を周波数軸上に変換す
る処理を行なうと共に、この変換処理を施した入力信号
の位相処理を行ない、さらにこの位相処理を施した周波
数軸上のエネルギー分布に対応する時間制上の波形信号
のデジタルデータを再生する逆変換処理を行ない、上記
第2のマイクロコンピュータによシ演算処理を施して得
られるデジタルデータを上記第1のマイクロコンピュー
タによシ上記第1のノ々ツファメモリあるいは第2のバ
ッファメモリを介して上記デジタルアナログ変換部に供
給するようにした移相器。an analog-to-digital converter that quantizes an input signal to form digital data corresponding to the waveform of the input signal; an arithmetic processor that performs arithmetic processing on the digital data supplied from the digital converter; a digital-to-analog conversion section that converts digital data subjected to arithmetic processing in the section into an analog signal, and the arithmetic processing section 1 includes:
A first buffer memory, a second buffer memory, and an arithmetic memory each having a capacity to store one frame section of digital data corresponding to the waveform of the input signal quantized by the analog-to-digital converter; A computer comprising a first microcomputer for input/output control of digital data and a second microcomputer for the arithmetic processing;
The first microcomputer and the second microcomputer alternately access the first programmable memory and the second programmable memory for each frame section, thereby obtaining data from the analog-to-digital converter. Transferring the digital data to the calculation memory one frame at a time via the first pack memory or the second nosofa memory,
Regarding the digital data stored in this calculation memory,
The second microcomputer performs processing to convert the input signal given as a waveform signal on the time axis onto the frequency axis, and also performs phase processing on the input signal that has undergone this conversion processing, and further performs this phase processing. An inverse conversion process is performed to reproduce the digital data of the time-based waveform signal corresponding to the energy distribution on the frequency axis, and the digital data obtained by performing arithmetic processing on the second microcomputer is converted into the digital data obtained by the above-mentioned first microcomputer. The phase shifter is supplied to the digital-to-analog converter by the microcomputer of the computer via the first buffer memory or the second buffer memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3639384A JPS60180320A (en) | 1984-02-28 | 1984-02-28 | Phase shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3639384A JPS60180320A (en) | 1984-02-28 | 1984-02-28 | Phase shifter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60180320A true JPS60180320A (en) | 1985-09-14 |
Family
ID=12468607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3639384A Pending JPS60180320A (en) | 1984-02-28 | 1984-02-28 | Phase shifter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60180320A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5227239A (en) * | 1975-08-26 | 1977-03-01 | Toshiba Corp | Filter |
JPS5320817A (en) * | 1976-08-09 | 1978-02-25 | Rca Corp | Device for forming synthesized color video signal |
JPS55134442A (en) * | 1979-04-04 | 1980-10-20 | Hitachi Ltd | Data transfer unit |
-
1984
- 1984-02-28 JP JP3639384A patent/JPS60180320A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5227239A (en) * | 1975-08-26 | 1977-03-01 | Toshiba Corp | Filter |
JPS5320817A (en) * | 1976-08-09 | 1978-02-25 | Rca Corp | Device for forming synthesized color video signal |
JPS55134442A (en) * | 1979-04-04 | 1980-10-20 | Hitachi Ltd | Data transfer unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1989005544A1 (en) | Fir digital filter device | |
JPS59178863A (en) | Picture processor | |
JPS6247786A (en) | Exclusive memory for adjacent image processing | |
JPS60180320A (en) | Phase shifter | |
US4901615A (en) | Electronic musical instrument | |
US4245541A (en) | Apparatus for reducing noise in digital to analog conversion | |
US20220321111A1 (en) | High frequency resolution digital sinusoid generator | |
US5563816A (en) | High-resolution digital filter | |
US5522010A (en) | Pitch control apparatus for setting coefficients for cross-fading operation in accordance with intervals between write address and a number of read addresses in a sampling cycle | |
US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
EP0299537B1 (en) | Apparatus and Method for processing digital signal | |
US4658691A (en) | Electronic musical instrument | |
JPS6111754Y2 (en) | ||
USRE34481E (en) | Electronic musical instrument | |
JPS63304314A (en) | Integrated circuit device | |
JPS58197918A (en) | Adaptive differential decoder | |
JPS5811586B2 (en) | digital beam form | |
JP3135252B2 (en) | Addressing device | |
JPS5811587B2 (en) | digital beam form | |
JPH03652B2 (en) | ||
KR100400726B1 (en) | Finite Impulse Response Filter | |
JPS5819625Y2 (en) | Video signal level control device | |
JPH08292764A (en) | Signal changeover device | |
JPH0468632B2 (en) | ||
JPS58169674A (en) | Digital data processor |