JPS6017910Y2 - Integral lens light emitting diode structure - Google Patents

Integral lens light emitting diode structure

Info

Publication number
JPS6017910Y2
JPS6017910Y2 JP1983085903U JP8590383U JPS6017910Y2 JP S6017910 Y2 JPS6017910 Y2 JP S6017910Y2 JP 1983085903 U JP1983085903 U JP 1983085903U JP 8590383 U JP8590383 U JP 8590383U JP S6017910 Y2 JPS6017910 Y2 JP S6017910Y2
Authority
JP
Japan
Prior art keywords
light emitting
layer
substrate
lens
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983085903U
Other languages
Japanese (ja)
Other versions
JPS5918455U (en
Inventor
フレデリツク・デビツド・キング
アンソニ−・ジヨン・スプリングソ−プ
Original Assignee
ノ−ザン・テレコム・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノ−ザン・テレコム・リミテツド filed Critical ノ−ザン・テレコム・リミテツド
Publication of JPS5918455U publication Critical patent/JPS5918455U/en
Application granted granted Critical
Publication of JPS6017910Y2 publication Critical patent/JPS6017910Y2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

【考案の詳細な説明】 本考案はインテグラル(integral )レンズ発
光ダイオード構造体、より詳細には光学ファイバーに結
合するダイオード構造体に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integral lens light emitting diode structure, and more particularly to a diode structure coupled to an optical fiber.

内部効率即ち発生したフォトンに対する注入された少数
キャリアの割合は、GaAs p −n接合内で50%
の大きさであることが知られている。
The internal efficiency, i.e. the ratio of injected minority carriers to generated photons, is 50% within the GaAs p-n junction.
It is known that the size of

しかしGaAs (n = 3.6)と実際の周囲媒質
又は結合媒質との間の屈折率の変化は大きく、典型的に
はかかる媒質に対してn=1.5である。
However, the change in refractive index between GaAs (n = 3.6) and the actual surrounding or coupling medium is large, typically n = 1.5 for such media.

従って、ダイオードから放出される光の投射角は小さい
Therefore, the projection angle of the light emitted from the diode is small.

キャリアの再結合により発生したフォントの大部分は何
度も内部で反射され、結局デバイス内に吸収される。
Most of the font generated by carrier recombination is internally reflected many times and eventually absorbed into the device.

平行に面した発光ダイオード(以下LEDと表わす)の
空気に対する正味の効率はほをんど50%を越えない。
The net efficiency of parallel-faced light emitting diodes (hereinafter referred to as LEDs) with respect to air rarely exceeds 50%.

有限の受容角を有するファイバーに対する結合効率は更
に減少する。
The coupling efficiency for fibers with finite acceptance angles is further reduced.

結合効率が低いので光通信用ファイバー内に十分な光を
得るためにLEDは高い電流密度で動作されねばならな
い。
Due to the low coupling efficiency, LEDs must be operated at high current densities to get enough light into optical communication fibers.

高電流密度はデバイスの加熱と機能低下をもたらす。High current densities result in device heating and functional degradation.

本考案は光が放出されるLEDの表面を改良して、大き
な投射角を有する光をLEDから放出せしめる。
The present invention improves the surface of the LED from which light is emitted so that light with a large projection angle is emitted from the LED.

本考案に従ったLEDは、凸形の1つ又はそれ以上のレ
ンズを備えた発光表面を有する。
The LED according to the invention has a light emitting surface with one or more lenses of convex shape.

本考案は、添付図面を参照していくつかの具体例とその
製造方法に関する以下の説明から容易に理解されよう。
The present invention will be more easily understood from the following description of some embodiments and methods of manufacture thereof, with reference to the accompanying drawings.

第1図に示されているように、表面11での光線の投射
角θが約17°よりも小さいならば、表面11から出る
光は表面11を通って放出するだけである。
As shown in FIG. 1, light exiting surface 11 will only be emitted through surface 11 if the angle of projection θ of the light ray at surface 11 is less than about 17°.

17°より大きな投射角θを有する光線はいずれも表面
11を通って出す、内部で反射される。
Any light rays with a projection angle θ greater than 17° exit through the surface 11 and are internally reflected.

第2図は本考案に従って発光表面11上に単一の凸レン
ズ形成体12を有する構造体を示す。
FIG. 2 shows a structure having a single convex lens formation 12 on the light emitting surface 11 according to the invention.

このような配置はθ1よりかなり大きな投射角θ2を与
える。
Such an arrangement provides a projection angle θ2 that is significantly larger than θ1.

θ2の値は、レンズ形成体12の表面13の曲率半径に
依存する。
The value of θ2 depends on the radius of curvature of the surface 13 of the lens forming body 12.

レンズ形成体12を形成する材料は基本サブストレート
14と同一である。
The material forming the lens forming body 12 is the same as the basic substrate 14.

第3図は、本考案に従ったレンズ形成体の変形を示す。FIG. 3 shows a modification of the lens forming body according to the invention.

表面11上には複数個の凸レンズ形成体16が形成され
ている。
A plurality of convex lens forming bodies 16 are formed on the surface 11.

レンズ形成体16の材料もサブストレート14と同一か
、或いはサブストレート14と同じ屈折率を有し第2図
のレンズ形成体12に適用される同一の規準を有する材
料である。
The material of the lens formation 16 is also the same as the substrate 14, or a material having the same refractive index as the substrate 14 and having the same criteria applied to the lens formation 12 of FIG.

第3図の配置はθの値を増加せしめ、発光源から放出さ
れる光を最大限に利用する。
The arrangement of FIG. 3 increases the value of θ and makes maximum use of the light emitted by the light source.

第4図は、第2図のような単一のレンズ形成体を形成す
る過程を示す。
FIG. 4 shows the process of forming a single lens forming body as shown in FIG.

サブストレート20は、レンズ形成体が必要な所に穴2
2を配置してサブストレート20上に形成されたフォト
レジストマスク21をを有する一第4a図。
The substrate 20 has holes 2 where lens forming bodies are required.
FIG. 4a has a photoresist mask 21 formed on a substrate 20 with a photoresist mask 21 arranged thereon.

この例ではサブストレートはGaAsである。In this example the substrate is GaAs.

GaAsサブストレート20はマスク21を通してエツ
チングされ、凹形のくぼみ23を形成する一第4b図。
A GaAs substrate 20 is etched through a mask 21 to form a concave depression 23, FIG. 4b.

マスク21が除かれくぼみ23が残る一第4c図。FIG. 4c shows the mask 21 removed and the depression 23 left.

サブストレート20上には4つの層25,26.27及
び28から成る標準の二重へテロ構造体24が成長せし
められる。
A standard double heterostructure 24 consisting of four layers 25, 26, 27 and 28 is grown on the substrate 20.

層25がくぼみ23を満たす一4d図。FIG. 4d: Layer 25 fills depression 23.

最後にサブストレート20が選択腐食過程(prefe
rential etch process)を用いて
エツチングされ、凸レンズ形成体29を有する二重へテ
ロ構造体が残る。
Finally, the substrate 20 undergoes a selective corrosion process (prefe
etch process), leaving a double heterostructure with convex lens formers 29.

構造体のコンファインド・アクティブ(confine
d active)層は層26である。
Confine active structure
The active) layer is layer 26.

第3図のように、複数個のレンズ形成体が構造体の表面
11上に形成されている所では、マスクの一定のパター
ン或いはランダムなパターン内でその上に多くの穴を形
成することができる。
Where a plurality of lens formations are formed on the surface 11 of the structure, as in FIG. 3, many holes may be formed thereon in a fixed or random pattern of the mask. can.

第5図は、ランダムに並べられた複数個のレンズ形成体
16を有するデバイス又は構造体の平面図である。
FIG. 5 is a plan view of a device or structure having a plurality of randomly arranged lens formations 16.

代表的には、ファイバーの直径を約150μとすれば、
レンズ形成体は最大成約30μの直径と約10μの深さ
とを有する。
Typically, if the diameter of the fiber is about 150μ,
The lens former has a maximum diameter of approximately 30μ and a depth of approximately 10μ.

レンズ形成体を有するLEDの製造過程の例は次の通り
である。
An example of a manufacturing process for an LED having a lens forming body is as follows.

みがかれたGaAsサブストレート上に約2000Aの
SiO2層が配置される。
An approximately 2000A SiO2 layer is placed on the polished GaAs substrate.

この層はマスキング層である。This layer is a masking layer.

フォトレジスト層が5jO2層に付加され、中心間の距
離が10μで直径が5μの穴のパターンが生成される。
A photoresist layer is added to the 5jO2 layer to create a pattern of holes with a center-to-center distance of 10μ and a diameter of 5μ.

列は20μだけ互い違いにされるか又はオフセット(o
ffset)される。
The rows are staggered by 20μ or offset (o
ffset).

酸化層は約3形間緩衝弗化水素酸の中でフォトレジスト
層内の穴を通してエツチングされる。
The oxide layer is etched through the holes in the photoresist layer in about 3% buffered hydrofluoric acid.

フォトレジストが除かれ、次に非選択エツチング液例え
ば3H2S04/lH2O。
The photoresist is removed and then a non-selective etchant such as 3H2S04/1H2O.

を98°Cにて2分間使用して、SiO2マスク内のエ
ツチングされた穴を通して約15μの深さの穴即ちくぼ
みがサブストレート内にエツチングされる。
Holes or depressions approximately 15 microns deep are etched into the substrate through the etched holes in the SiO2 mask using an etchant at 98 DEG C. for 2 minutes.

SiO2マスクの残りは、約1分間濃縮した弗化水素酸
を用いてエツチングされて除かれる。
The remainder of the SiO2 mask is etched away using concentrated hydrofluoric acid for about 1 minute.

フォトレジスト層が直接マスク上で使用されるので、S
iO□マスキング層の使用は必要ではない。
Since the photoresist layer is used directly on the mask, S
The use of an iO□ masking layer is not necessary.

酸化マスクの使用はクリーナ(cleanr)過程を考
慮に入れている。
The use of an oxidation mask allows for a cleaner process.

次に第4c図の場合に相当するサブストレート内にエツ
チングされた穴を生成した後に、LED結晶体の成長が
行なわれる。
The growth of the LED crystal is then carried out after producing etched holes in the substrate corresponding to the case of FIG. 4c.

結晶体成長は液相エピタキシャル(LPE) 成長によ
って行なわれ、いかなる周知の方法を使用してもよい。
Crystal growth is performed by liquid phase epitaxial (LPE) growth, and any known method may be used.

本例では4層が順次に成長せしめられる。In this example, four layers are grown sequentially.

層の詳細は次の通りであり、第1層はくぼみ内及びサブ
ストレート表面上に配置される。
The details of the layers are as follows, the first layer being disposed within the recess and on the substrate surface.

層25は、4gmGa : 25層mgGaAs :
□mgA1 :2mgTe : 100mgGaPを含
む溶解液から成長せしめられる。
Layer 25 is 4gmGa: 25 layers mgGaAs:
□mgA1: 2mgTe: Grown from a solution containing 100mgGaP.

サブストレートと接触している溶液は830℃〜820
℃の温度範囲で冷却されて約lσ8のドーピング・レベ
ルで大体Ga0.6AI。
The temperature of the solution in contact with the substrate is 830°C to 820°C.
approximately Ga0.6AI with a doping level of about lσ8 cooled in the temperature range of 0.degree.

、35ASo、96Po、。1の組成を有する約5μm
のLPE層を形成する。
, 35ASo, 96Po,. Approximately 5 μm with a composition of 1
Form an LPE layer.

層26は、4gmGa : 350mgGaAs :
0.8mgA1 :24mgSiを含む溶解液から成長
せしめられる。
The layer 26 is made of 4gmGa: 350mgGaAs:
0.8mgA1: Grown from a solution containing 24mgSi.

サブストレート上の層25と接触している溶液は820
°C〜819°Cの範囲で冷却されて、約1018のド
ーピング・レベルで大体Ga0.97AI。
The solution in contact with layer 25 on the substrate is 820
Approximately Ga0.97AI with a doping level of about 1018, cooled in the range of 819°C to 819°C.

、。3の組成を有する約1μmのLPE層を形成する。,. Form an LPE layer of about 1 μm with a composition of 3.

層27は、4gmGa : 25層mgGaAs :
7mgAl :15層mgGaPを含む溶解液から層2
6上に成長せしめられLPEである。
Layer 27 consists of 4gmGa: 25mgGaAs:
7mgAl: layer 2 from the solution containing 15 layers mgGaP
6 and is LPE.

この溶液は819℃から81TCの温度範囲内で冷却さ
れて、約1018のドーピングレベルで大体cao−6
5”O−$ASo−48pO−02の組成を有する厚さ
約1μmの形成する。
This solution was cooled within a temperature range of 819°C to 81TC to approximately cao-6 with a doping level of about 1018.
A thickness of approximately 1 μm is formed having a composition of 5″O-$ASo-48pO-02.

最後に層28は、4gmGa : 350mgGaAs
:5層mgGaを含む溶解液から層27上に成長せし
められるLPEであり、この溶液は8170〜816℃
の温度範囲で冷却され、約1α8のドーピング・レベル
のGaAsから成る厚さ約1μmの層を形成する。
Finally layer 28 is 4gmGa:350mgGaAs
: LPE grown on layer 27 from a solution containing 5 mg Ga, and this solution is heated at 8170-816°
to form an approximately 1 μm thick layer of GaAs with a doping level of approximately 1α8.

サブストレートウェファを順次に炭素ホルダー内の溜め
(reservoir)の下に位置せしめるように沿っ
て動く炭素スライダ内にサブストレート・ウェファを位
置せしめることによって、エピタキシャルに成長する層
を順次に成長せしめることができる。
The epitaxially grown layers can be grown sequentially by positioning the substrate wafer in a carbon slider that moves along the substrate wafer so as to sequentially position the substrate wafer under a reservoir in a carbon holder. can.

必要な層特性を与えるために溶液は上記のように定型化
されている。
The solution is formulated as described above to provide the necessary layer properties.

3層を成長させる装置に代表的な型は、GaASの19
7坪シンポジウム論文24、B、10M1tter及び
HoCoCaSeyXJrによる論文“Prepara
tion of GaAs p −yI Junct
ion”に記載されている。
A typical type of equipment for growing three layers is GaAS 19
7tsubo symposium paper 24, B, 10M1tter and HoCoCaSeyXJr paper “Prepara
tion of GaAs p-yI Junct
ion”.

記載された装置は4層も製造できる。The device described can also produce four layers.

多層を成長させる装置の他の形は197′R−。6月1
3日発行のカナダ国特許第902803号に記載されて
いる。
Another form of apparatus for growing multiple layers is 197'R-. June 1
It is described in Canadian Patent No. 902803 issued on the 3rd.

代わりに、層を公知の液相エピタキシャル技術を用いて
一度に成長させることもできる。
Alternatively, the layers can be grown all at once using known liquid phase epitaxial techniques.

アーチ状表面又は多数のアーチ状表面を発光領域又は発
光源10上に設けることによって、発光表面での内部屈
折による発光損失はかなり減少する。
By providing an arcuate surface or multiple arcuate surfaces on the light emitting region or source 10, light emission losses due to internal refraction at the light emitting surface are significantly reduced.

本考案は、周知の1バラス(Burrus)ヨ型発光ダ
イオードにも適用できる。
The present invention can also be applied to the well-known single Burrus Y-type light emitting diode.

第6図、第7図及び第8図はかかるデバイスのもう一つ
の形である。
Figures 6, 7 and 8 are another form of such a device.

上記のような単−又は多数のルンズヨ構造体が形成され
た後、サブストレート20がエツチングされて開口35
を形成する。
After the single or multiple runaway structures are formed as described above, substrate 20 is etched to form openings 35.
form.

第6図及び第7図では発光領域10は開口35の全幅に
渡って広がっている。
In FIGS. 6 and 7, the light emitting region 10 extends over the entire width of the opening 35. In FIGS.

第8図では、電流は更に幾つかの小さな(直経約10μ
)発光領域10a、10b、10c、10dに制限され
る。
In Figure 8, the current is further increased by several small
) Limited to light emitting areas 10a, 10b, 10c, and 10d.

各領域は対応するレンズの中心の下に置かれる。Each region is placed under the center of its corresponding lens.

かかる付加的制限を後述の段階すで適当なフォトレジス
トマスクを使用し得ることもできる。
Such additional limitations can also be achieved by using a suitable photoresist mask in the steps described below.

接合部のP側に電流を制限して領域10を規定する幾つ
かの周知の方法が存在する。
There are several known methods of limiting current to the P side of the junction to define region 10.

代表的な方法は次の通りである。A typical method is as follows.

(a) C,V、Dにより結晶のp側に1500Aの
SiO2を配置する。
(a) Place 1500A of SiO2 on the p side of the crystal using C, V, and D.

(b) 0.508m (20ミル)の中心に125
μの穴のパターンをフォトレジストする。
(b) 125 at the center of 0.508 m (20 mil)
Photoresist the μ hole pattern.

(c) 5in2(緩1HF)内で穴をエツチングす
る(d) フォトレジストを除く。
(c) Etch holes in 5in2 (gentle 1HF) (d) Remove photoresist.

(e) サンプルをスキン拡散する(典型的には、Z
nAS2拡散源を有する半密封カプセル内で15分間6
00°C)。
(e) Skin-diffusing the sample (typically Z
6 for 15 min in a semi-sealed capsule with nAS2 diffusion source.
00°C).

(f) 0.127mm (5ミル)の厚さに(A1
203) N側をラップする。
(f) 0.127 mm (5 mil) thick (A1
203) Wrap the N side.

(g) 更にN側から0.0254mm (1ミル)
エツチングする。
(g) Further 0.0254mm (1 mil) from the N side
etching.

(h) 約200AのAu/Ge合金を蒸着し、次に
N表面に3KAを蒸着する。
(h) Deposit about 200A of Au/Ge alloy, then 3KA on the N surface.

(i)合金する(約650℃、1分間)。(i) Alloying (approximately 650°C, 1 minute).

(D (P側酸化物の穴に整合した)N側層上に0
.508mmの中心に125μの穴のパターンをフォト
レジストする。
(D 0 on the N-side layer (aligned with the holes in the P-side oxide)
.. Photoresist a pattern of 125μ holes on 508mm centers.

(k) 層内の穴をエツチングする(K1.約1分)
(k) Etching holes in the layer (K1. Approximately 1 minute)
.

(1) フォトレジストを除く。(1) Excluding photoresist.

(m) P側に2KAのGe/Auを蒸着する。(m) Vapor deposit 2KA of Ge/Au on the P side.

(n) 黒ワックス内にp側を置く。(n) Place p side in black wax.

(0) レンズパターンが露出されるまでN側接触穴
を通して30H202/INH1OH超音波で15分間
サブストレートをエツチングする (p) ワックスから取り除く。
(0) Etch the substrate with 30H202/INH1OH ultrasound for 15 minutes through the N-side contact hole until the lens pattern is exposed (p) Remove from wax.

【図面の簡単な説明】 第1図は通常のLEDの断面図である。 第2図及び第3図は、本考案に従ったレンズ形成体の二
つの変形を示す第1図に類似した断面図である。 第4a図乃至第4e図は、第2図のLED構造体を形成
する一方法を示す断面図である。 第5図は、第3図の形のレンズ形成体を有するLEDの
平面図である。 第6図、第7図及び第8図は、LED構造体のもう一つ
の形を示す断面図である。 10・・・・・・発光源、12,16.29・・・・・
・レンズ、14.20・・・・・・サブストレート、2
3・・・・・・くぼみ。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a typical LED. 2 and 3 are cross-sectional views similar to FIG. 1 showing two variants of the lens forming body according to the invention. Figures 4a-4e are cross-sectional views illustrating one method of forming the LED structure of Figure 2. FIG. 5 is a plan view of an LED having a lens formation in the form of FIG. 3. FIG. 6, 7, and 8 are cross-sectional views showing another form of LED structure. 10... Light source, 12, 16.29...
・Lens, 14.20...Substrate, 2
3... hollow.

Claims (1)

【実用新案登録請求の範囲】 ファイバ光学伝送に使用するためのインテグラルレンズ
発光ダイオード構造体であって、半導体材料のサブスト
レートと、 該サブストレート上にエピタキシャル形成された二重へ
テロ構造体であって、第1のコンファイニング層、アク
ティブ層及び第2のコンファイニング層を有し、該コン
ファイニング層が該アクティブ層の材料よりもバンドキ
ャップが高い材料で形成されており、これらの層が該コ
ンファイニング層の1つと該アクティブ層との間にpn
接合を確立するようにドープされている二重へテロ構造
体と、 該コンファイニング層の1つと一体に形成されたレンズ
構造体と、 本発光ダイオード構造体の両面に形成されて、該アクテ
ィブ層の発光領域を介して電流を流すための第1及び第
2の接点とを具備し、 該発光領域が該レンズ構造体に整合しているインテグラ
ルレンズ発光ダイオード構造体において: 該サブストレート20を介して開口35が延びていて、
該第1のコンファイニング層の一部を露出しており、 該レンズ構造体29が、該第1のコンファイニング層2
5の一部として形成されており、該開口35内に延びて
おり、 該第1の接点が該開口35を取り囲んで、該サブストレ
ート20の表面に配置されていることを特徴とするイン
テグラルレンズ発光ダイオード構造体。
[Claims for Utility Model Registration] An integral lens light emitting diode structure for use in fiber optic transmission, comprising a substrate of a semiconductor material and a double heterostructure epitaxially formed on the substrate. the confining layer has a first confining layer, an active layer, and a second confining layer, the confining layer is formed of a material having a higher bandgap than the material of the active layer, and these layers have a pn between one of the refining layers and the active layer.
a double heterostructure doped to establish a junction; a lens structure integrally formed with one of the confining layers; and a lens structure formed on both sides of the light emitting diode structure and forming the active layer. first and second contacts for passing a current through a light emitting region of the substrate 20, the light emitting region being aligned with the lens structure; an opening 35 extends through the
A part of the first confining layer is exposed, and the lens structure 29 is connected to the first confining layer 2.
5 and extending into the opening 35, the first contact surrounding the opening 35 and being disposed on the surface of the substrate 20. Lens light emitting diode structure.
JP1983085903U 1974-09-10 1983-06-07 Integral lens light emitting diode structure Expired JPS6017910Y2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA208,827A CA1007736A (en) 1974-09-10 1974-09-10 Integral lens light emitting diode
CA208827 1974-09-10

Publications (2)

Publication Number Publication Date
JPS5918455U JPS5918455U (en) 1984-02-04
JPS6017910Y2 true JPS6017910Y2 (en) 1985-05-31

Family

ID=4101088

Family Applications (2)

Application Number Title Priority Date Filing Date
JP10659175A Pending JPS5152792A (en) 1974-09-10 1975-09-04
JP1983085903U Expired JPS6017910Y2 (en) 1974-09-10 1983-06-07 Integral lens light emitting diode structure

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP10659175A Pending JPS5152792A (en) 1974-09-10 1975-09-04

Country Status (7)

Country Link
JP (2) JPS5152792A (en)
CA (1) CA1007736A (en)
DE (1) DE2536704A1 (en)
FR (1) FR2284990A1 (en)
GB (1) GB1487024A (en)
NL (1) NL7509408A (en)
SE (1) SE407129B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478684A (en) * 1977-12-05 1979-06-22 Nec Corp Semiconductor luminous element
FR2554606B1 (en) * 1983-11-04 1987-04-10 Thomson Csf OPTICAL DEVICE FOR CONCENTRATION OF LIGHT RADIATION EMITTED BY A LIGHT EMITTING DIODE, AND LIGHT EMITTING DIODE COMPRISING SUCH A DEVICE
JPS63155083A (en) * 1986-12-19 1988-06-28 小林 寛重 Three-layer sticker and name card with sticker
JPH0727494Y2 (en) * 1987-06-18 1995-06-21 陽子 藤田 Courier tag
JPH0511569Y2 (en) * 1988-06-06 1993-03-23
DE19911717A1 (en) * 1999-03-16 2000-09-28 Osram Opto Semiconductors Gmbh Monolithic electroluminescent device, especially an LED chip, has a row of emission zones individually associated with decoupling elements for decoupling radiation from the device
DE10019665A1 (en) * 2000-04-19 2001-10-31 Osram Opto Semiconductors Gmbh Luminescent diode chip and method for its production
GB0017655D0 (en) * 2000-07-19 2000-09-06 Secr Defence Light emtting diode arrangements
JP2004158557A (en) * 2002-11-05 2004-06-03 Shurai Kagi Kofun Yugenkoshi Similar flip chip type light emitting diode device package
DE102004046792B4 (en) * 2004-09-27 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Thin film optoelectronic chip with integrated lens and method for its manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123435B2 (en) * 1971-08-18 1976-07-16

Also Published As

Publication number Publication date
DE2536704A1 (en) 1976-03-18
SE7510038L (en) 1976-03-11
NL7509408A (en) 1976-03-12
GB1487024A (en) 1977-09-28
SE407129B (en) 1979-03-12
FR2284990A1 (en) 1976-04-09
CA1007736A (en) 1977-03-29
JPS5918455U (en) 1984-02-04
JPS5152792A (en) 1976-05-10

Similar Documents

Publication Publication Date Title
US3981023A (en) Integral lens light emitting diode
US3968564A (en) Alignment of optical fibers to light emitting diodes
JPH0974219A (en) Surface light-emission type diode and its manufacture
JPS6017910Y2 (en) Integral lens light emitting diode structure
US4280131A (en) Pleochroic light emitting diode and method of fabricating the same
JPH07153991A (en) Light emitting diode and its production
JPH0770758B2 (en) Light emitting semiconductor device
JPS6352489A (en) Manufacture of light-emitting diode
JPS6258692A (en) Manufacture of semiconductor light emitting device
KR100259006B1 (en) Manufacturing method of semiconductor laser device
JPH0213944B2 (en)
KR100289730B1 (en) Manufacturing method of semiconductor laser device
JPS59112674A (en) Semiconductor light emitting device
KR100265804B1 (en) Semiconductor laser diode
JPS62217690A (en) Semiconductor light-emitting device and manufacture thereof
JPH03119777A (en) Buried heterostructure semiconductor laser device and manufacture thereof
JPS61281561A (en) Manufacture of semiconductor-surface light-emitting element
JPS61280687A (en) Buried type light emission diode
JPS5871669A (en) Both surfaces light emission type light emitting diode
JPH07297497A (en) Semiconductor laser and its manufacturing method
JPH02174273A (en) Light-emitting diode and manufacture thereof
JPS6327872B2 (en)
JPH02114676A (en) Semiconductor light emitting element and manufacture thereof
JPH0578196B2 (en)
JPS62226674A (en) Light-emitting diode