JPS60178738A - 高速バ−スト信号監視装置 - Google Patents
高速バ−スト信号監視装置Info
- Publication number
- JPS60178738A JPS60178738A JP59032575A JP3257584A JPS60178738A JP S60178738 A JPS60178738 A JP S60178738A JP 59032575 A JP59032575 A JP 59032575A JP 3257584 A JP3257584 A JP 3257584A JP S60178738 A JPS60178738 A JP S60178738A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- control message
- signal
- information
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、時分割多重（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ
ＭｕｌｔｉｐｌｅＡｃｃｅｓａ ：以下ＴＤＭＡとい
う）通信方式におけるようなバースト信号処理装置にお
いて、バースト信号の受信状態を判定し、バースト発信
局に対し制御メツセージを送出するバースト信号監視装
置の改良に関する。
ＭｕｌｔｉｐｌｅＡｃｃｅｓａ ：以下ＴＤＭＡとい
う）通信方式におけるようなバースト信号処理装置にお
いて、バースト信号の受信状態を判定し、バースト発信
局に対し制御メツセージを送出するバースト信号監視装
置の改良に関する。
（従来技術と問題点）
バースト信号処理を行なう方式の一例としてのＴＤＭＡ
通信方式では、多数局が同−搬送周波数を時分割的に共
有し、各局は、フレーム同期信号に基づき、割り当て時
間にのみ間欠的なバースト信号を回線に送出することに
より、各局からのバースト信号は互いに重ならないよう
に時間軸上で多重されている。従って、ＴＤＭＡ通信方
式では、参加局のうちの一局に時分割制御に障害が発生
すると、その影響が、ただちに全局の通信に及ぶ可能性
があるＱ このため、ＴＤＭＡ通信方式では、参加局が送出するす
べてのバースト信号の受信状態を常時監視し、もしあら
かじめ定められた時間軸上の位置に受信されるべきバー
スト信号が受信されない期間が続いた場合は、直ちにそ
のバースト信号を送出する参加局に対し、受信局から、
制御信号又は制御メツセージを送出して、該バーストを
制御する手段が不可欠である・通常、この制御メツセー
ジは、バースト信号内のデータの一部として割り当てら
れたディジタルサービスチャンネル（ＳＣともいう）等
を用いて相手局に送信される。
通信方式では、多数局が同−搬送周波数を時分割的に共
有し、各局は、フレーム同期信号に基づき、割り当て時
間にのみ間欠的なバースト信号を回線に送出することに
より、各局からのバースト信号は互いに重ならないよう
に時間軸上で多重されている。従って、ＴＤＭＡ通信方
式では、参加局のうちの一局に時分割制御に障害が発生
すると、その影響が、ただちに全局の通信に及ぶ可能性
があるＱ このため、ＴＤＭＡ通信方式では、参加局が送出するす
べてのバースト信号の受信状態を常時監視し、もしあら
かじめ定められた時間軸上の位置に受信されるべきバー
スト信号が受信されない期間が続いた場合は、直ちにそ
のバースト信号を送出する参加局に対し、受信局から、
制御信号又は制御メツセージを送出して、該バーストを
制御する手段が不可欠である・通常、この制御メツセー
ジは、バースト信号内のデータの一部として割り当てら
れたディジタルサービスチャンネル（ＳＣともいう）等
を用いて相手局に送信される。
また、上記バースト信号の監視は、参加局中の、すべて
の局がお互いに相互監視を行なう場合もあり、又は、全
参加局の制御をつかさどる親局が、その支配下の参加局
の全バーストを集中監視する場合もあるが、特に参加局
の数が多いシステムでは相互監視を行なうにしても、親
局で集中監視を行なうにしても、ＩＴＤＭＡフレーム中
に受信するバースト数が大量になり、監視装置の大容量
化、高速化が必須である・以上は、方式の一例として蛍
ＤＭＡ通信方式で、制御メツ七−ジの内容が警報信号の
場合であるが、制御メツセージの内容は警報だけに限ら
ない。
の局がお互いに相互監視を行なう場合もあり、又は、全
参加局の制御をつかさどる親局が、その支配下の参加局
の全バーストを集中監視する場合もあるが、特に参加局
の数が多いシステムでは相互監視を行なうにしても、親
局で集中監視を行なうにしても、ＩＴＤＭＡフレーム中
に受信するバースト数が大量になり、監視装置の大容量
化、高速化が必須である・以上は、方式の一例として蛍
ＤＭＡ通信方式で、制御メツ七−ジの内容が警報信号の
場合であるが、制御メツセージの内容は警報だけに限ら
ない。
従来、このような監視装置としては第１図のような構成
が代表的と考えられる０第１図は、ＴＤＭＡ通信方式で
、１フレーム中の受信バーは共通信号処理回路、３−１
〜３−Ｎはバースト１情報〜バーストＮ情報、４−１〜
４−Ｎはシフトクロック１〜シフトクロツクＮ、５はＩ
制御メツセージでおる。
が代表的と考えられる０第１図は、ＴＤＭＡ通信方式で
、１フレーム中の受信バーは共通信号処理回路、３−１
〜３−Ｎはバースト１情報〜バーストＮ情報、４−１〜
４−Ｎはシフトクロック１〜シフトクロツクＮ、５はＩ
制御メツセージでおる。
シフトレジスタ１−１〜ｌ−Ｈにはそれぞれ対応するバ
ースト情報３−１〜３−Ｎとシフトクロック４−１〜４
−Ｎが独立に入力され、次回のバースト情報とシフトク
ロックが入力されるまで、すなわち、ＩＴＤＭＡフレー
ム間だけシフトレジスタ１−１〜ｌ−Ｎ内で保持される
Ｏ第２図（ａ）に、バースト情報の波形図の一例として
・バースト情報が８ビツトのノく−スト識別番号と、１
ビツトのバースト検出情報（）く−ストアリ／なし）の
計９ビットで構成される場合の例を示す・同図（ｂ）は
シフトクロックの波形図で゛ある。第１図で共通信号処
理回路２は、上記シフトレジスタ１−１〜ｌ −Ｎに保
持されたノく一スト情報を、順次取り込んで、ノ（−ス
ト情報に含まれるバースト検出情報を積算処理して、そ
の結果、制御メツセージ発生の条件に該当すると判定さ
れた場合は、制御メツセージ５を作成して送出するＯと
ころが、このような構成では共通信号処理回路２が、並
列に用意されたシフトレジスタ１−１〜１−Ｎの゛内容
を順次取り込むため、共通信号処理回路２の処理時間と
シフトレジスタ１−１〜１−Ｈに情報が保持される時間
の関係から実時間処理できるバースト数が制限される。
ースト情報３−１〜３−Ｎとシフトクロック４−１〜４
−Ｎが独立に入力され、次回のバースト情報とシフトク
ロックが入力されるまで、すなわち、ＩＴＤＭＡフレー
ム間だけシフトレジスタ１−１〜ｌ−Ｎ内で保持される
Ｏ第２図（ａ）に、バースト情報の波形図の一例として
・バースト情報が８ビツトのノく−スト識別番号と、１
ビツトのバースト検出情報（）く−ストアリ／なし）の
計９ビットで構成される場合の例を示す・同図（ｂ）は
シフトクロックの波形図で゛ある。第１図で共通信号処
理回路２は、上記シフトレジスタ１−１〜ｌ −Ｎに保
持されたノく一スト情報を、順次取り込んで、ノ（−ス
ト情報に含まれるバースト検出情報を積算処理して、そ
の結果、制御メツセージ発生の条件に該当すると判定さ
れた場合は、制御メツセージ５を作成して送出するＯと
ころが、このような構成では共通信号処理回路２が、並
列に用意されたシフトレジスタ１−１〜１−Ｎの゛内容
を順次取り込むため、共通信号処理回路２の処理時間と
シフトレジスタ１−１〜１−Ｈに情報が保持される時間
の関係から実時間処理できるバースト数が制限される。
つまり、処理すべきバースト数が多くなって、あるバー
ストの情報を共通信号処理回路２が取り込んだのち、次
回にそのバーストの情報を取り込むまでの時間が、１つ
の情報がシフトレジスタに保持される時間より長くなる
と、もはやすべての情報を取り込むことができない・
。
ストの情報を共通信号処理回路２が取り込んだのち、次
回にそのバーストの情報を取り込むまでの時間が、１つ
の情報がシフトレジスタに保持される時間より長くなる
と、もはやすべての情報を取り込むことができない・
。
制御メツセージは、通常、対象局の局番や、バースト番
号、制御情報の種別等の情報を含み、その作成のための
処理時間が長くかかる場合が多いが、特に制御メツセー
ジ発生の判定を行なう規則が複雑であったりすると更に
長時間を要することになる。
号、制御情報の種別等の情報を含み、その作成のための
処理時間が長くかかる場合が多いが、特に制御メツセー
ジ発生の判定を行なう規則が複雑であったりすると更に
長時間を要することになる。
このため、並列に用意されたシフトレジスタ１−１〜１
−Ｎに保持されたデータをすべてのバーストに渡って、
すべて使用して制御メツセージ送出判定を行なおうとす
れば扱えるバースト数は極端に少なくなり、もし、それ
以上のバーストを扱おうとすれば、シフトレジスタ１−
１〜１−Ｎに保持されたデータを抜き取りで使用するサ
ンプリング処理をせざるをえない欠点があった・また、
バースト情報保持のための回路を、バースト毎に並列に
用意する必要があるため、受信バースト数が増加すると
、回路素子もそれに伴なって増加する欠点があった０以
上の欠点から、従来の構成では、大容量バースト信号を
扱う方式のバースト信号監視装置を実現することは事実
上困難である・ （発明の目的） 本発明は、上記従来技術の欠点を克服し、受信バースト
が多数になっても回路素子を著しく増加させることなく
各バーストのバースト情報について高速実時間処理を行
ない制御メツセージを送出することのできる大容量バー
スト信号処理用バースト信号監視装置を提供することを
目的としている。
−Ｎに保持されたデータをすべてのバーストに渡って、
すべて使用して制御メツセージ送出判定を行なおうとす
れば扱えるバースト数は極端に少なくなり、もし、それ
以上のバーストを扱おうとすれば、シフトレジスタ１−
１〜１−Ｎに保持されたデータを抜き取りで使用するサ
ンプリング処理をせざるをえない欠点があった・また、
バースト情報保持のための回路を、バースト毎に並列に
用意する必要があるため、受信バースト数が増加すると
、回路素子もそれに伴なって増加する欠点があった０以
上の欠点から、従来の構成では、大容量バースト信号を
扱う方式のバースト信号監視装置を実現することは事実
上困難である・ （発明の目的） 本発明は、上記従来技術の欠点を克服し、受信バースト
が多数になっても回路素子を著しく増加させることなく
各バーストのバースト情報について高速実時間処理を行
ない制御メツセージを送出することのできる大容量バー
スト信号処理用バースト信号監視装置を提供することを
目的としている。
（発明の構成）
本発明は、上記の目的を達成するために次のような構成
を有している・即ち、時分割多重通信システムの受信バ
ースト信号の受信状態を常時監視し、受信バースト信号
の受信状態を判定した結果によりバースト信号の発信局
に対し、制御メツセージを送出する機能を具備したバー
スト監視装置であって、各受信バースト信号のバースト
状態を検知してバースト状態信号を発生するバースト状
態検知手段と、該バースト状態検知手段からのバースト
状態信号と当該ど（−ストの前回受信迄のバースト状態
の履歴を示すバースト履歴情報とから最新のバースト状
態情報を得ると共に制御メツセージを発すべきか否かを
判定したうえで必要な場合に制御メツセージ発信要求信
号を発生するバースト状態判定手段と、前記バースト状
態情報を各バーストに付与されたバースト識別番号を索
引として記憶し次回の当該バースト受信時にバースト履
歴情報として読み出される高速記憶手段と、前記ツク−
スト状態判定手段からの制御メツセージ発信要求信号と
当該バーストの）（−スト識別番号とを１ｉ 記憶させ
ておくメモリーバッファーと、該該バースト状態に応じ
た制御メツセージを発生するメツセージ処理部とからな
る高速）く−スト信号監視装置である。
を有している・即ち、時分割多重通信システムの受信バ
ースト信号の受信状態を常時監視し、受信バースト信号
の受信状態を判定した結果によりバースト信号の発信局
に対し、制御メツセージを送出する機能を具備したバー
スト監視装置であって、各受信バースト信号のバースト
状態を検知してバースト状態信号を発生するバースト状
態検知手段と、該バースト状態検知手段からのバースト
状態信号と当該ど（−ストの前回受信迄のバースト状態
の履歴を示すバースト履歴情報とから最新のバースト状
態情報を得ると共に制御メツセージを発すべきか否かを
判定したうえで必要な場合に制御メツセージ発信要求信
号を発生するバースト状態判定手段と、前記バースト状
態情報を各バーストに付与されたバースト識別番号を索
引として記憶し次回の当該バースト受信時にバースト履
歴情報として読み出される高速記憶手段と、前記ツク−
スト状態判定手段からの制御メツセージ発信要求信号と
当該バーストの）（−スト識別番号とを１ｉ 記憶させ
ておくメモリーバッファーと、該該バースト状態に応じ
た制御メツセージを発生するメツセージ処理部とからな
る高速）く−スト信号監視装置である。
本発明は、各バーストを７（−スト識別番号をアドレス
情報として高速記憶手段の特定番地に割りつけ、バース
ト受信のたびに該）く−ストの履歴情報を高速記憶手段
から読み出し、今回受信時のバースト状態信号によって
・く−スト情報を更新して制御メツセージ発生に該当す
るか否かの判定を行ない、更新された情報を最新のノく
一スト状態情報として再び高速記憶手段に記憶させる動
作を高速でくり返し、すべての受信状態情報を欠くこと
なく各バースト毎に積算処理して制御メツセージの発生
の要否を判定するが、大容量バースト信号処理の場合は
、制御メツセージ発信要求信号の発生頻度が、最終的に
制御メツセージを作成して送出するメツセージ処理部の
信号処理速度を上回る場合があるため、これを解決する
手段として、メモリーバッファに制御メツセージ発信要
求信号を一時だくわえて、バースト状態判定手段等の高
速データ処理部分とメツセージ処理部等の低速データ処
理部分間のデータ速度変換を行なっている。このため従
来技術のように、シフトレジスタの保持時間による制約
のため状態判定を受けられず制御メツセージを出せない
というようなバーストが生、しることはない。
情報として高速記憶手段の特定番地に割りつけ、バース
ト受信のたびに該）く−ストの履歴情報を高速記憶手段
から読み出し、今回受信時のバースト状態信号によって
・く−スト情報を更新して制御メツセージ発生に該当す
るか否かの判定を行ない、更新された情報を最新のノく
一スト状態情報として再び高速記憶手段に記憶させる動
作を高速でくり返し、すべての受信状態情報を欠くこと
なく各バースト毎に積算処理して制御メツセージの発生
の要否を判定するが、大容量バースト信号処理の場合は
、制御メツセージ発信要求信号の発生頻度が、最終的に
制御メツセージを作成して送出するメツセージ処理部の
信号処理速度を上回る場合があるため、これを解決する
手段として、メモリーバッファに制御メツセージ発信要
求信号を一時だくわえて、バースト状態判定手段等の高
速データ処理部分とメツセージ処理部等の低速データ処
理部分間のデータ速度変換を行なっている。このため従
来技術のように、シフトレジスタの保持時間による制約
のため状態判定を受けられず制御メツセージを出せない
というようなバーストが生、しることはない。
以−下本発明一の構成を図面に基づいて説明する０第３
図は本発明の構成を示すブロック図である・図中６は高
速記憶手段、７はバースト状態判定手段、８はメモリー
バッファー、９はメツセージ処理部、１０はバースト識
別番号、１１はバースト履歴情報・ １２はバースト状
態情報、１３はバースト状態信号、１４は制御メツセー
ジ、１５はバースト状態検知手段、１６は受信バースト
信号である。１７は制御メツセージ発信要求信号である
・ 高速記憶手段６は、バースト識別番号１０をアドレス情
報として、バースト状態判定手段７で更新されたバース
ト状態情報１２を記憶する。
図は本発明の構成を示すブロック図である・図中６は高
速記憶手段、７はバースト状態判定手段、８はメモリー
バッファー、９はメツセージ処理部、１０はバースト識
別番号、１１はバースト履歴情報・ １２はバースト状
態情報、１３はバースト状態信号、１４は制御メツセー
ジ、１５はバースト状態検知手段、１６は受信バースト
信号である。１７は制御メツセージ発信要求信号である
・ 高速記憶手段６は、バースト識別番号１０をアドレス情
報として、バースト状態判定手段７で更新されたバース
ト状態情報１２を記憶する。
バースト状態判定手段７は、高速記憶手段６から、該バ
ーストのバースト履歴情報１１を読み出し、最新のバー
スト状態信号１３によってバースト履歴情報１１を更新
し、もし、その結果制御メツセージ発生に該当すると判
定されれば書き込みパルスを発生してメモリーバッファ
ー８に制御メツセージ発信対象局の局、番号等の制御メ
ツセージ発信要求信号１７を書き込む。一方、更新され
たバースト状態情報１２は、再び高速記憶手段６へ書き
込まれて記憶される。
ーストのバースト履歴情報１１を読み出し、最新のバー
スト状態信号１３によってバースト履歴情報１１を更新
し、もし、その結果制御メツセージ発生に該当すると判
定されれば書き込みパルスを発生してメモリーバッファ
ー８に制御メツセージ発信対象局の局、番号等の制御メ
ツセージ発信要求信号１７を書き込む。一方、更新され
たバースト状態情報１２は、再び高速記憶手段６へ書き
込まれて記憶される。
メツセージ処理部９は、入力可能な状態の時は、メモリ
ーバッファー８が空かどう−かを周期的にチェックして
、もしメモリーバッファー８が空でない場合は、メモリ
ーバッファー８に貯えられている制御メツセージ発信要
求信号１７を読み出して、制御メツセージ１４を作成し
て送出する。
ーバッファー８が空かどう−かを周期的にチェックして
、もしメモリーバッファー８が空でない場合は、メモリ
ーバッファー８に貯えられている制御メツセージ発信要
求信号１７を読み出して、制御メツセージ１４を作成し
て送出する。
第４図は、入力信号波形の一例で、同図（、）はバース
ト識別番号１０を示す・ これはフレームのどの位置に
どのバーストが割り当てられるかを決める回線パターン
に基づいてバースト信号処理装置内で内部処理の目的で
付与される識別番号で、その−例として、８ピツトの局
番号とその局が発生する何番目のバーストであるかを示
す４ピツトのバースト番号によって構成される例を示し
ている。同図（ｂ）はバースト状態信号１３０波形で、
例えば、信号のあるタイミングチルベルがハイレベルの
時ハハーストアリ、ロウレベルの時はバーストなしのよ
うな形でバースト状態の更新に使われる。
ト識別番号１０を示す・ これはフレームのどの位置に
どのバーストが割り当てられるかを決める回線パターン
に基づいてバースト信号処理装置内で内部処理の目的で
付与される識別番号で、その−例として、８ピツトの局
番号とその局が発生する何番目のバーストであるかを示
す４ピツトのバースト番号によって構成される例を示し
ている。同図（ｂ）はバースト状態信号１３０波形で、
例えば、信号のあるタイミングチルベルがハイレベルの
時ハハーストアリ、ロウレベルの時はバーストなしのよ
うな形でバースト状態の更新に使われる。
第５図に、ＴＤＭ人通人通式方式用される本発明の一実
施例として、バーストが検出されない状態かにフレーム
続いたら、制御メツセージとして警報メツセージを送出
する場合を想定して、実際の回路素子を使って本発明を
実施した例を示す〇 図中３６．３７はシフトレジスタ（７４Ｌ８１６４等）
で、３６はバースト識別番号をシフトクロックでシフト
して高速記憶手段であるランダムアクセスメモリー（以
下ＲＡＭという）３６のアドレスとして与える０シフト
レジスタ３７はバーストタイミング信号をシフトして、
タイミング１〜５の内部処理タイミング用パルスを成牛
ずる◇ ４０は、双方向のバスドライバ（７４ＬＳ２４
０等）で、ＲＡＭ３８の入出力のデータラインが分離さ
れている場合は不要である０バ一スト状態判定部３９０
回路として１８はバーストミスの連続フレーム数をカウ
ントするカウンター（７４ＬＳ１６３等）、１９．２０
はフリップフロップ（７４ＬＳ７４Ａ等）、２１〜２６
はＡＮＤゲート、２７．２８はインバータ、２９〜３１
はＯＲゲート、３２は先発優先型（以下ＦＩＦＯという
）メモリーである。
施例として、バーストが検出されない状態かにフレーム
続いたら、制御メツセージとして警報メツセージを送出
する場合を想定して、実際の回路素子を使って本発明を
実施した例を示す〇 図中３６．３７はシフトレジスタ（７４Ｌ８１６４等）
で、３６はバースト識別番号をシフトクロックでシフト
して高速記憶手段であるランダムアクセスメモリー（以
下ＲＡＭという）３６のアドレスとして与える０シフト
レジスタ３７はバーストタイミング信号をシフトして、
タイミング１〜５の内部処理タイミング用パルスを成牛
ずる◇ ４０は、双方向のバスドライバ（７４ＬＳ２４
０等）で、ＲＡＭ３８の入出力のデータラインが分離さ
れている場合は不要である０バ一スト状態判定部３９０
回路として１８はバーストミスの連続フレーム数をカウ
ントするカウンター（７４ＬＳ１６３等）、１９．２０
はフリップフロップ（７４ＬＳ７４Ａ等）、２１〜２６
はＡＮＤゲート、２７．２８はインバータ、２９〜３１
はＯＲゲート、３２は先発優先型（以下ＦＩＦＯという
）メモリーである。
メツセージ処理部としては、マイクロプロセッサ３３を
想定して入出力ポート３４と出力ボート３５でデータの
入出力を行なう例が示しである。
想定して入出力ポート３４と出力ボート３５でデータの
入出力を行なう例が示しである。
内部処理は上記タイεフグパルスト５のタイミングに従
って、第６図のような順序で行なわれる。第６図に示さ
れるように、ＲＡＭ３８は、ＷＥ （ＷＲＩＴＥ ＥＮ
ＡＢＬＥ ）信号の極性によってタイミング１〜４０期
間は読み出し、タイミング５０期間は書き込みモードに
設定され、双方向パスドライバー４０は、ＲＡＭ３８の
読み出し／書き込みのモードに対応してデータの導通方
向を制御する・ バースト識別番号が、シフトレジスタ３６でラッチされ
て、ＲＡＭ３８のアドレスとして与えられると、ＲＡＭ
３８のデータ出力端りには該バーストの履歴情報が読み
出される。今の場合、履歴情報は、カウンター１８の前
回の値と７リツプフロツプ（以下Ｆ／Ｆという）１９の
ステータ、スであり、この前回までの履歴情報はタイミ
ング１で、それぞれカウンター１８、Ｆ／Ｆ１９にセッ
トされるＯ 一方、今回のノく一スト状態信号は、Ｆ／
Ｆ２０でノく一ストタイミング信号によってラッチされ
て、タイミング２でカウンター１８に反映され、もし今
回が「ノ（−ストあり」ならカウンター１８をクリアし
、またもし今回が「バーストなし」ならカウンター１８
のカウンター値を１つ増すＯ カウンター出力はタイミング３でＦ／、Ｆ１９リセット
（Ｓ）端子に入力され、もしカウンター値がＫになると
Ｆ／Ｆ１９をセットし、Ｋ以下ならＦ／Ｆ１９のＱ端子
出力は変わらない。Ｆ／Ｆ１９のＱ端子出力は、タイミ
ング４とＦＩＦＯメモリー３２の入力可能を表わす信号
（ＩＮＰＵＴ ＲＥＡＤＹ ： ＩＲ）でＡＮＤされて
ＦＩＦＯメモリー３２への書き込みパルスとなり、もし
ＦＩＦＯメモリー３２が入力可能（ＦＩＦＯメモリー３
２がいっばいになっていない場合）でＦ／Ｆ１９のＱ端
子出力が７１イレベルならその時のバースト識別番号が
警報発生情報として書き込まれる。ひき続き、タイミン
グ５でカウンター１８とＦ／Ｆ１９のＱ端子出力のステ
ータスは再びＲＡＭ３８に最新の履歴として書き込まれ
、次回のバースト受信時に再び読み出されて同じ過程を
くり返すＯもしＦ／Ｆ １９のＱ端子出力が警報発生を
表わすハイレベルでも、その時ＦＩＦＯメモリー３２が
いっばいでＩＲ端子が入力不可能を示すロウレベルの時
は、Ｆ／Ｆ １９のＱ端子出力は、リセットされないま
ま、タイミング５でＲＡＭ３８に書き込まれるので、次
にＦＩＦＯメモリー３２が入力可能の状態になって警報
情報が書き込まれてＦ／Ｆ １９がリセットされるまで
Ｆ／Ｆ１９のＱ端子出力は毎回保存される・ マイクロプロセッサ３３は、処理中でなく入力可能の状
態のときは、周期的にＦＩＦＯメモリー３２の出力可能
を表わす信号（０ＵＴＰＵＴ ＲＥＡＤＹ：ＯＲ）をチ
ェックして、もしＦＩＦＯメモリー３２のＯＲ端子が、
出力可能（ＦＩＦＯメモリー３２が空でない状態）を示
すハイレベルなら、入出力ボート３４から読み出しパル
スを発生してＦＩＦＯメモリー３２に記憶されている警
報発生情報を取り込んで、警報発生対象局に対する情報
を知る。マイクロプロセッサ３３は、この情報に基づい
て警報メツセージを作成し、出力ボート３５から警報メ
ツセージを送出する。１つのバーストについて警報メツ
セージ処理が終了したら再びＦＩＦＯメモリー３２のＯ
Ｒ端子をチェックする０ ＦＩＦＯメモリー３２は、メツセージ送出要求の発生の
順番を保存したまま制御メツセージを送出する目的で使
用されているが、メモリーノくツフア−としては、先発
優先１（ＦＩＦＯ）のみが使用されるとは限らない。ま
た、上記の例は制御メツセージ発生判定条件、制御メツ
セージの用途、内部タイミングについても特定したを１
んの一例であり、更に複雑な制御メツセージ発生条件に
対しても同様な構成で実現できることは明らかである。
って、第６図のような順序で行なわれる。第６図に示さ
れるように、ＲＡＭ３８は、ＷＥ （ＷＲＩＴＥ ＥＮ
ＡＢＬＥ ）信号の極性によってタイミング１〜４０期
間は読み出し、タイミング５０期間は書き込みモードに
設定され、双方向パスドライバー４０は、ＲＡＭ３８の
読み出し／書き込みのモードに対応してデータの導通方
向を制御する・ バースト識別番号が、シフトレジスタ３６でラッチされ
て、ＲＡＭ３８のアドレスとして与えられると、ＲＡＭ
３８のデータ出力端りには該バーストの履歴情報が読み
出される。今の場合、履歴情報は、カウンター１８の前
回の値と７リツプフロツプ（以下Ｆ／Ｆという）１９の
ステータ、スであり、この前回までの履歴情報はタイミ
ング１で、それぞれカウンター１８、Ｆ／Ｆ１９にセッ
トされるＯ 一方、今回のノく一スト状態信号は、Ｆ／
Ｆ２０でノく一ストタイミング信号によってラッチされ
て、タイミング２でカウンター１８に反映され、もし今
回が「ノ（−ストあり」ならカウンター１８をクリアし
、またもし今回が「バーストなし」ならカウンター１８
のカウンター値を１つ増すＯ カウンター出力はタイミング３でＦ／、Ｆ１９リセット
（Ｓ）端子に入力され、もしカウンター値がＫになると
Ｆ／Ｆ１９をセットし、Ｋ以下ならＦ／Ｆ１９のＱ端子
出力は変わらない。Ｆ／Ｆ１９のＱ端子出力は、タイミ
ング４とＦＩＦＯメモリー３２の入力可能を表わす信号
（ＩＮＰＵＴ ＲＥＡＤＹ ： ＩＲ）でＡＮＤされて
ＦＩＦＯメモリー３２への書き込みパルスとなり、もし
ＦＩＦＯメモリー３２が入力可能（ＦＩＦＯメモリー３
２がいっばいになっていない場合）でＦ／Ｆ１９のＱ端
子出力が７１イレベルならその時のバースト識別番号が
警報発生情報として書き込まれる。ひき続き、タイミン
グ５でカウンター１８とＦ／Ｆ１９のＱ端子出力のステ
ータスは再びＲＡＭ３８に最新の履歴として書き込まれ
、次回のバースト受信時に再び読み出されて同じ過程を
くり返すＯもしＦ／Ｆ １９のＱ端子出力が警報発生を
表わすハイレベルでも、その時ＦＩＦＯメモリー３２が
いっばいでＩＲ端子が入力不可能を示すロウレベルの時
は、Ｆ／Ｆ １９のＱ端子出力は、リセットされないま
ま、タイミング５でＲＡＭ３８に書き込まれるので、次
にＦＩＦＯメモリー３２が入力可能の状態になって警報
情報が書き込まれてＦ／Ｆ １９がリセットされるまで
Ｆ／Ｆ１９のＱ端子出力は毎回保存される・ マイクロプロセッサ３３は、処理中でなく入力可能の状
態のときは、周期的にＦＩＦＯメモリー３２の出力可能
を表わす信号（０ＵＴＰＵＴ ＲＥＡＤＹ：ＯＲ）をチ
ェックして、もしＦＩＦＯメモリー３２のＯＲ端子が、
出力可能（ＦＩＦＯメモリー３２が空でない状態）を示
すハイレベルなら、入出力ボート３４から読み出しパル
スを発生してＦＩＦＯメモリー３２に記憶されている警
報発生情報を取り込んで、警報発生対象局に対する情報
を知る。マイクロプロセッサ３３は、この情報に基づい
て警報メツセージを作成し、出力ボート３５から警報メ
ツセージを送出する。１つのバーストについて警報メツ
セージ処理が終了したら再びＦＩＦＯメモリー３２のＯ
Ｒ端子をチェックする０ ＦＩＦＯメモリー３２は、メツセージ送出要求の発生の
順番を保存したまま制御メツセージを送出する目的で使
用されているが、メモリーノくツフア−としては、先発
優先１（ＦＩＦＯ）のみが使用されるとは限らない。ま
た、上記の例は制御メツセージ発生判定条件、制御メツ
セージの用途、内部タイミングについても特定したを１
んの一例であり、更に複雑な制御メツセージ発生条件に
対しても同様な構成で実現できることは明らかである。
（発明の効果）
以上説明したように、本発明においては、高速でバース
ト状態を判定する手段と判定結果を記憶しておく高速記
憶手段を有し、ノ（−スト状態判定手段からの制御メツ
セージ発信要求信号をメツセージ処理部へ送る前に一時
記憶させておくメモリーバッファーを有しているために
、従来技術におけるようにシフトレジスタの保持時間が
１フレ一ム時間であるために、共通信号処理回路での処
理時間が長くかかると総ての）く−ストについては処理
し切れなくなるというような欠点は全く解消され、扱う
バースト数が増えても、高速メモリーのアドレス、デー
タのビット数の許容範囲内であれば、回路素子を増やす
ことなく対応できるなどの効果を発揮する。ものである
。
ト状態を判定する手段と判定結果を記憶しておく高速記
憶手段を有し、ノ（−スト状態判定手段からの制御メツ
セージ発信要求信号をメツセージ処理部へ送る前に一時
記憶させておくメモリーバッファーを有しているために
、従来技術におけるようにシフトレジスタの保持時間が
１フレ一ム時間であるために、共通信号処理回路での処
理時間が長くかかると総ての）く−ストについては処理
し切れなくなるというような欠点は全く解消され、扱う
バースト数が増えても、高速メモリーのアドレス、デー
タのビット数の許容範囲内であれば、回路素子を増やす
ことなく対応できるなどの効果を発揮する。ものである
。
第１図は、従来装置の構成を示すブロック図第２図は、
第１図の主要信号の波形図、第３図は、本発明の構成を
示すブロック図、第４図は、第３図の主要信号の波形図
、第５図は、本発明の一実施例の回路図、第６図は、第
５図の回路における主要信号を示すタイムチャートＯ１
−１〜１−Ｎ・・・・・・シフトレジスタ１〜Ｎ、２・
・・・・・共通信号処理回路、３−１〜３−Ｎ・・・・
・・バースト情報１〜Ｎ、４−１〜４−Ｎ・・・・・・
シフトクロック１〜Ｎ、５・・・・・・制御メツセージ
、６・・・・・・高速記憶手段、７・・・・・・バース
ト状態判定手段、８・・・・・・メモリーバッファー、
９・山・・メツセージ処理部、１０・・・・・バースト
識別番号、１１・・・・・・バースト履歴情報、１２・
・・・・・バースト状態情報、１３・・・・・・バース
ト状態信号、 １４・・・・・・制御メツセージ、１５
・・・・・・バースト状態検知手段、１６・・・・・・
受信バースト信号、１７・・・・・・制御メツセージ発
信要求信号、１８・・・・・・カウンター、 １９．２
０・・・・・・フリップフロップ、２１〜２６・・・・
・・ＡＮＤゲート、２７．２８・・・・・・インバータ
、 ２９〜３１・・・・・・ＯＲゲート、３２・・・・
・・先発優先型（ＦＩＦＯ）メモリー、３３・・・・・
マイクロプロセッサ、３４・・・・・・入出力ボート、
３５・・・・・・出力ポート、 ３６．３７・・・・・
・シフトレジスタ、３８・・・・・・ＲＡＭ、３９・・
・・・・バースト状態判定部、 ４０・・・・・・双方
向バスドライバ 第１図 第 ２ 図 Ｃｂ） シフトクロック 第３ 図 第 ４ 図 （ｂ） バースト双ち神２テ 第５図
第１図の主要信号の波形図、第３図は、本発明の構成を
示すブロック図、第４図は、第３図の主要信号の波形図
、第５図は、本発明の一実施例の回路図、第６図は、第
５図の回路における主要信号を示すタイムチャートＯ１
−１〜１−Ｎ・・・・・・シフトレジスタ１〜Ｎ、２・
・・・・・共通信号処理回路、３−１〜３−Ｎ・・・・
・・バースト情報１〜Ｎ、４−１〜４−Ｎ・・・・・・
シフトクロック１〜Ｎ、５・・・・・・制御メツセージ
、６・・・・・・高速記憶手段、７・・・・・・バース
ト状態判定手段、８・・・・・・メモリーバッファー、
９・山・・メツセージ処理部、１０・・・・・バースト
識別番号、１１・・・・・・バースト履歴情報、１２・
・・・・・バースト状態情報、１３・・・・・・バース
ト状態信号、 １４・・・・・・制御メツセージ、１５
・・・・・・バースト状態検知手段、１６・・・・・・
受信バースト信号、１７・・・・・・制御メツセージ発
信要求信号、１８・・・・・・カウンター、 １９．２
０・・・・・・フリップフロップ、２１〜２６・・・・
・・ＡＮＤゲート、２７．２８・・・・・・インバータ
、 ２９〜３１・・・・・・ＯＲゲート、３２・・・・
・・先発優先型（ＦＩＦＯ）メモリー、３３・・・・・
マイクロプロセッサ、３４・・・・・・入出力ボート、
３５・・・・・・出力ポート、 ３６．３７・・・・・
・シフトレジスタ、３８・・・・・・ＲＡＭ、３９・・
・・・・バースト状態判定部、 ４０・・・・・・双方
向バスドライバ 第１図 第 ２ 図 Ｃｂ） シフトクロック 第３ 図 第 ４ 図 （ｂ） バースト双ち神２テ 第５図
Claims (1)
- 時分割多重通信システムの受信バースト信月の受信状態
を常時監視し、受信バースト信号の受信状態を判定した
結果によりバースト信号の発信局に対し、制御メツセー
ジを送出する機能を具備したバースト監視装置であって
、各受信バースト信号のバースト状態を検知してノ（−
スト状態信号を発生するバースト状態検知手段と、該バ
ースト状態検知手段からのバースト状態信態情報を得る
と共に制御メツセージを発すべきか否かを判定したうえ
で必要な場合に制御メツセージ発信要求信号を発生する
バースト状態判定手段と、前記バースト状態情報を各バ
ーストに付与されたバースト識別番号を索引として記憶
し次回の当該バースト受信時にバースト履歴情報として
読み出される高速記憶手段と、前記バースト状態判定手
段からの制御メツセージ発信要求信号と当該バーストの
バースト識別番号とを一時記憶させておくメモリーバッ
ファーと、該メモリーバッファーから制御メツセージ発
信要求信号とバースト識別番号とを取り出して、当該バ
ースト状態に応じた制御メツセージを発生するメツセー
ジ処理部とからなる高速バースト信号監視装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032575A JPS60178738A (ja) | 1984-02-24 | 1984-02-24 | 高速バ−スト信号監視装置 |
| DE8585101935T DE3567560D1 (en) | 1984-02-24 | 1985-02-22 | High-speed burst signal monitoring device |
| EP85101935A EP0154264B1 (en) | 1984-02-24 | 1985-02-22 | High-speed burst signal monitoring device |
| AU39064/85A AU567270B2 (en) | 1984-02-24 | 1985-02-22 | High-speed burst signal monitoring device |
| CA000474910A CA1229185A (en) | 1984-02-24 | 1985-02-22 | High-speed burst signal monitoring device |
| US06/704,287 US4635247A (en) | 1984-02-24 | 1985-02-22 | High-speed burst signal monitoring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032575A JPS60178738A (ja) | 1984-02-24 | 1984-02-24 | 高速バ−スト信号監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178738A true JPS60178738A (ja) | 1985-09-12 |
| JPH0254980B2 JPH0254980B2 (ja) | 1990-11-26 |
Family
ID=12362682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032575A Granted JPS60178738A (ja) | 1984-02-24 | 1984-02-24 | 高速バ−スト信号監視装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4635247A (ja) |
| EP (1) | EP0154264B1 (ja) |
| JP (1) | JPS60178738A (ja) |
| AU (1) | AU567270B2 (ja) |
| CA (1) | CA1229185A (ja) |
| DE (1) | DE3567560D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1232986A (en) * | 1984-04-16 | 1988-02-16 | Toshinori Hotta | Supervising and controlling system for a communication station in a tdma communication system |
| JPS612435A (ja) * | 1984-06-14 | 1986-01-08 | Nec Corp | 受信位置予測装置 |
| US5303393A (en) * | 1990-11-06 | 1994-04-12 | Radio Satellite Corporation | Integrated radio satellite response system and method |
| US5455823A (en) * | 1990-11-06 | 1995-10-03 | Radio Satellite Corporation | Integrated communications terminal |
| AU2344192A (en) * | 1991-07-17 | 1993-02-23 | Tutankhamon Electronics | Network monitor and test apparatus |
| US5689245A (en) * | 1992-10-19 | 1997-11-18 | Radio Satellite Corporation | Integrated communications terminal |
| JPH07212334A (ja) * | 1994-01-13 | 1995-08-11 | Fujitsu Ltd | バースト伝送装置及びバースト伝送システム |
| US5579319A (en) * | 1994-09-22 | 1996-11-26 | Motorola, Inc. | Receiver path selection based on burst-type in a time division multiple access receiver |
| ES2124023T3 (es) | 1994-10-14 | 1999-01-16 | United Parcel Service Inc | Sistema de seguimiento de paquetes multifase. |
| TW362178B (en) * | 1997-01-30 | 1999-06-21 | Nxp Bv | Electronic apparatus |
| US6094735A (en) * | 1998-08-03 | 2000-07-25 | Lucent Technologies Inc. | Speed-signaling testing for integrated circuits |
| US6510174B1 (en) * | 1999-11-30 | 2003-01-21 | Nokia Corporation | Apparatus, and associated method, for facilitating setting of link parameters to improve communication qualities in a radio communication system |
| US9779435B2 (en) | 2012-01-11 | 2017-10-03 | United Parcel Service Of America, Inc. | Systems, methods, and computer program products for mobile processing of package shipment orders at a point of sale |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3654395A (en) * | 1969-10-15 | 1972-04-04 | Communications Satellite Corp | Synchronization of tdma space division satellite system |
| US3824548A (en) * | 1973-01-15 | 1974-07-16 | Us Navy | Satellite communications link monitor |
| US4228538A (en) * | 1977-12-15 | 1980-10-14 | Harris Corporation | Real-time adaptive power control in satellite communications systems |
| US4397018A (en) * | 1979-10-17 | 1983-08-02 | Ibm Corporation | Baton passing method and apparatus for maintaining synchronization in a TDMA satellite communication system |
| US4408322A (en) * | 1980-11-07 | 1983-10-04 | Satellite Business Systems | Method and apparatus for measuring signal to noise ratio in a TDMA communications system |
-
1984
- 1984-02-24 JP JP59032575A patent/JPS60178738A/ja active Granted
-
1985
- 1985-02-22 US US06/704,287 patent/US4635247A/en not_active Expired - Lifetime
- 1985-02-22 DE DE8585101935T patent/DE3567560D1/de not_active Expired
- 1985-02-22 EP EP85101935A patent/EP0154264B1/en not_active Expired
- 1985-02-22 AU AU39064/85A patent/AU567270B2/en not_active Ceased
- 1985-02-22 CA CA000474910A patent/CA1229185A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| AU3906485A (en) | 1985-09-05 |
| EP0154264A3 (en) | 1986-03-19 |
| DE3567560D1 (en) | 1989-02-16 |
| AU567270B2 (en) | 1987-11-12 |
| JPH0254980B2 (ja) | 1990-11-26 |
| CA1229185A (en) | 1987-11-10 |
| EP0154264B1 (en) | 1989-01-11 |
| US4635247A (en) | 1987-01-06 |
| EP0154264A2 (en) | 1985-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7801173B2 (en) | Communication message conversion apparatus and communication message conversion method | |
| US4441162A (en) | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium | |
| US5377189A (en) | Hybrid data communications systems | |
| CA2056644C (en) | Interprocessor switching network | |
| US6414961B1 (en) | ATM switching with virtual circuit FIFO buffers | |
| JPH06197130A (ja) | 高速パケット交換装置およびデータパケットの経路指定方法 | |
| JPH021671A (ja) | パケット交換機の負荷制御方式 | |
| US4586175A (en) | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals | |
| US5208809A (en) | Communication network node | |
| JPS60178738A (ja) | 高速バ−スト信号監視装置 | |
| EP0203111A1 (en) | DISTRIBUTED PACKAGE BROKERING SYSTEM. | |
| JPS6365177B2 (ja) | ||
| JPH027743A (ja) | データ・パケット・スイッチング装置 | |
| JPH0720122B2 (ja) | リング型伝送路を用いたパケット通信システム | |
| US4191941A (en) | Switch matrix for data transfers | |
| EP0419750B1 (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| US20040133710A1 (en) | Dynamic configuration of a time division multiplexing port and associated direct memory access controller | |
| US4930103A (en) | Data transmission method in a digital transmission network and apparatus for implimenting same | |
| JPH0831877B2 (ja) | パケツトスイツチ | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| EP0461816B1 (en) | Communication network node used for network interconnection | |
| JPS60245339A (ja) | パケツト交換制御方式 | |
| RU1815646C (ru) | Система дл обмена информацией | |
| JPS63287143A (ja) | 送信バッファ制御方式 | |
| JPH086912A (ja) | プロセッサ間通信方法及び装置 |