JPS60174069A - ブリツジインバ−タ回路 - Google Patents
ブリツジインバ−タ回路Info
- Publication number
- JPS60174069A JPS60174069A JP59012822A JP1282284A JPS60174069A JP S60174069 A JPS60174069 A JP S60174069A JP 59012822 A JP59012822 A JP 59012822A JP 1282284 A JP1282284 A JP 1282284A JP S60174069 A JPS60174069 A JP S60174069A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- transistor
- transistors
- parallel
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、直流電力を所望周波数の交流電力に変換する
ためのブリッジインバータ回路に関するものであり、更
に詳しくは、高効率にして、小形。
ためのブリッジインバータ回路に関するものであり、更
に詳しくは、高効率にして、小形。
軽量なブリッジインバータ回路を得るための改良に関す
るものである。
るものである。
一般に、直流電源から交流電圧を得るために、半導体ス
イッチを用いて負荷に印加する電圧の極性を反転させて
交流電圧を発生する上述のブリッジインバータ回路が用
いられているＯかかるブリッジインバータ回路において
は、駆動回路の出力で制御される半導体スイッチを直流
電源と負荷の間でブリッジ状に接続し、ブリッジを構成
する対角の半導体スイッチ対を交互にオン・オフさせ負
荷の両端に交流電圧を発生させている。
イッチを用いて負荷に印加する電圧の極性を反転させて
交流電圧を発生する上述のブリッジインバータ回路が用
いられているＯかかるブリッジインバータ回路において
は、駆動回路の出力で制御される半導体スイッチを直流
電源と負荷の間でブリッジ状に接続し、ブリッジを構成
する対角の半導体スイッチ対を交互にオン・オフさせ負
荷の両端に交流電圧を発生させている。
かかるブリッジインバータ回路の従来例を第１図に示す
。第１図では半導体スイッチとしてトランジスタを用い
た。
。第１図では半導体スイッチとしてトランジスタを用い
た。
同図に示す回路は、トランジスタ２、トランジスタ３か
ら成るトランジスタ対とトランジスタ４゜トランジスタ
５から成るトランジスタ対を交互にオン・オフさせ、負
荷６の両端に直流電源１の直流電圧を交互に印加するこ
とにより交流電圧を発生する。
ら成るトランジスタ対とトランジスタ４゜トランジスタ
５から成るトランジスタ対を交互にオン・オフさせ、負
荷６の両端に直流電源１の直流電圧を交互に印加するこ
とにより交流電圧を発生する。
この種の回路では半導体スイッチのターンオンあるいは
ターンオフ時に電圧と電流の交差する期間があり、スイ
ッチング損失を生じる。このスイッチング損失は半導体
スイッチのターンオン時間あるいはターンオフ時間によ
って左右される。
ターンオフ時に電圧と電流の交差する期間があり、スイ
ッチング損失を生じる。このスイッチング損失は半導体
スイッチのターンオン時間あるいはターンオフ時間によ
って左右される。
出力容量を増加するために半導体スイッチに電流容！の
大きいものを使う場合には、一般にターンオン時間、タ
ーンオフ時間の長いものしか得られず、スイッチング損
失が大きくなって発熱量が増すため、半導体スイッチを
冷却するための冷却フィンが大形化し、小形軽量化がで
きず、又、効率が低いという問題点がある。
大きいものを使う場合には、一般にターンオン時間、タ
ーンオフ時間の長いものしか得られず、スイッチング損
失が大きくなって発熱量が増すため、半導体スイッチを
冷却するための冷却フィンが大形化し、小形軽量化がで
きず、又、効率が低いという問題点がある。
また、この種の回路の動作周波数は半導体スイッチのタ
ーンオン時間、蓄積時間、下降時間による制限を受け、
現在の大容量の半導体スイッチでは特性の良いものが得
られず、高周波で動作できないという欠点も有していた
。
ーンオン時間、蓄積時間、下降時間による制限を受け、
現在の大容量の半導体スイッチでは特性の良いものが得
られず、高周波で動作できないという欠点も有していた
。
本発明は、上述の如き従来技術の問題点および欠点を除
去するためになされたものであり、従って本発明の目的
は、スイッチング損失の軽減を図って小形化、軽量化を
可能とし、しかも高周波で動作可能なブリッジインバー
タ回路を提供することにある０ 〔発明の要点〕 本発明の要点は、ブリッジインバータ回路において、各
半導体スイッチ対における何れかの半導体スイッチにス
イッチング速度の速い半導体スイッチを並列に付加し、
このスイセチに回路のスイッチング動作を分担させてス
イッチング損失の軽、 減を図った点にある〇 〔発明の実施例〕 次に図を参照して本発明の一実施例を説明する。
去するためになされたものであり、従って本発明の目的
は、スイッチング損失の軽減を図って小形化、軽量化を
可能とし、しかも高周波で動作可能なブリッジインバー
タ回路を提供することにある０ 〔発明の要点〕 本発明の要点は、ブリッジインバータ回路において、各
半導体スイッチ対における何れかの半導体スイッチにス
イッチング速度の速い半導体スイッチを並列に付加し、
このスイセチに回路のスイッチング動作を分担させてス
イッチング損失の軽、 減を図った点にある〇 〔発明の実施例〕 次に図を参照して本発明の一実施例を説明する。
［２図は本発明の一実施例を示す回路図である。
同図において、第１図におけるのと同一のものは同一の
符号または記号を付して表示する。また半導体スイッチ
としてはトランジスタを用いた場合を示している。
符号または記号を付して表示する。また半導体スイッチ
としてはトランジスタを用いた場合を示している。
第２図において、トランジスタ１２．１３としてはトラ
ンジスタ３．４よりスイッチング速度が速くかつオン電
圧の高いものを使用する。
ンジスタ３．４よりスイッチング速度が速くかつオン電
圧の高いものを使用する。
一般にスイッチング速度が速くなるにつれて、オン電圧
は高くなる傾向にある。トランジスタ２、トランジスタ
３、トランジスタ１３で構成されるトランジスタ対につ
いて回路動作を説明する。
は高くなる傾向にある。トランジスタ２、トランジスタ
３、トランジスタ１３で構成されるトランジスタ対につ
いて回路動作を説明する。
まず、トランジスタ２に図示せざる駆動回路から駆動信
号を供給するとトランジスタ２は導通状態となる。トラ
ンジスタ２が一全に導通した後、トランジスタ１３に駆
動信号を与えると直流電源１の電圧が負荷６に印加され
尿。この時、トランジスタ２、トランジスタ１３には過
渡的に上昇する電流が流れるが、電源電圧以後から導通
するトランジスタ１３が分担するために、電流と電圧の
積であるスイッチング損失は主にトランジスタ１３で生
じる。
号を供給するとトランジスタ２は導通状態となる。トラ
ンジスタ２が一全に導通した後、トランジスタ１３に駆
動信号を与えると直流電源１の電圧が負荷６に印加され
尿。この時、トランジスタ２、トランジスタ１３には過
渡的に上昇する電流が流れるが、電源電圧以後から導通
するトランジスタ１３が分担するために、電流と電圧の
積であるスイッチング損失は主にトランジスタ１３で生
じる。
トランジスタ１３が完全に導通した直後にトランジスタ
３に駆動信号を与えると、トランジスタ１３に流れてい
た電流がオン電圧の低いトランジスタ３に移る。以後、
負荷への電力供給は直流電源１、トランジスタ２、負荷
６、トランジスタ３の経路で行なわれる。
３に駆動信号を与えると、トランジスタ１３に流れてい
た電流がオン電圧の低いトランジスタ３に移る。以後、
負荷への電力供給は直流電源１、トランジスタ２、負荷
６、トランジスタ３の経路で行なわれる。
次に、直流電１１から負荷６への供給電力をしゃ断する
時には、トランジスタ３を先にしゃ断し、電流がトラン
ジスタ１３に移りきった直後にトランジスタ１３をしゃ
断し、トランジスタ１３によりスイッチングを行なうの
でスイッチング損失は主にトランジスタ１３で生じるｏ
トランジスタ１３のしゃ後後、トランジスタ２をしゃ
断する。トランジスタ２には電流は流れていないためス
イッチング損失は生じない。
時には、トランジスタ３を先にしゃ断し、電流がトラン
ジスタ１３に移りきった直後にトランジスタ１３をしゃ
断し、トランジスタ１３によりスイッチングを行なうの
でスイッチング損失は主にトランジスタ１３で生じるｏ
トランジスタ１３のしゃ後後、トランジスタ２をしゃ
断する。トランジスタ２には電流は流れていないためス
イッチング損失は生じない。
以上が半サイクルの動作である。次の半サイクルの動作
はトランジスタ４、トランジスタ１２、トランジスタ５
で構成されるトランジスタ対により行なう。
はトランジスタ４、トランジスタ１２、トランジスタ５
で構成されるトランジスタ対により行なう。
まず、トランジスタ１２が並列に接続されていないトラ
ンジスタ５を導通させる。次にトランジスタ１２を導通
させ、直流電源１の電圧を負荷６に印加する。トランジ
スタ１２、負荷６、トランジスタ５には過渡的に上昇す
る電流が流れる。スイッチング動作は後で導通するトラ
ンジスタ１２が行なうため、電流と電圧の積であるスイ
ッチング損失は主Ｋ）ランジスタ１２で生じる。トラン
ジスタ１２が完全に導通した直後にトランジスタ４に駆
動信号を与えるとトランジスタ１２に流れていた電流が
オン電圧の低いトランジスタ４に移る◇負荷６への電力
供給は直流電源−１、トランジスタ４、負荷６、トラン
ジスタ５のルートで行なわれる。流れている電流をしゃ
断する時は、前の半サイクルと同様、スイッチング速度
の速い′トランジスタ１２が並列に接続されている方の
トランジスタ４をまずしゃ断し、電流がトランジスタ４
からトランジスタ１２へ移りきった直後にトランジスタ
１２をしゃ断し、これに、より電流のスイッチングを行
なう。トランジスタ・１２が完全にしゃ断した後にトラ
ンジスタ５をしゃ断し、後の半サイクルが終了する。
ンジスタ５を導通させる。次にトランジスタ１２を導通
させ、直流電源１の電圧を負荷６に印加する。トランジ
スタ１２、負荷６、トランジスタ５には過渡的に上昇す
る電流が流れる。スイッチング動作は後で導通するトラ
ンジスタ１２が行なうため、電流と電圧の積であるスイ
ッチング損失は主Ｋ）ランジスタ１２で生じる。トラン
ジスタ１２が完全に導通した直後にトランジスタ４に駆
動信号を与えるとトランジスタ１２に流れていた電流が
オン電圧の低いトランジスタ４に移る◇負荷６への電力
供給は直流電源−１、トランジスタ４、負荷６、トラン
ジスタ５のルートで行なわれる。流れている電流をしゃ
断する時は、前の半サイクルと同様、スイッチング速度
の速い′トランジスタ１２が並列に接続されている方の
トランジスタ４をまずしゃ断し、電流がトランジスタ４
からトランジスタ１２へ移りきった直後にトランジスタ
１２をしゃ断し、これに、より電流のスイッチングを行
なう。トランジスタ・１２が完全にしゃ断した後にトラ
ンジスタ５をしゃ断し、後の半サイクルが終了する。
このように、対角位置にあるトランジスタ２゜３（トラ
ンジスタ４，５）のうちどちらか一方にトランジスタ２
，３，４．５よりもスイッチング速度の速いトランジス
タを並列に接続し、スイッチング時のみスイッチング速
度の速いトランジスタを動作させ、主電流は他のトラン
ジスタに流すことにより、スイッチング損失が減少し、
効率が大幅に向上するとともに、階動フィンが小形化し
、大幅な小形・軽量化が図れる。
ンジスタ４，５）のうちどちらか一方にトランジスタ２
，３，４．５よりもスイッチング速度の速いトランジス
タを並列に接続し、スイッチング時のみスイッチング速
度の速いトランジスタを動作させ、主電流は他のトラン
ジスタに流すことにより、スイッチング損失が減少し、
効率が大幅に向上するとともに、階動フィンが小形化し
、大幅な小形・軽量化が図れる。
第２図ではトランジスタ３，４にスイッチング速度の速
いトランジスタ１２．１３を並列に゛接続しているが、
トランジスタ２，５．）ランジスタ２．４．）ランジス
タ３，５のいずれの組にスイッチング速度の速いトラン
ジスタ１２．１３を並列に接続した場合でも同様の効果
が得られることは明らかである。
いトランジスタ１２．１３を並列に゛接続しているが、
トランジスタ２，５．）ランジスタ２．４．）ランジス
タ３，５のいずれの組にスイッチング速度の速いトラン
ジスタ１２．１３を並列に接続した場合でも同様の効果
が得られることは明らかである。
第３図に各トランジスタの駆動信号波形を示す。
同図において、トランジスタ２の駆動信１０パルス幅が
最大であり、そのパルス幅の範囲内にトランジスタ１３
の駆動信号のパルス幅が納まり、更にそのパルス幅の範
囲内にトランジスタ３の駆動信号のパルス幅が位置して
いることが認められるであろう。これにより、導通に際
してハ、トランジスタ２，１３．３の順に、またしゃ断
に際しては、トランジスタ３，１３．２の順に、それぞ
れ行なわれることが容易に理解されるであろう。
最大であり、そのパルス幅の範囲内にトランジスタ１３
の駆動信号のパルス幅が納まり、更にそのパルス幅の範
囲内にトランジスタ３の駆動信号のパルス幅が位置して
いることが認められるであろう。これにより、導通に際
してハ、トランジスタ２，１３．３の順に、またしゃ断
に際しては、トランジスタ３，１３．２の順に、それぞ
れ行なわれることが容易に理解されるであろう。
トランジスタ５，１２．４についても全く同様のことが
云える０ 第４図に［３図に示した駆動信号波形を実現するための
信号回路を示す０また第５図に第４図の各部信号波形を
示す。
云える０ 第４図に［３図に示した駆動信号波形を実現するための
信号回路を示す０また第５図に第４図の各部信号波形を
示す。
これらの図において、発振器２０の出力Ｐは単安定マル
チバイブレータ２１．２２．２３及び双安定マルチバイ
ブレータ２４に対する共通のトリガ出力である。単安定
マルチバイブレータ２１゜２２．２３各々の出力パルス
幅ｌ１１１ｙ Ｔ２ ｔ ’ｒａがＴＩ ＞Ｔ２ ＞Ｔ
３の関係と゛なるよう←各バイブレータを構成する。単
安定マルチバイブレータ２２．２３の出力は各々積分回
路２５ 、２６により波形整形される。積分回路２５の
時定数Ｒ１ａ ｃｌは積分回路２６の時定数Ｒ２ｅ ｃ
ｌより小さく設定し、スレツシエホールドレベルを有す
る次段のアンド回路の一方の入力とする。半サイクルご
とにオン、オフパルスを出力する双安定マルチバイブレ
ータ２４の出力Ｑ、Ｑを次段の前記アンド回路の他の入
力とすることにより、゛第５図に示すような駆動信号波
形が得られることは容易に理解されるであろう。
チバイブレータ２１．２２．２３及び双安定マルチバイ
ブレータ２４に対する共通のトリガ出力である。単安定
マルチバイブレータ２１゜２２．２３各々の出力パルス
幅ｌ１１１ｙ Ｔ２ ｔ ’ｒａがＴＩ ＞Ｔ２ ＞Ｔ
３の関係と゛なるよう←各バイブレータを構成する。単
安定マルチバイブレータ２２．２３の出力は各々積分回
路２５ 、２６により波形整形される。積分回路２５の
時定数Ｒ１ａ ｃｌは積分回路２６の時定数Ｒ２ｅ ｃ
ｌより小さく設定し、スレツシエホールドレベルを有す
る次段のアンド回路の一方の入力とする。半サイクルご
とにオン、オフパルスを出力する双安定マルチバイブレ
ータ２４の出力Ｑ、Ｑを次段の前記アンド回路の他の入
力とすることにより、゛第５図に示すような駆動信号波
形が得られることは容易に理解されるであろう。
以上説明したように、大電流を流す大電力半導体スイッ
チは上昇時間、下降時間が大きいのでこれらに起因する
損失が大きく、効率が低下するとともに、半導体スイッ
チ冷却用フィンが大形化し、小形、軽量化が困難である
という問題があった。
チは上昇時間、下降時間が大きいのでこれらに起因する
損失が大きく、効率が低下するとともに、半導体スイッ
チ冷却用フィンが大形化し、小形、軽量化が困難である
という問題があった。
一般にスイッチングの速い高耐圧の大電力半導体スイッ
チはオン電圧が高く、主電流による損失が大きくなる。
チはオン電圧が高く、主電流による損失が大きくなる。
そこで、本発明では、大電力半導体スイッチに並列にス
イッチング速度の速い半導体スイッチを接続し、過渡的
なスイッチングをスイッチング速度の速い半導体スイッ
チで行ない、大電力半導体スイッチはスイッチングを行
なわず、そこには主電流を流すようにして上記問題点の
解消を図った。
イッチング速度の速い半導体スイッチを接続し、過渡的
なスイッチングをスイッチング速度の速い半導体スイッ
チで行ない、大電力半導体スイッチはスイッチングを行
なわず、そこには主電流を流すようにして上記問題点の
解消を図った。
ここに用いる大電力半導体スイッチにはオン電圧が低く
、スイッチング速度の遅いものでよい。
、スイッチング速度の遅いものでよい。
また、並列に接続するスイッチング速度の速い半導体ス
イッチは過渡的なスイッチング動作を行なうだけで、主
電流は流さないため許容損失の小さな半導体スイッチを
用いれば十分である。並列に接続するスイッチング速度
の速い半導体スイッチとしては、そのスイッチング速度
が速ければ速いほど損失が小さくでき、小容量の半導体
スイッチでよい。スイッチング速度の速い半導体スイッ
チとしてはＦＢＴ、ＳＩＴ等も使用可能であることは言
うまでもない。
イッチは過渡的なスイッチング動作を行なうだけで、主
電流は流さないため許容損失の小さな半導体スイッチを
用いれば十分である。並列に接続するスイッチング速度
の速い半導体スイッチとしては、そのスイッチング速度
が速ければ速いほど損失が小さくでき、小容量の半導体
スイッチでよい。スイッチング速度の速い半導体スイッ
チとしてはＦＢＴ、ＳＩＴ等も使用可能であることは言
うまでもない。
このように、スイッチング電流をスイッチング速度の速
い半導体スイッチに、主電流を大電力半導体スイッチに
それぞれ流すことによりスイッチング損失を減少できる
ため、本発、明によるインバータ回路は効率が向上し、
冷却フィンも小形化する。本発明は特に大容量の電力変
換を行なう高効率で小形、軽量なブリッジインバータ回
路に適用して有効である。
い半導体スイッチに、主電流を大電力半導体スイッチに
それぞれ流すことによりスイッチング損失を減少できる
ため、本発、明によるインバータ回路は効率が向上し、
冷却フィンも小形化する。本発明は特に大容量の電力変
換を行なう高効率で小形、軽量なブリッジインバータ回
路に適用して有効である。
第１図は従来のブリッジインバータ回路を示す回路図、
第２図は本発明の一実施例を示す回路図、第３図は第２
図に示したブリッジインバータ回路に対する駆動信号例
を示した波形図、第４図は前記駆動信号を発生する信号
回路の一例を示す回路図、第５図は第４図の各部信号波
形を示す波形図、である。 符号説明 １・・・・・・直流電源、２・・・：・・第１のトラン
ジスタ、３・・・・・・第２のトランジスタ、４・・・
・・・第３のトランジスタ、５・・・・・・第４のトラ
ンジスタ、６・・・・・・負荷、１２．１３・・・・・
・スイッチング速度の速いトランジスタ（ＦＩＴ、ＳＩ
Ｔ等）、２０・・・・・・発振器、２１．２２，２３・
・・・・・単安定マルチバイブレータ、２４・・・・・
・双安定マルチバイブレータ、２５，２６・・・・・・
積分回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 １ 図 第 ２ 図 １ｊＥ３図
第２図は本発明の一実施例を示す回路図、第３図は第２
図に示したブリッジインバータ回路に対する駆動信号例
を示した波形図、第４図は前記駆動信号を発生する信号
回路の一例を示す回路図、第５図は第４図の各部信号波
形を示す波形図、である。 符号説明 １・・・・・・直流電源、２・・・：・・第１のトラン
ジスタ、３・・・・・・第２のトランジスタ、４・・・
・・・第３のトランジスタ、５・・・・・・第４のトラ
ンジスタ、６・・・・・・負荷、１２．１３・・・・・
・スイッチング速度の速いトランジスタ（ＦＩＴ、ＳＩ
Ｔ等）、２０・・・・・・発振器、２１．２２，２３・
・・・・・単安定マルチバイブレータ、２４・・・・・
・双安定マルチバイブレータ、２５，２６・・・・・・
積分回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 １ 図 第 ２ 図 １ｊＥ３図
Claims (1)
- １）第１の半導体スイッチと［２の半導体スイッチの間
に負荷を接続して感る回路を直流電源に並列に接続し、
上記第１の半導体スイッチと上記直流電源との接続点と
上記第２の半導体スイッチと上記負荷との接続点との間
に第３の半導体スイッチを、上記第１の半導体スイッチ
と上記負荷とのｉ読点と上記第２の半導体スイッチと上
記直流電源との接続点との間に第４の半導体スイッチを
それぞれ接続し、上記第１．第２の半導体スイッチ対、
上記第３．第４の半導体スイッチ対を交互に導通、しゃ
断し、上記負可に交流電圧を印加するようにしたブリッ
ジインバータ回路において、上記＃！１．ｌＩ２の半導
体スイッチのいずれか一方及び上記第３．第４の半導体
スイッチのいずれか一方に上記第１．第２．第３．第４
の各半導体スイッチよりスイッチング速度の速い高速の
半導体スイッチを並列に接続し、上記半導体スイッチ対
を導通する際は上記高速の半導体スイッチが並列に接続
されていない上記半導体スイッチ、上記高速の半導体ス
イッチ、上記高速の半導体スイッチが並列に接続されて
いる上記半導体スイッチの順に導通し、しゃ断時には上
記高速の半導体スイツ〜チが並列に接続されている上記
半導体スイッチ、上記高速の半導体スイッチ、上記高速
の半導体スイッチが並列に接続されていない上記半導体
スイッチの順にしゃ断するようにしたことを特徴とする
ブリッジインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012822A JPS60174069A (ja) | 1984-01-28 | 1984-01-28 | ブリツジインバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012822A JPS60174069A (ja) | 1984-01-28 | 1984-01-28 | ブリツジインバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174069A true JPS60174069A (ja) | 1985-09-07 |
| JPH0410317B2 JPH0410317B2 (ja) | 1992-02-24 |
Family
ID=11816074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59012822A Granted JPS60174069A (ja) | 1984-01-28 | 1984-01-28 | ブリツジインバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174069A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0284021A2 (en) * | 1987-03-24 | 1988-09-28 | Zaidan Hojin Handotai Kenkyu Sinkokai | PWM power converter |
| US6208541B1 (en) | 1999-07-05 | 2001-03-27 | Tdk Corporation | PWM inverter apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160233209A1 (en) * | 2013-11-26 | 2016-08-11 | Sharp Kabushiki Kaisha | Semiconductor device |
-
1984
- 1984-01-28 JP JP59012822A patent/JPS60174069A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0284021A2 (en) * | 1987-03-24 | 1988-09-28 | Zaidan Hojin Handotai Kenkyu Sinkokai | PWM power converter |
| US5021936A (en) * | 1987-03-24 | 1991-06-04 | Zaidan Hojin Handotai Kenkyu Sinkokai | PWM power converter using mixed bipolar and static induction transistors |
| US6208541B1 (en) | 1999-07-05 | 2001-03-27 | Tdk Corporation | PWM inverter apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410317B2 (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711315B2 (ja) | スイッチング電源装置 | |
| KR910000543B1 (ko) | Pwm 전력변환장치 | |
| JP2979923B2 (ja) | 半導体装置 | |
| JPS62501393A (ja) | 並列接続された半導体スイッチ素子を動作させる方法 | |
| US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
| US4095128A (en) | Push-pull switching circuit with minority carrier storage delay | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| EP0473192B1 (en) | A circuit for reducing resonance voltage | |
| JPH05211776A (ja) | インバータ | |
| JPS6249827B2 (ja) | ||
| JPS60174069A (ja) | ブリツジインバ−タ回路 | |
| JPS63262062A (ja) | インバ−タの主回路 | |
| JPH06165511A (ja) | インバータ回路 | |
| US4105957A (en) | Full wave bridge power inverter | |
| Dewan et al. | Microprocessor-based optimum control for four-quadrant chopper | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP4074991B2 (ja) | 交流−交流電力変換装置 | |
| JPH0638507A (ja) | 電力変換装置 | |
| JPS60144143A (ja) | 直流電圧変換回路 | |
| JPH07163137A (ja) | 並列接続ｉｇｂｔのゲート駆動回路 | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JPS62285676A (ja) | 電力変換装置 | |
| JP2555621B2 (ja) | インバ−タのエネルギ−回収回路 | |
| JPS625539B2 (ja) | ||
| JPH0645057A (ja) | 誘導加熱用電源 |