JPS6016780A - Character broadcast receiver - Google Patents

Abstract

PURPOSE:To attain pleasant viewing by supervising the state of a synchronizing signal and stopping a CRT display of a character signal when the synchronism is not conducted correctly so as to prevent a deteriorated pattern on a CRT picture tube. CONSTITUTION:A composite video signal from a tuner 1 is given to a data extracting/sampling circuit 5 and a synchronizing signal separating circuit 7 of a character decoder section B. After a sampling output of data is stored once in a buffer memory 6, the data is moved to a display memory 15 and fed further to a video mixing circuit 3 via display control circuit 16. On the other hand, a horizontal synchronizing signal H and a vertical synchronizing signal V subject to synchronism separation are fed to a timing signal generating ciruit 9, from which a timing signal is applied as shown in figure. A CPU 10 supervises the vertical synchronizing signal in this case and if the period is shifted, a signal stopping an output from the display memory 15 is fed from the CPU 10 to the display control circuit 16 so as to stop the display of the character signal on the CRT 4.

Description

【発明の詳細な説明】 く技術分野〉 本発明は、テレビジョン映像信号の垂直帰線消去期間を
利用し、その−水平走査期間を単位長とするデータバケ
ットにより伝送されてくる文字１６号を受信する文字放
送受信機に係り、特には文字信号処理を行っているデコ
ーダ部か、テレビ／コン映像信号と正常に同期をとれな
い場合の文字情報の処理に関する。[Detailed Description of the Invention] [Technical Field] The present invention utilizes the vertical blanking period of a television video signal, and uses the vertical blanking period of a television video signal to process character No. 16 transmitted by a data bucket whose unit length is the horizontal scanning period. The present invention relates to a teletext receiver that receives text broadcasts, and particularly relates to the processing of text information when the decoder unit that processes text signals cannot be properly synchronized with a television/converter video signal.

〈従来技術〉 文字を主体とする簡単な図形を含む文字情報イｃ、標準
方式のテレビジョン信号を有する電波に１Ｆ畳して伝送
し、受信側ではテレビジョン受像機に」。<Prior art> Text information containing simple graphics, mainly text, is transmitted over a 1F radio wave with a standard television signal, and on the receiving side is transmitted to a television receiver.

り上記文字情報を随時受信し、必要に応じてプレビジョ
ン画面上に映し出す文字情報の伝送方式か１ノ１１案さ
れている。このような伝送方式では、従来、−アンテナ
で受信し７′こ映像電波に含まれる文字信号’Ｑ−１’
レビジョ１／受「象機のテコーダ部で抜き出し、それを
処Ｌ１１）Ｉ７て、文字や図形の形でＣＢ、　Ｔに表示
している。There have been 1 to 11 proposals for a method of transmitting character information that receives the above-mentioned character information at any time and displays it on a preview screen as necessary. In such a transmission system, conventionally, the character signal 'Q-1' contained in the video radio waves received by the antenna is
Revision 1/Revision 1: "It is extracted with the decoder part of the elephant machine, processed, and displayed on the CB and T in the form of letters and figures.

吉ころか、これらの文字情報は、映像電波中の１１七直
帰線消去期間の定められた位置に含まれているため、ブ
コーダト！−が、文字信号と正しく同期をとることかで
きなかった場合は、文字信号入力のタイミングかずれて
きて、その文字信号を処理して出力しても、正しい文字
信号出方を作ることができない。とくにタイミングのず
れが限度を越えると、入力データの読み誤りが多くなり
、この場合には、弁筒に乱れ／こ文字画面がＣＲＴに表
示されることＫなる。このような文字表示画面は、視聴
者に不快な思いを強いるこ々になる。Fortunately, these character information are included in the predetermined position of the 117 straight line blanking period in the video radio waves, so it is impossible to read! - If it is not possible to synchronize correctly with the character signal, the timing of the character signal input will shift, and even if the character signal is processed and output, it will not be possible to create the correct character signal output. . In particular, if the timing deviation exceeds a limit, there will be many errors in reading the input data, and in this case, the valve cylinder will be disturbed and the character screen will be displayed on the CRT. Such a character display screen can make viewers feel uncomfortable.

〈１」的〉 （ぐ発明は、同門（，４号の状態を監視し、正しく同１
す（できない間＆：ｊ１、文字信号のＣＲＴ表示を止め
て、不良画１１＋１がＣＲＴ受１象管に表われることを
防ぎ、快適な視聴が行えるようにすることを目的とする
。〈1〉〉 (The invention is based on monitoring the status of No. 4 and correcting the same
The purpose is to stop the display of character signals on the CRT, prevent the defective image 11+1 from appearing on the CRT receiver 1, and enable comfortable viewing.

〈実施例〉 以下、本発明を図面に示す一実施例に基づいて詳絹に説
明する。<Example> Hereinafter, the present invention will be explained in detail based on an example shown in the drawings.

第１図はこの実施例の回路図である。この実施例の文字
放送受信機は、通常のテレビジョン受信部Ａと文字放送
デコーダ部Ｂとを有する。このテレビジョン受信部Ａは
、アンテナから人力される文字多重信号が重畳されたテ
レビジョン知、波にＲＦ増幅、検波をほどこし映像信号
をとり出すチューナー１からの複合映像信号を処理する
通常のテレビジョン信号処理回路２、映像混合回路３、
およびこの回路３の出力信号をブラウン自゛に表示する
ＣＲＴ４を有する。FIG. 1 is a circuit diagram of this embodiment. The teletext receiver of this embodiment has a normal television receiving section A and a teletext decoder section B. This television receiving section A is a normal television that processes a composite video signal from a tuner 1 which performs RF amplification and detection on a television signal on which a character multiplex signal manually input from an antenna is superimposed and extracts a video signal. John signal processing circuit 2, video mixing circuit 3,
It also has a CRT 4 for displaying the output signal of this circuit 3 in brown color.

一方チューナー１からの複合映像信号は、文字多重信号
の処理をするため文字放送デコーダ部Ｂのデータ抜取／
サンプリング回路５及び同期１ｄ号分離回路７にも与え
られる。データ抜取／サンプリング回路５では、この複
合映像信号から、ブータ信号を抜取るとともにサンプリ
ングする。この＋）−ｙノ″す／り出力はバッファメモ
リ６に一旦ヌトｆされる３、へソファメモリ６のメモリ
ー内容は、後ノ歩のようＶＣ表）Ｊマメモリ１５に移さ
れ、更に表示コン）・ロール回路１６を経て映像混合回
路３へ送り出される。これら、バッファメモリ６かう、
映像混合回路３への情報の流れは、ＣＰＵＩＱを中、し
と確−る／ステムにょるコントロールを受けて行われる
。なお１１．１２はそれぞれｃｐＵｌｏが動作上使用す
るプログラムＲＯＭ、ＣＰＵワーグＲＡ　Ｍである。１
４は複数のキーを有し、各キーの操作によってｃｐＵｌ
ｏに命令するときに使用されるキーボードである。１３
は入力ボートである。On the other hand, the composite video signal from the tuner 1 is sent to the teletext decoder section B for processing the teletext multiplex signal.
It is also applied to the sampling circuit 5 and the synchronous 1d signal separation circuit 7. The data extraction/sampling circuit 5 extracts and samples the booter signal from this composite video signal. This +)-y'' output is temporarily transferred to the buffer memory 63, and the memory contents of the buffer memory 6 are transferred to the VC table)J memory 15 as shown in the following steps, and then further transferred to the display computer. ) and is sent to the video mixing circuit 3 via the roll circuit 16.These, the buffer memory 6,
The flow of information to the video mixing circuit 3 is controlled by the CPU IQ system. Note that 11 and 12 are the program ROM and CPU warg RAM used by cpUlo for operation, respectively. 1
4 has multiple keys, and by operating each key, cpUl
This is the keyboard used when giving commands to o. 13
is the input boat.

同期信号分離回路７では、チューナー１の出力中より水
平同期信号Ｈを分離する。垂直同期信号発生回路８はこ
の水平同期信号Ｈにより垂直同期１言号■を発生し、こ
の信号■をタイミング信号発生回路９と、入力ボート１
３とに送り出している。The synchronization signal separation circuit 7 separates the horizontal synchronization signal H from the output from the tuner 1. The vertical synchronization signal generation circuit 8 generates one vertical synchronization word ■ based on this horizontal synchronization signal H, and sends this signal ■ to the timing signal generation circuit 9 and the input port 1.
3 and sent out.

タイミング信号発生回路９では、基本クロック発生回１
路１８からのクロック信号さ、同期分離回路７から出力
される水平同期信号Ｈと、垂ＩＭ同期１．ｊ号発生回路
８からの垂直同期信号Ｖとを受信し、これによりタイミ
ング信号を発生し、これをバッファメモリ６、表示メモ
リ１５及びデータ抜取／サンプリング回路５にアドレス
信号を含むタイミング信号を供給している。ただし、デ
ータ抜取／サンプリング回路５に供給されるタイミング
伯Ｙ士及び、バッファメモリ６に送出されるアドレスイ
ー号は、文字信号が重畳されている期間中たけ供給し、
又、表示メモリ１５に対するアドレス信号（ｃＬ表示期
間中だけ供給するように、次に述べるような方法で水平
同期信号Ｈや垂直同期信号Ｖによる制御がなされている
。即ちタイミング１池号発生回路９の内部に、垂直同期
信号■を一周期としてカウントするカウンターがあり、
そのカウンターのクロック信号として、水平同期信号Ｈ
を用いている。そして、そのカウンター出力をジイミン
グイ１−；号発生回路９内でデコードし、必要時に対応
し、／ξアドレスタイミングおよびアドレス信号をイ乍
り出している。もし、入力電波がノイズで乱きれていた
り、又入力不足などが原因で、垂直同期信号発生回路８
か垂直同期信号を正しいタイミングで取り出すことかで
さないときは、タイミング信号発生回路９から送り出さ
れるアドレス信号も同期がずれたものになってし寸う。In the timing signal generation circuit 9, the basic clock generation time 1
The clock signal from line 18, the horizontal synchronization signal H output from synchronization separation circuit 7, and the vertical IM synchronization signal 1. It receives the vertical synchronizing signal V from the No. J generation circuit 8, thereby generating a timing signal, and supplies this to the buffer memory 6, display memory 15, and data sampling/sampling circuit 5 as a timing signal including an address signal. ing. However, the timing signal supplied to the data extraction/sampling circuit 5 and the address signal sent to the buffer memory 6 are supplied only during the period when the character signal is superimposed.
Further, the address signal (cL) to the display memory 15 is controlled by the horizontal synchronizing signal H and vertical synchronizing signal V in the following manner so as to be supplied only during the display period. That is, the timing 1 cell number generation circuit 9 There is a counter inside that counts the vertical synchronization signal as one cycle.
The horizontal synchronization signal H is used as the clock signal for the counter.
is used. Then, the counter output is decoded in the timing signal generation circuit 9, and the /ξ address timing and address signal are generated as needed. If the input radio waves are disturbed by noise or there is insufficient input, the vertical synchronization signal generation circuit 8
If the vertical synchronization signal is not taken out at the correct timing, the address signal sent from the timing signal generation circuit 9 is also likely to be out of synchronization.

この状態でデータ処理を行うと、とり出された文字情報
は多くの読み誤りを含んだものになり、そのため文字デ
ータ出力はＣＲＴの表示画面を乱れた内容のものにして
１〜！う。この現象を防ぐため、本実施例では以下に述
べるような／ステムを設けている。まずタイミング信号
の状態を調べるため、垂直同期信号発生回路８からの、
垂直同期信号Ｖを入力ポート１３に導き、ＣＰＵ１Ｏに
入力させる。ＣＰＵｌ０ではこの垂直同期信号■を監視
している。もしその周期にズレを認めたときは、アドレ
ス信号もタイミングが合っていないものと考えられるの
で、表示コントロール回路１りに、表示メモリ１５から
の出力を止めさせるような信号を送り、この信号により
文字信号のＣＲＴ４への表示を止めるようにしている。If data processing is performed in this state, the extracted character information will contain many reading errors, and therefore the character data will be output with distorted content on the CRT display screen. cormorant. In order to prevent this phenomenon, a stem as described below is provided in this embodiment. First, in order to check the state of the timing signal, the signal from the vertical synchronization signal generation circuit 8 is
The vertical synchronizing signal V is guided to the input port 13 and input to the CPU 1O. The CPU10 monitors this vertical synchronization signal (2). If a deviation is found in the period, it is considered that the timing of the address signal is also not correct, so a signal is sent to the display control circuit 1 to stop the output from the display memory 15, and this signal The display of character signals on the CRT 4 is stopped.

次にＣＰＵ１０を中心とするシステム内て処理される垂
直同期信号Ｖの乱れの監視、及び表示コントロール回路
１６の制御による文字放送のＮ　７１、のコントロール
の手順を第２図に示すフローチャートを使って説明する
。まず本装置の図示しなレー・電源スイッチ奮ＯＮ　ｌ
、て（ステップ（１））　初ＪｕＪ　化−１−る（ステ
ップ■）。ＣＰＵ　ｉ　Ｑは、垂直同期信号■をチェッ
クする。（ステップ■）。チェックされた垂直同期信号
のタイミングが合っていれ１！」１、ＹＥＳと判定して
ステップ■に進む。ステップ・、４．）ではタイマー〔
第１図１７〕をセットする１、こび）タイマーは次の垂
直同期信号ＶがＣＰＵに人力される時間をＣＰＵ　Ｉ　
Ｑに知らせる機能をもっている。タイマー設定後、ｃ　
ｐ　Ｕ　１’　０１ｄ又字多徂アータをとり込み（ステ
ップ■）、キーボード１４からのキー人力の内容を参照
して（ステップ（ｇ））、文字多重データの処理をする
。このときＣＲＴ−＼の文字多重信号の出力がなされる
（ステップ１．７ｇ＋　）。Next, the procedure for monitoring disturbances in the vertical synchronization signal V processed within the system centered on the CPU 10 and controlling the teletext N 71 by controlling the display control circuit 16 will be explained using the flowchart shown in FIG. explain. First, turn on the power switch (not shown) of this device.
, Te (Step (1)) First JuJ conversion-1-ru (Step ■). The CPU iQ checks the vertical synchronization signal ■. (Step ■). If the timing of the vertical synchronization signal is correct, check 1! ” 1. Determine YES and proceed to step ■. Step...4. ) then set the timer [
1) Set the timer (Fig. 17)) The timer sets the time when the next vertical synchronization signal V is manually input to the CPU.
It has a function to notify Q. After setting the timer, c
P U 1' 01d The character multilayer data is taken in (step 2), and the character multiplex data is processed by referring to the contents of the keystrokes from the keyboard 14 (step (g)). At this time, a character multiplex signal of CRT-\ is output (step 1.7g+).

このステップ■■■の処理時間を全都合せても、タイマ
ー１７で設定された時間より短くなるよつにされている
ので、タイマー１７で設定された時間かくるのをしばら
く待つ状態になる（ステップ（８））。文字１８号は垂
直同期信号Ｖの後部の一部の期間にたけ介在しており、
この期間には文字信号は存在しないのて、次の垂直同期
信号Ｖが来るまで待っていても文字データ処理上はさし
つかえない。タイマーで設定された時間がくると、ステ
ップ（８）でＹＦＳの判定をし、ステップ■にもとり、
次の垂直同期信号Ｖか正しいタイミングで来ているかを
チェックする。以上の操作をくり返す。もし、ステップ
■で垂直同期信号Ｖが正しいタイミングでないときはＮ
ｏと判定し、ステップ■に進む。このとき文字表示出力
は乱れているはずであるので、ＣＰＵ１Ｑは、表示コン
トロール回路１６に文字表示出力を停止するように指示
をする。Even if the processing time of step (8)). Character No. 18 is present in a part of the period after the vertical synchronization signal V,
Since there is no character signal during this period, there is no problem in character data processing even if the character signal V waits until the next vertical synchronizing signal V arrives. When the time set by the timer comes, the YFS is determined in step (8), and step (■) is taken.
Check whether the next vertical synchronization signal V is coming at the correct timing. Repeat the above operations. If the vertical synchronization signal V is not at the correct timing in step ■,
It is determined as o, and the process proceeds to step (■). At this time, since the character display output should be disordered, the CPU 1Q instructs the display control circuit 16 to stop the character display output.

そしてＣＲＴ　４は通常のテレビジョン放送等の画面に
なる。ステップＱゆで垂直同期信号Ｖの到来を待つ。垂
直同期信号Ｖの入力が得られた場合でも（ステップ０φ
でＹＥ、Ｓの場合）、不連続のノイズ等によって誤判定
したかも知れないので、垂直同期信号Ｖが正常な場合の
フローにはすぐにはもとさす、以下のステップでさらに
確認の操作か行われる。ステップ＠でタイマー１７をセ
ットする３、次に所定の時間（次の垂直同期信号Ｖが人
力さＪする時間捷で）待ち（ステップ■）、その期間か
到来すればタイマーからの指示によって（ステップ［株
］でＹＦｉＳの場合）ステップのへ進む。このステップ
０で次の垂直同期信号■が到来したか否かを６周べる。The CRT 4 then becomes a screen for normal television broadcasting, etc. In step Q, wait for the arrival of the vertical synchronizing signal V. Even if the input of the vertical synchronization signal V is obtained (step 0φ
(YE, S), there may have been a misjudgment due to discontinuous noise, etc., so please immediately return to the flow when the vertical synchronization signal V is normal, and perform further confirmation operations in the following steps. It will be done. Set the timer 17 in step 3. Next, wait for a predetermined period of time (at the time when the next vertical synchronization signal V is manually input) (step [In the case of YFiS [stock]] Proceed to step. At step 0, it is checked six times whether the next vertical synchronizing signal (2) has arrived.

もし、垂直同期信号Ｖが到来していなければ、ステップ
■でＮｏと判定してステップ１ｌｔＪ）にもどり再び同
じ処理をくり返す。もし垂１α同期信号Ｖが到来してス
テップのでＹＫＳと判定してもまだ正常であると速断せ
ず、ステップ０でさらに１秒待ち、ステップ・で再度垂
直同期信！号ｖの状態の確認を行う。正しく垂直同期信
号Ｖか人力されていることを確認すれば、Ｙ　ＩＵ　Ｓ
と゛ト１」定してステップ■へもどり、以降正常な場合
のデータ処（１１１の流れに入れ、ＣＲＴ４に又字信吋
出力を送出（−る。ステップ［相］、ステップ０、ステ
ップに）のいずれかの段階で、垂直同期信号か到来せず
、Ｎ　Ｏと’Ｉ！１１定した場合は、いずれの場合もス
テップ［相］にもとり、ステノプリゆ以降の処理をくり
返す。この処理の間、文字信号出力は表示コントロール
回路１６からは出力されず、したがってＣＲＴ　ｌ　４
で文字１ｎ報の表示は行われない。その間は、ＣＲＴ　
１４は通常のテレビジョン映像の表示などの状態にされ
ている。If the vertical synchronizing signal V has not arrived, it is determined No in step (2), and the process returns to step 1ltJ) to repeat the same process again. If vertical 1α synchronization signal V arrives and it is determined to be YKS because it is a step, it will not immediately judge that it is normal, wait another 1 second at step 0, and receive vertical synchronization signal again at step 0. Check the status of No. v. If you confirm that the vertical synchronization signal V is input correctly, Y IU S
After setting ``to 1'', return to step 2, and then perform data processing in the normal case (enter the flow of 111, and send a character signal output to the CRT 4 (-. step [phase], step 0, step) If the vertical synchronization signal does not arrive at any stage and it is determined to be NO and 'I! During this period, the character signal output is not output from the display control circuit 16, and therefore the CRT l4
In this case, the character 1n information is not displayed. In the meantime, CRT
14 is in a state such as displaying a normal television image.

〈効果〉 以上のように本発明によれば、タイミング信号発生回路
からの同期信号にタイミングの乱れが生じた吉きも、表
示コントロール部で文字信号出力をカット１−ることに
よって、不良画面が表示されることを防ぐことができる
。したがって文字多重放送の視聴者にこのような不良画
面による不快感を与えるこ々を防ぐことができる。<Effects> As described above, according to the present invention, even if a timing disturbance occurs in the synchronization signal from the timing signal generation circuit, by cutting the character signal output in the display control section, a defective screen can be displayed. You can prevent this from happening. Therefore, it is possible to prevent viewers of teletext broadcasting from feeling uncomfortable due to such defective screens.

【図面の簡単な説明】[Brief explanation of the drawing]

図…１は本発明の一実施例を示し、第１図は全体の回路
図、第２図は、ＣＰＵによる垂直同期信号の監視と、−
ｅの状態による表示コントロールの制御の手順を示すプ
ログラムフローチャートである。 ７　・同期信号分離回路、８・垂１葭１「１１世］イｄ
′ｉタ゛ｉ６り１：回路、９・・タイミング信号発／４
ヨ１萌す各、１０．、ＣＩ−’Ｕ１１６・・表示コント
ロール回路、１８・・ノｉｕ　、ＩＭクロック発生回路
。 出　願　人　／ヤーブ株代会ネ」二 枚　理　人　弁理士岡田イＩ」秀Fig. 1 shows an embodiment of the present invention, Fig. 1 is an overall circuit diagram, and Fig. 2 shows monitoring of a vertical synchronization signal by the CPU, -
12 is a program flowchart showing a procedure for display control according to the state of e. 7 ・Synchronization signal separation circuit, 8・Tari 1 Yoshi 1 "11th generation" id
'i6i 1: Circuit, 9...Timing signal generation/4
Yo1 Moe each, 10. , CI-'U116...display control circuit, 18...noiu, IM clock generation circuit. Applicant: Yab Stock Representative Association (2) Attorney: Patent Attorney Okada I.

Claims (1)

【特許請求の範囲】[Claims] （１）　文字信号かηＩ畳されているテレビジョン信号
から、文字信号を抜き取るとともにサンプリングしてバ
ッファメモリに一旦スドアして後、表示メモリにストア
し、表示メモリの出力をＣＲＴに与えて文字信号の内容
を表示する文字放送受信（幾において、テレビジョン信
号から同期１ｇ号を分離−３−る回路と、前日己同期信
号分離回路からの水平同期信号を受信して垂直同期信号
を発生する回路と、基本クロックを発生する回路と、前
記各回路の出力に応答してタイミング信号を発生する回
路と、全体の動作を制御するＣＰＵ、！：、表示メモリ
の内容をＣＰＵからの指令に応答してＣＲＴに与える表
示コントロール回路とを含み、前記タイミング信号発生
回路からのタイミング信号を前記メモリーに与え、この
タイミング信号のタイミング状態の良否を、ＣＰＵによ
る垂直同期信号の出力状態の監視結果に基づいて判断し
、前記タイミング状態を占とするＣＰＵからの指令によ
り表示コノトロール回路は表示メモリの内容をＣＲＴに
出カッ−ることを停止する文字放送受信機。(1) Extract the character signal from the television signal that has been folded into the character signal, sample it, store it in the buffer memory, store it in the display memory, and give the output of the display memory to the CRT to generate the character signal. A circuit that separates the synchronization signal 1g from the television signal and a circuit that receives the horizontal synchronization signal from the previous day's own synchronization signal separation circuit and generates a vertical synchronization signal. , a circuit that generates a basic clock, a circuit that generates a timing signal in response to the output of each of the circuits, and a CPU that controls the overall operation. and a display control circuit which supplies the timing signal from the timing signal generation circuit to the CRT, and which supplies the timing signal from the timing signal generation circuit to the memory and determines whether the timing state of the timing signal is good or not based on the result of monitoring the output state of the vertical synchronization signal by the CPU. A teletext receiver in which a display control circuit stops outputting the contents of a display memory to a CRT in response to a command from a CPU that determines the timing state.