JPS6016780A - Character broadcast receiver - Google Patents
Character broadcast receiverInfo
- Publication number
- JPS6016780A JPS6016780A JP12492483A JP12492483A JPS6016780A JP S6016780 A JPS6016780 A JP S6016780A JP 12492483 A JP12492483 A JP 12492483A JP 12492483 A JP12492483 A JP 12492483A JP S6016780 A JPS6016780 A JP S6016780A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- character
- timing
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
く技術分野〉
本発明は、テレビジョン映像信号の垂直帰線消去期間を
利用し、その−水平走査期間を単位長とするデータバケ
ットにより伝送されてくる文字16号を受信する文字放
送受信機に係り、特には文字信号処理を行っているデコ
ーダ部か、テレビ/コン映像信号と正常に同期をとれな
い場合の文字情報の処理に関する。[Detailed Description of the Invention] [Technical Field] The present invention utilizes the vertical blanking period of a television video signal, and uses the vertical blanking period of a television video signal to process character No. 16 transmitted by a data bucket whose unit length is the horizontal scanning period. The present invention relates to a teletext receiver that receives text broadcasts, and particularly relates to the processing of text information when the decoder unit that processes text signals cannot be properly synchronized with a television/converter video signal.
〈従来技術〉
文字を主体とする簡単な図形を含む文字情報イc、標準
方式のテレビジョン信号を有する電波に1F畳して伝送
し、受信側ではテレビジョン受像機に」。<Prior art> Text information containing simple graphics, mainly text, is transmitted over a 1F radio wave with a standard television signal, and on the receiving side is transmitted to a television receiver.
り上記文字情報を随時受信し、必要に応じてプレビジョ
ン画面上に映し出す文字情報の伝送方式か1ノ11案さ
れている。このような伝送方式では、従来、−アンテナ
で受信し7′こ映像電波に含まれる文字信号’Q−1’
レビジョ1/受「象機のテコーダ部で抜き出し、それを
処L11)I7て、文字や図形の形でCB、 Tに表示
している。There have been 1 to 11 proposals for a method of transmitting character information that receives the above-mentioned character information at any time and displays it on a preview screen as necessary. In such a transmission system, conventionally, the character signal 'Q-1' contained in the video radio waves received by the antenna is
Revision 1/Revision 1: "It is extracted with the decoder part of the elephant machine, processed, and displayed on the CB and T in the form of letters and figures.
吉ころか、これらの文字情報は、映像電波中の11七直
帰線消去期間の定められた位置に含まれているため、ブ
コーダト!−が、文字信号と正しく同期をとることかで
きなかった場合は、文字信号入力のタイミングかずれて
きて、その文字信号を処理して出力しても、正しい文字
信号出方を作ることができない。とくにタイミングのず
れが限度を越えると、入力データの読み誤りが多くなり
、この場合には、弁筒に乱れ/こ文字画面がCRTに表
示されることKなる。このような文字表示画面は、視聴
者に不快な思いを強いるこ々になる。Fortunately, these character information are included in the predetermined position of the 117 straight line blanking period in the video radio waves, so it is impossible to read! - If it is not possible to synchronize correctly with the character signal, the timing of the character signal input will shift, and even if the character signal is processed and output, it will not be possible to create the correct character signal output. . In particular, if the timing deviation exceeds a limit, there will be many errors in reading the input data, and in this case, the valve cylinder will be disturbed and the character screen will be displayed on the CRT. Such a character display screen can make viewers feel uncomfortable.
〈1」的〉
(ぐ発明は、同門(,4号の状態を監視し、正しく同1
す(できない間&:j1、文字信号のCRT表示を止め
て、不良画11+1がCRT受1象管に表われることを
防ぎ、快適な視聴が行えるようにすることを目的とする
。〈1〉〉 (The invention is based on monitoring the status of No. 4 and correcting the same
The purpose is to stop the display of character signals on the CRT, prevent the defective image 11+1 from appearing on the CRT receiver 1, and enable comfortable viewing.
〈実施例〉
以下、本発明を図面に示す一実施例に基づいて詳絹に説
明する。<Example> Hereinafter, the present invention will be explained in detail based on an example shown in the drawings.
第1図はこの実施例の回路図である。この実施例の文字
放送受信機は、通常のテレビジョン受信部Aと文字放送
デコーダ部Bとを有する。このテレビジョン受信部Aは
、アンテナから人力される文字多重信号が重畳されたテ
レビジョン知、波にRF増幅、検波をほどこし映像信号
をとり出すチューナー1からの複合映像信号を処理する
通常のテレビジョン信号処理回路2、映像混合回路3、
およびこの回路3の出力信号をブラウン自゛に表示する
CRT4を有する。FIG. 1 is a circuit diagram of this embodiment. The teletext receiver of this embodiment has a normal television receiving section A and a teletext decoder section B. This television receiving section A is a normal television that processes a composite video signal from a tuner 1 which performs RF amplification and detection on a television signal on which a character multiplex signal manually input from an antenna is superimposed and extracts a video signal. John signal processing circuit 2, video mixing circuit 3,
It also has a CRT 4 for displaying the output signal of this circuit 3 in brown color.
一方チューナー1からの複合映像信号は、文字多重信号
の処理をするため文字放送デコーダ部Bのデータ抜取/
サンプリング回路5及び同期1d号分離回路7にも与え
られる。データ抜取/サンプリング回路5では、この複
合映像信号から、ブータ信号を抜取るとともにサンプリ
ングする。この+)−yノ″す/り出力はバッファメモ
リ6に一旦ヌトfされる3、へソファメモリ6のメモリ
ー内容は、後ノ歩のようVC表)Jマメモリ15に移さ
れ、更に表示コン)・ロール回路16を経て映像混合回
路3へ送り出される。これら、バッファメモリ6かう、
映像混合回路3への情報の流れは、CPUIQを中、し
と確−る/ステムにょるコントロールを受けて行われる
。なお11.12はそれぞれcpUloが動作上使用す
るプログラムROM、CPUワーグRA Mである。1
4は複数のキーを有し、各キーの操作によってcpUl
oに命令するときに使用されるキーボードである。13
は入力ボートである。On the other hand, the composite video signal from the tuner 1 is sent to the teletext decoder section B for processing the teletext multiplex signal.
It is also applied to the sampling circuit 5 and the synchronous 1d signal separation circuit 7. The data extraction/sampling circuit 5 extracts and samples the booter signal from this composite video signal. This +)-y'' output is temporarily transferred to the buffer memory 63, and the memory contents of the buffer memory 6 are transferred to the VC table)J memory 15 as shown in the following steps, and then further transferred to the display computer. ) and is sent to the video mixing circuit 3 via the roll circuit 16.These, the buffer memory 6,
The flow of information to the video mixing circuit 3 is controlled by the CPU IQ system. Note that 11 and 12 are the program ROM and CPU warg RAM used by cpUlo for operation, respectively. 1
4 has multiple keys, and by operating each key, cpUl
This is the keyboard used when giving commands to o. 13
is the input boat.
同期信号分離回路7では、チューナー1の出力中より水
平同期信号Hを分離する。垂直同期信号発生回路8はこ
の水平同期信号Hにより垂直同期1言号■を発生し、こ
の信号■をタイミング信号発生回路9と、入力ボート1
3とに送り出している。The synchronization signal separation circuit 7 separates the horizontal synchronization signal H from the output from the tuner 1. The vertical synchronization signal generation circuit 8 generates one vertical synchronization word ■ based on this horizontal synchronization signal H, and sends this signal ■ to the timing signal generation circuit 9 and the input port 1.
3 and sent out.
タイミング信号発生回路9では、基本クロック発生回1
路18からのクロック信号さ、同期分離回路7から出力
される水平同期信号Hと、垂IM同期1.j号発生回路
8からの垂直同期信号Vとを受信し、これによりタイミ
ング信号を発生し、これをバッファメモリ6、表示メモ
リ15及びデータ抜取/サンプリング回路5にアドレス
信号を含むタイミング信号を供給している。ただし、デ
ータ抜取/サンプリング回路5に供給されるタイミング
伯Y士及び、バッファメモリ6に送出されるアドレスイ
ー号は、文字信号が重畳されている期間中たけ供給し、
又、表示メモリ15に対するアドレス信号(cL表示期
間中だけ供給するように、次に述べるような方法で水平
同期信号Hや垂直同期信号Vによる制御がなされている
。即ちタイミング1池号発生回路9の内部に、垂直同期
信号■を一周期としてカウントするカウンターがあり、
そのカウンターのクロック信号として、水平同期信号H
を用いている。そして、そのカウンター出力をジイミン
グイ1−;号発生回路9内でデコードし、必要時に対応
し、/ξアドレスタイミングおよびアドレス信号をイ乍
り出している。もし、入力電波がノイズで乱きれていた
り、又入力不足などが原因で、垂直同期信号発生回路8
か垂直同期信号を正しいタイミングで取り出すことかで
さないときは、タイミング信号発生回路9から送り出さ
れるアドレス信号も同期がずれたものになってし寸う。In the timing signal generation circuit 9, the basic clock generation time 1
The clock signal from line 18, the horizontal synchronization signal H output from synchronization separation circuit 7, and the vertical IM synchronization signal 1. It receives the vertical synchronizing signal V from the No. J generation circuit 8, thereby generating a timing signal, and supplies this to the buffer memory 6, display memory 15, and data sampling/sampling circuit 5 as a timing signal including an address signal. ing. However, the timing signal supplied to the data extraction/sampling circuit 5 and the address signal sent to the buffer memory 6 are supplied only during the period when the character signal is superimposed.
Further, the address signal (cL) to the display memory 15 is controlled by the horizontal synchronizing signal H and vertical synchronizing signal V in the following manner so as to be supplied only during the display period. That is, the timing 1 cell number generation circuit 9 There is a counter inside that counts the vertical synchronization signal as one cycle.
The horizontal synchronization signal H is used as the clock signal for the counter.
is used. Then, the counter output is decoded in the timing signal generation circuit 9, and the /ξ address timing and address signal are generated as needed. If the input radio waves are disturbed by noise or there is insufficient input, the vertical synchronization signal generation circuit 8
If the vertical synchronization signal is not taken out at the correct timing, the address signal sent from the timing signal generation circuit 9 is also likely to be out of synchronization.
この状態でデータ処理を行うと、とり出された文字情報
は多くの読み誤りを含んだものになり、そのため文字デ
ータ出力はCRTの表示画面を乱れた内容のものにして
1〜!う。この現象を防ぐため、本実施例では以下に述
べるような/ステムを設けている。まずタイミング信号
の状態を調べるため、垂直同期信号発生回路8からの、
垂直同期信号Vを入力ポート13に導き、CPU1Oに
入力させる。CPUl0ではこの垂直同期信号■を監視
している。もしその周期にズレを認めたときは、アドレ
ス信号もタイミングが合っていないものと考えられるの
で、表示コントロール回路1りに、表示メモリ15から
の出力を止めさせるような信号を送り、この信号により
文字信号のCRT4への表示を止めるようにしている。If data processing is performed in this state, the extracted character information will contain many reading errors, and therefore the character data will be output with distorted content on the CRT display screen. cormorant. In order to prevent this phenomenon, a stem as described below is provided in this embodiment. First, in order to check the state of the timing signal, the signal from the vertical synchronization signal generation circuit 8 is
The vertical synchronizing signal V is guided to the input port 13 and input to the CPU 1O. The CPU10 monitors this vertical synchronization signal (2). If a deviation is found in the period, it is considered that the timing of the address signal is also not correct, so a signal is sent to the display control circuit 1 to stop the output from the display memory 15, and this signal The display of character signals on the CRT 4 is stopped.
次にCPU10を中心とするシステム内て処理される垂
直同期信号Vの乱れの監視、及び表示コントロール回路
16の制御による文字放送のN 71、のコントロール
の手順を第2図に示すフローチャートを使って説明する
。まず本装置の図示しなレー・電源スイッチ奮ON l
、て(ステップ(1)) 初JuJ 化−1−る(ステ
ップ■)。CPU i Qは、垂直同期信号■をチェッ
クする。(ステップ■)。チェックされた垂直同期信号
のタイミングが合っていれ1!」1、YESと判定して
ステップ■に進む。ステップ・、4.)ではタイマー〔
第1図17〕をセットする1、こび)タイマーは次の垂
直同期信号VがCPUに人力される時間をCPU I
Qに知らせる機能をもっている。タイマー設定後、c
p U 1’ 01d又字多徂アータをとり込み(ステ
ップ■)、キーボード14からのキー人力の内容を参照
して(ステップ(g))、文字多重データの処理をする
。このときCRT−\の文字多重信号の出力がなされる
(ステップ1.7g+ )。Next, the procedure for monitoring disturbances in the vertical synchronization signal V processed within the system centered on the CPU 10 and controlling the teletext N 71 by controlling the display control circuit 16 will be explained using the flowchart shown in FIG. explain. First, turn on the power switch (not shown) of this device.
, Te (Step (1)) First JuJ conversion-1-ru (Step ■). The CPU iQ checks the vertical synchronization signal ■. (Step ■). If the timing of the vertical synchronization signal is correct, check 1! ” 1. Determine YES and proceed to step ■. Step...4. ) then set the timer [
1) Set the timer (Fig. 17)) The timer sets the time when the next vertical synchronization signal V is manually input to the CPU.
It has a function to notify Q. After setting the timer, c
P U 1' 01d The character multilayer data is taken in (step 2), and the character multiplex data is processed by referring to the contents of the keystrokes from the keyboard 14 (step (g)). At this time, a character multiplex signal of CRT-\ is output (step 1.7g+).
このステップ■■■の処理時間を全都合せても、タイマ
ー17で設定された時間より短くなるよつにされている
ので、タイマー17で設定された時間かくるのをしばら
く待つ状態になる(ステップ(8))。文字18号は垂
直同期信号Vの後部の一部の期間にたけ介在しており、
この期間には文字信号は存在しないのて、次の垂直同期
信号Vが来るまで待っていても文字データ処理上はさし
つかえない。タイマーで設定された時間がくると、ステ
ップ(8)でYFSの判定をし、ステップ■にもとり、
次の垂直同期信号Vか正しいタイミングで来ているかを
チェックする。以上の操作をくり返す。もし、ステップ
■で垂直同期信号Vが正しいタイミングでないときはN
oと判定し、ステップ■に進む。このとき文字表示出力
は乱れているはずであるので、CPU1Qは、表示コン
トロール回路16に文字表示出力を停止するように指示
をする。Even if the processing time of step (8)). Character No. 18 is present in a part of the period after the vertical synchronization signal V,
Since there is no character signal during this period, there is no problem in character data processing even if the character signal V waits until the next vertical synchronizing signal V arrives. When the time set by the timer comes, the YFS is determined in step (8), and step (■) is taken.
Check whether the next vertical synchronization signal V is coming at the correct timing. Repeat the above operations. If the vertical synchronization signal V is not at the correct timing in step ■,
It is determined as o, and the process proceeds to step (■). At this time, since the character display output should be disordered, the CPU 1Q instructs the display control circuit 16 to stop the character display output.
そしてCRT 4は通常のテレビジョン放送等の画面に
なる。ステップQゆで垂直同期信号Vの到来を待つ。垂
直同期信号Vの入力が得られた場合でも(ステップ0φ
でYE、Sの場合)、不連続のノイズ等によって誤判定
したかも知れないので、垂直同期信号Vが正常な場合の
フローにはすぐにはもとさす、以下のステップでさらに
確認の操作か行われる。ステップ@でタイマー17をセ
ットする3、次に所定の時間(次の垂直同期信号Vが人
力さJする時間捷で)待ち(ステップ■)、その期間か
到来すればタイマーからの指示によって(ステップ[株
]でYFiSの場合)ステップのへ進む。このステップ
0で次の垂直同期信号■が到来したか否かを6周べる。The CRT 4 then becomes a screen for normal television broadcasting, etc. In step Q, wait for the arrival of the vertical synchronizing signal V. Even if the input of the vertical synchronization signal V is obtained (step 0φ
(YE, S), there may have been a misjudgment due to discontinuous noise, etc., so please immediately return to the flow when the vertical synchronization signal V is normal, and perform further confirmation operations in the following steps. It will be done. Set the timer 17 in step 3. Next, wait for a predetermined period of time (at the time when the next vertical synchronization signal V is manually input) (step [In the case of YFiS [stock]] Proceed to step. At step 0, it is checked six times whether the next vertical synchronizing signal (2) has arrived.
もし、垂直同期信号Vが到来していなければ、ステップ
■でNoと判定してステップ1ltJ)にもどり再び同
じ処理をくり返す。もし垂1α同期信号Vが到来してス
テップのでYKSと判定してもまだ正常であると速断せ
ず、ステップ0でさらに1秒待ち、ステップ・で再度垂
直同期信!号vの状態の確認を行う。正しく垂直同期信
号Vか人力されていることを確認すれば、Y IU S
と゛ト1」定してステップ■へもどり、以降正常な場合
のデータ処(111の流れに入れ、CRT4に又字信吋
出力を送出(−る。ステップ[相]、ステップ0、ステ
ップに)のいずれかの段階で、垂直同期信号か到来せず
、N Oと’I!11定した場合は、いずれの場合もス
テップ[相]にもとり、ステノプリゆ以降の処理をくり
返す。この処理の間、文字信号出力は表示コントロール
回路16からは出力されず、したがってCRT l 4
で文字1n報の表示は行われない。その間は、CRT
14は通常のテレビジョン映像の表示などの状態にされ
ている。If the vertical synchronizing signal V has not arrived, it is determined No in step (2), and the process returns to step 1ltJ) to repeat the same process again. If vertical 1α synchronization signal V arrives and it is determined to be YKS because it is a step, it will not immediately judge that it is normal, wait another 1 second at step 0, and receive vertical synchronization signal again at step 0. Check the status of No. v. If you confirm that the vertical synchronization signal V is input correctly, Y IU S
After setting ``to 1'', return to step 2, and then perform data processing in the normal case (enter the flow of 111, and send a character signal output to the CRT 4 (-. step [phase], step 0, step) If the vertical synchronization signal does not arrive at any stage and it is determined to be NO and 'I! During this period, the character signal output is not output from the display control circuit 16, and therefore the CRT l4
In this case, the character 1n information is not displayed. In the meantime, CRT
14 is in a state such as displaying a normal television image.
〈効果〉
以上のように本発明によれば、タイミング信号発生回路
からの同期信号にタイミングの乱れが生じた吉きも、表
示コントロール部で文字信号出力をカット1−ることに
よって、不良画面が表示されることを防ぐことができる
。したがって文字多重放送の視聴者にこのような不良画
面による不快感を与えるこ々を防ぐことができる。<Effects> As described above, according to the present invention, even if a timing disturbance occurs in the synchronization signal from the timing signal generation circuit, by cutting the character signal output in the display control section, a defective screen can be displayed. You can prevent this from happening. Therefore, it is possible to prevent viewers of teletext broadcasting from feeling uncomfortable due to such defective screens.
図…1は本発明の一実施例を示し、第1図は全体の回路
図、第2図は、CPUによる垂直同期信号の監視と、−
eの状態による表示コントロールの制御の手順を示すプ
ログラムフローチャートである。
7 ・同期信号分離回路、8・垂1葭1「11世]イd
′iタ゛i6り1:回路、9・・タイミング信号発/4
ヨ1萌す各、10.、CI−’U116・・表示コント
ロール回路、18・・ノiu 、IMクロック発生回路
。
出 願 人 /ヤーブ株代会ネ」二
枚 理 人 弁理士岡田イI」秀Fig. 1 shows an embodiment of the present invention, Fig. 1 is an overall circuit diagram, and Fig. 2 shows monitoring of a vertical synchronization signal by the CPU, -
12 is a program flowchart showing a procedure for display control according to the state of e. 7 ・Synchronization signal separation circuit, 8・Tari 1 Yoshi 1 "11th generation" id
'i6i 1: Circuit, 9...Timing signal generation/4
Yo1 Moe each, 10. , CI-'U116...display control circuit, 18...noiu, IM clock generation circuit. Applicant: Yab Stock Representative Association (2) Attorney: Patent Attorney Okada I.
Claims (1)
から、文字信号を抜き取るとともにサンプリングしてバ
ッファメモリに一旦スドアして後、表示メモリにストア
し、表示メモリの出力をCRTに与えて文字信号の内容
を表示する文字放送受信(幾において、テレビジョン信
号から同期1g号を分離−3−る回路と、前日己同期信
号分離回路からの水平同期信号を受信して垂直同期信号
を発生する回路と、基本クロックを発生する回路と、前
記各回路の出力に応答してタイミング信号を発生する回
路と、全体の動作を制御するCPU、!:、表示メモリ
の内容をCPUからの指令に応答してCRTに与える表
示コントロール回路とを含み、前記タイミング信号発生
回路からのタイミング信号を前記メモリーに与え、この
タイミング信号のタイミング状態の良否を、CPUによ
る垂直同期信号の出力状態の監視結果に基づいて判断し
、前記タイミング状態を占とするCPUからの指令によ
り表示コノトロール回路は表示メモリの内容をCRTに
出カッ−ることを停止する文字放送受信機。(1) Extract the character signal from the television signal that has been folded into the character signal, sample it, store it in the buffer memory, store it in the display memory, and give the output of the display memory to the CRT to generate the character signal. A circuit that separates the synchronization signal 1g from the television signal and a circuit that receives the horizontal synchronization signal from the previous day's own synchronization signal separation circuit and generates a vertical synchronization signal. , a circuit that generates a basic clock, a circuit that generates a timing signal in response to the output of each of the circuits, and a CPU that controls the overall operation. and a display control circuit which supplies the timing signal from the timing signal generation circuit to the CRT, and which supplies the timing signal from the timing signal generation circuit to the memory and determines whether the timing state of the timing signal is good or not based on the result of monitoring the output state of the vertical synchronization signal by the CPU. A teletext receiver in which a display control circuit stops outputting the contents of a display memory to a CRT in response to a command from a CPU that determines the timing state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12492483A JPS6016780A (en) | 1983-07-08 | 1983-07-08 | Character broadcast receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12492483A JPS6016780A (en) | 1983-07-08 | 1983-07-08 | Character broadcast receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6016780A true JPS6016780A (en) | 1985-01-28 |
Family
ID=14897514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12492483A Pending JPS6016780A (en) | 1983-07-08 | 1983-07-08 | Character broadcast receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6016780A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05292480A (en) * | 1992-01-16 | 1993-11-05 | Sanyo Electric Co Ltd | Caption decoder |
-
1983
- 1983-07-08 JP JP12492483A patent/JPS6016780A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05292480A (en) * | 1992-01-16 | 1993-11-05 | Sanyo Electric Co Ltd | Caption decoder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100940749B1 (en) | Video signal processing system with auxiliary information processing capability | |
JP2850037B2 (en) | Television receiver | |
JPH1023377A (en) | Text data processor using television receiver | |
JPH02296471A (en) | Multiscope system for television receiver | |
JPH01246978A (en) | Picture information receiving and displaying device | |
JPH07274140A (en) | Television receiver | |
JP2002199354A (en) | Digital broadcasting receiver and its control method | |
JP2000270277A (en) | Television receiver | |
JPS6016780A (en) | Character broadcast receiver | |
JP4182599B2 (en) | Reception device and image data processing method | |
WO2000036827A1 (en) | Receiver and method for controlling graphic display | |
JPH10304327A (en) | Data broadcast receiver and television receiver | |
JPH10290410A (en) | Television receiver and channel display method | |
JP3637766B2 (en) | Receiving device capable of displaying program information | |
EP1662780A2 (en) | Display Apparatus and Method | |
JPH11234587A (en) | Special reproduction device for teletext broadcast program | |
JP3694582B2 (en) | Receiver | |
JP3809572B2 (en) | Receiver | |
JPS62258564A (en) | Superimposing equipment | |
JP3969424B2 (en) | Receiver | |
KR100320458B1 (en) | Apparatus for displaying osd of analog/digital tv receiver | |
JPH08154217A (en) | Television receiver | |
JPH01119180A (en) | Teletext receiver | |
JPS60144086A (en) | Character broadcast receiver | |
KR0185829B1 (en) | Method for displaying the osd cinema screen size in tv |