JPS60167018A - Resetting device - Google Patents
Resetting deviceInfo
- Publication number
- JPS60167018A JPS60167018A JP60001615A JP161585A JPS60167018A JP S60167018 A JPS60167018 A JP S60167018A JP 60001615 A JP60001615 A JP 60001615A JP 161585 A JP161585 A JP 161585A JP S60167018 A JPS60167018 A JP S60167018A
- Authority
- JP
- Japan
- Prior art keywords
- switches
- reset
- microcomputer
- command
- resetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ等の電子回路を初期状態
に設定するためのリセット装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reset device for setting an electronic circuit such as a microcomputer to an initial state.
マイクロコンピータを用いる機器においては、動作を開
始する前にマイクロコンピュータをリセットし、プログ
ラムを初期状態に戻す必要がある。In devices that use a microcomputer, it is necessary to reset the microcomputer and return the program to its initial state before starting operation.
このため、従来より、第1図に示すようにマイクロコン
ピュータ1のリセット端子1&を電源ライ/2とアース
問に接続され抵抗RとコンデンサCの接続点に接続し、
電源投入時、電源ライン2の電位が第2図aに示すよう
に瞬時に立上るのに対して゛、リセット端子1aの電位
を第2図すに示すように抵抗RとコンデンサCで決まる
時定数にしたがってゆるやかに立上らせ、両電位a、b
の立上り時間差を利用してリセット端子1aを瞬間的に
L”レベルにしてマイクロコンピュータ1をリセットす
るようにしている。ところが、この場合に′は電源の立
上り時に一度電圧が下がったりするいわゆるチャタリン
グによる誤動作が生じ、確実にリセットできない場合が
ある。For this reason, conventionally, as shown in FIG. 1, the reset terminal 1 & of the microcomputer 1 is connected between the power line /2 and the ground, and is connected to the connection point between the resistor R and the capacitor C.
When the power is turned on, the potential of the power supply line 2 rises instantaneously as shown in Figure 2a, whereas the potential of the reset terminal 1a rises at a time constant determined by the resistor R and capacitor C as shown in Figure 2. The potentials a and b are raised slowly according to
The reset terminal 1a is instantaneously set to L'' level to reset the microcomputer 1 using the rise time difference between . A malfunction may occur and it may not be possible to reset reliably.
これを防止するためには、手動で操作されるリセット釦
を設け、このリセット釦によってリセットスイッチを閉
じ、マイクロコンピュータ1のリセット端子1aを所定
の電位点(たとえばアース)に接続するようにしてもよ
いが、特にメモリー機能をもつ場合には、誤ってリセッ
ト釦を操作するとメモリーされた内容自体が消されてし
まうおそれもあり、そのためリセット釦を機器の裏側な
ど操作しにくい場所に設ける必要があり、その結果リセ
ット操作自体を忘れてし1うという不都合がある。In order to prevent this, a manually operated reset button may be provided, which closes the reset switch and connects the reset terminal 1a of the microcomputer 1 to a predetermined potential point (for example, ground). However, especially if the device has a memory function, there is a risk that the stored contents will be erased if the reset button is pressed by mistake, so it is necessary to place the reset button in a place that is difficult to operate, such as on the back of the device. As a result, there is an inconvenience that the reset operation itself may be forgotten.
もちろん、第3図に示すようにマイクロコンピュータ1
に3つのリセット端子1a、1b、1cを設け、これら
3つのリセット端子1a 、1b、1cに3個のリセッ
トスイッチ3,4.5を接続し、これら3つのスイッチ
を同時に閉じたときのみリセットがかかるようにするこ
とも考えられる。このようにすればスイッチ3,4.5
のリセット釦を機器の前面に配置しても誤操作のおそれ
はなく、またリセットのかけ忘れも防止できるが、この
ときKはマイクロコンピュータ1内にスイッチ3゜4.
6の開閉状態を識別する特別なプログラムを組込まなけ
ればならないという新たな問題が発生する。Of course, as shown in Figure 3, the microcomputer 1
Three reset terminals 1a, 1b, 1c are provided in the , and three reset switches 3, 4.5 are connected to these three reset terminals 1a, 1b, 1c, and a reset is performed only when these three switches are closed at the same time. It is also conceivable to do so. In this way, switches 3, 4.5
Even if the reset button is placed on the front of the device, there is no risk of erroneous operation, and it also prevents forgetting to reset it.
A new problem arises in that a special program must be installed to identify the open/closed state of 6.
本発明はこのような問題を解決するリセット装置を提供
するものである。The present invention provides a reset device that solves these problems.
以下本発明の一実施例を第4図とともに説明する。An embodiment of the present invention will be described below with reference to FIG.
第4図において、81〜S5はマイクロコンビ、−夕1
にデータの書き込み、読み出し等の所定の指令を与える
ための指令スイッチであり、このうちスイッチS1 、
S3 、S6は互に連動する2回路のスイッチ5SS
1−11 1−2+3−11 3−2 lチS2.S4
と同様に所定の指令を与えるためのスイッチとして動作
し、他方のスイッチ”1−2゜53−2 、”5−2は
、マイクロコンピュータ1のリセット端子1aとアース
間に直列に接続されている。In Fig. 4, 81 to S5 are microcombi, -Y1
These are command switches for giving predetermined commands such as writing and reading data to the switch S1.
S3 and S6 are mutually interlocking two-circuit switches 5SS 1-11 1-2+3-11 3-2 lchS2. S4
The other switches ``1-2゜53-2'' and ``5-2'' are connected in series between the reset terminal 1a of the microcomputer 1 and the ground. .
」二記構成において、スイッチ81 〜S6 をそれぞ
れ単独に閉じれば、マイクロコンビ、−plに所定の指
令を与えることができ、スイッチS1゜S3.S6を同
時に閉じたときのみリセット端子1aがアースに接続さ
れ、マイクロコンピュータ1がリセットされる。2 configuration, if the switches 81 to S6 are individually closed, a predetermined command can be given to the microcombi, -pl, and the switches S1, S3, . Only when S6 is closed at the same time, the reset terminal 1a is connected to ground, and the microcomputer 1 is reset.
このように゛本発明によれば、
(1)スイッチの手動操作によってリセットをかけるこ
とができるから、電源の立上りを利用するものに比べて
リセット動作を確実にすることができる。As described above, according to the present invention, (1) Since the reset can be performed by manual operation of the switch, the reset operation can be performed more reliably than when the power supply is turned on.
(2)電子回路のり七ノドポイントを直接所定の電位点
に接続してリセットをかけるものであるから、複数のス
イッチの開閉状態を識別するためのプログラムも不要に
なる。(2) Since the seven node points of the electronic circuit are directly connected to predetermined potential points for resetting, there is no need for a program to identify the open/closed states of the plurality of switches.
(3)複数のスイッチが同時に閉じたときだけリセット
がかかるから、リセット釦を機器の前面等に設けても誤
ってリセットしたり、リセットし忘れたりするおそれが
なくなる。(3) Since the reset is activated only when a plurality of switches are closed at the same time, there is no risk of erroneously resetting or forgetting to reset even if the reset button is provided on the front of the device.
(4) リセット用のスイッチが指令スイッチと連動し
ているから、リセット釦を指令釦で兼用することができ
、したがって部品の取付スペースの点でも有利になる。(4) Since the reset switch is interlocked with the command switch, the reset button can also be used as the command button, which is advantageous in terms of mounting space for parts.
という優れた効果が得られる。This excellent effect can be obtained.
第1図は従来例の回路図、第2図はその動作説明図、第
3図は他の従来例の回路図、第4図は本発明の一実施例
の回路図である。
1・旧・・マイクロコンピュータ、1a・・印・リセッ
ト端子、2・・・・・・電源ライン、S、5s1−12
’3−II
84185−1 ”””指令スイッチ、5s1−213
−21
85−2・山・・リセットスイッチ。
代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
図
?
第2図
α
□を
第3図
第4図FIG. 1 is a circuit diagram of a conventional example, FIG. 2 is an explanatory diagram of its operation, FIG. 3 is a circuit diagram of another conventional example, and FIG. 4 is a circuit diagram of an embodiment of the present invention. 1.Old...Microcomputer, 1a...mark/Reset terminal, 2...Power line, S, 5s1-12
'3-II 84185-1 """ Command switch, 5s1-213
-21 85-2・Mountain・・Reset switch. Name of agent: Patent attorney Toshio Nakao (1st person)
figure? Figure 2 α □ Figure 3 Figure 4
Claims (1)
とき、この回路網を初期状態にリセットするように構成
した電子回路と、上記電子回路に所定の動作を指令する
複数の指令スイッチと、上記複数の指令スイッチに連動
する複数のリセットスイッチとを備え、上記複数のリセ
ットスイッチを、上記回路網中のリセットポイントと上
記所定の電位点との間に直列に接続したリセット装置。an electronic circuit configured to reset the circuit network to an initial state when a cent point in the circuit network is connected to a predetermined potential point; a plurality of command switches that command the electronic circuit to perform a predetermined operation; A reset device comprising a plurality of reset switches interlocked with a plurality of command switches, the plurality of reset switches being connected in series between a reset point in the circuit network and the predetermined potential point.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60001615A JPS60167018A (en) | 1985-01-09 | 1985-01-09 | Resetting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60001615A JPS60167018A (en) | 1985-01-09 | 1985-01-09 | Resetting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60167018A true JPS60167018A (en) | 1985-08-30 |
JPS6253848B2 JPS6253848B2 (en) | 1987-11-12 |
Family
ID=11506417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60001615A Granted JPS60167018A (en) | 1985-01-09 | 1985-01-09 | Resetting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60167018A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03127937U (en) * | 1990-03-31 | 1991-12-24 |
-
1985
- 1985-01-09 JP JP60001615A patent/JPS60167018A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03127937U (en) * | 1990-03-31 | 1991-12-24 |
Also Published As
Publication number | Publication date |
---|---|
JPS6253848B2 (en) | 1987-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5382839A (en) | Power supply control circuit for use in IC memory card | |
US4658352A (en) | Computer system with a back-up power supply | |
WO1990001189A1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
US4580248A (en) | Electronic apparatus with memory backup system | |
US4334308A (en) | Test facility for error diagnosis in multi-computer systems, particularly in multi-micro-computer systems | |
JPS5911998B2 (en) | Data check method | |
JPS60167018A (en) | Resetting device | |
JPS577690A (en) | Initial program loading system | |
JPH01116703A (en) | Number duplication detector for sequence controller | |
JPS6016981Y2 (en) | memory protection circuit device | |
EP0347484A1 (en) | Microcomputer having selectable datestorage | |
JPS5451334A (en) | Protector for memeory content of data memory device | |
SU1418721A2 (en) | Device for interfacing computer complex with magnetic tape storage | |
JPS6180444A (en) | Diagnosing device for holding function of memory contents | |
JPS61177551A (en) | Start-up control system of processor | |
JPH0249040Y2 (en) | ||
KR900000087Y1 (en) | Circuit which prevents errors in movement of real time clock and sram | |
JPS62138943A (en) | Storage device | |
JPS58143425U (en) | Protection relay monitoring device | |
JP2512993B2 (en) | Reset circuit | |
JPS61622U (en) | power control circuit | |
JPH0720759Y2 (en) | Power supply circuit with power failure compensation malfunction prevention function | |
JPH039487B2 (en) | ||
JPS62229312A (en) | Ram card loading/unloading type computer system | |
JPS6162960A (en) | Device scroll apparatus |