JPS60166927A - Input method of signal to signal line - Google Patents

Abstract

PURPOSE:To decrease the rising time of the clock signal, etc., on a signal line and to perform high-speed operation by inputting a signal to the signal line of the driver part of a driver built-in type active matrix substrate at plural positions. CONSTITUTION:Clock signal input terminals 301 and 302 are provided to another-side terminals of clock signal lines of data-side drivers 115 and 116. Further, clock signal input termimals 303 and 304 are provided to another-side terminals of clock signal lines of data-side driver 113 and 114 and clock signals are inputted to both terminals of the clock signal lines. Consequently, the signal lines are shortened in length to half and widened in width by twice; the time constant of the signal lines is 75nsec and the time when the clock signal rises up to 90% of a source voltage is 170nsec. Therefore, the drivers are operates at 1MHz.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は信号線への信号入力方法に関する。[Detailed description of the invention] 〔Technical field〕 The present invention relates to a method of inputting signals to signal lines.

〔従来技術〕[Prior art]

優近、透明絶縁基板上に薄膜トランジスタ（以下ＴＰＴ
とする）を設けて成るアクティブマトリクス基板へ周辺
駆動回路Ｃ以下ドライバーとするの内蔵化が試みられて
いる。従来、このドライバー内蔵型アクティブマトリク
ス基板のドライバ一部においては、低抵抗のアルミニウ
ムが１線材料として使用されていたため、クロック信岩
笛の信号入力個所＃−ｔ１（１１ｉｌ所だけでよかった
、第１図にその例を示す。１０１乃至１０３等はゲート
線、１０４乃至１０７等はデータ線、１１０乃至１１２
等は画素、１１３及び１１４はゲート側駆動回路、１１
５及び１１６けデータ側駆動回路、１１７及び１１８は
データ側駆動回路のクロタフ信号入力端子、１１９及び
１２０はゲートｆＩ１１駆動回路のクロヅク伽号入力端
子である。Yukin, a thin film transistor (hereinafter referred to as TPT) on a transparent insulating substrate
Attempts have been made to incorporate a peripheral drive circuit (C) and other drivers into an active matrix substrate provided with a driver. Conventionally, low-resistance aluminum was used as the single-wire material in a part of the driver of this active matrix board with a built-in driver. An example is shown in the figure. 101 to 103 etc. are gate lines, 104 to 107 etc. are data lines, 110 to 112 etc.
etc. are pixels, 113 and 114 are gate side drive circuits, 11
5 and 116 are data side drive circuits, 117 and 118 are black signal input terminals of the data side drive circuit, and 119 and 120 are black signal input terminals of the gate fI11 drive circuit.

第２財に従来のドライバー内蔵型７クテイズマトリクス
基板におけるドライバ一部の構造（簡略化しである）を
示す。２０１け透明絶縁基板、２０３及び２０４はＴＰ
Ｔのソースもしくはドレイン部。The second figure shows the structure (simplified) of a part of the driver in a conventional 7-stage matrix board with a built-in driver. 201 transparent insulating substrate, 203 and 204 TP
Source or drain part of T.

２０５１ｄチャネル部で、２０５乃至２０５ハ多結晶シ
リコンで形成されている６２０６ｔｄゲート酸化膜（酸
化シリコン膜）、２０７けゲート［極用多結晶シリ）　
コン膜、２０８け配線用多結晶シリコン膜で、２０７及
び２０８は同一工程により形成さｈる。２１４けデ−タ
線であり、ＩＴＯで形成されている。２０９乃至２１３
け多結晶シリコン層とＩＴＯ層との層間絶縁膜であわ、
酸化シリコンで形成されている。In the 2051d channel part, 6206td gate oxide film (silicon oxide film) made of 205 to 205 polycrystalline silicon, 207 gate [polycrystalline silicon for electrode]
The polycrystalline silicon film 207 and 208 are formed by the same process. There are 214 data lines, which are made of ITO. 209 to 213
It is formed by an interlayer insulating film between a polycrystalline silicon layer and an ITO layer,
Made of silicon oxide.

２１９乃至２２ｉ　Ｖｉ配、線用アルＳニウムであり、
特に２２０及び２２１けクロ・ツク信＠線である。２１
５乃至２１８はアルミニウム層と１７０層との層間絶縁
膜で、酸化シリコンで形成されている。219 to 22i Vi wiring, aluminum S for wiring,
Especially the 220 and 221 Kekuro Tsuku Shin@ lines. 21
Reference numerals 5 to 218 are interlayer insulating films between the aluminum layer and the 170 layer, which are made of silicon oxide.

該ドライバー内蔵型アクティブマトリクス基板において
は、配線材料が多結晶シリコン、ＩＴＯ及びアルミニウ
ムの６種類ある。ドライバー内蔵を行わないＴＰＴアク
ティブマトリクス基板においては、配線材料は多結晶シ
リコン及び工Ｔｏの２種類であった。よって従来のドラ
イバー内蔵型ＴＰＴアクティブマトリクス基板において
は、非内蔵型基板に比べ、製造工程が増加し、製造コス
トも増加する。ＴＰＴアクティブマトリクス基板へのド
ライバー内蔵化の目的の大部分は該基板を用いた液晶表
示装置の低コスト化であるが、前述した基板製造コスト
の増加はこの件に関して致命的な欠点となる。In the active matrix substrate with a built-in driver, there are six types of wiring materials: polycrystalline silicon, ITO, and aluminum. In the TPT active matrix substrate without built-in drivers, there were two types of wiring materials: polycrystalline silicon and Tono. Therefore, the conventional TPT active matrix substrate with a built-in driver requires more manufacturing steps and costs more than a substrate without a built-in driver. The main purpose of incorporating a driver into a TPT active matrix substrate is to reduce the cost of a liquid crystal display device using the substrate, but the aforementioned increase in substrate manufacturing cost is a fatal drawback in this regard.

そこで、ドライバー内蔵型Ｔ’ＦＴアクティブマトリク
ス基板のドライバ一部においても、配線用だアルミニウ
ムを使用せず工ＴＯｆｔ使用し、従来の非内蔵型基板と
同様の製造工程でドライバー内蔵型ＴＰＴアクティブマ
トリクス基板の製造を行うことが考えられる。ところが
、ＩＴＯにおいてはアルミニウムと比べ、シート抵抗が
２００倍程変大きいため、クロック信号線内におけるク
ロック信号の立ち上がり時間も２００倍程度大きくなる
。Therefore, even in the driver part of the T'FT active matrix board with a built-in driver, we used TOft instead of aluminum for wiring, and manufactured the TPT active matrix board with a built-in driver using the same manufacturing process as the conventional non-built-in board. It is conceivable to manufacture However, since the sheet resistance of ITO is about 200 times greater than that of aluminum, the rise time of the clock signal in the clock signal line is also about 200 times longer.

この対策としては通常配線幅Ｗを大きくする処置がとら
れるが、それＫよりドライバ一部分の面積が増大するた
め、実用上Ｗの大きさけ制限を受ける。Ｗ：１００μ？
ｌＬ、配線長Ｌ＝５０ｉｍ、付加容ｔＣ＝５０ＰＦ、シ
ート抵抗ｆａ　＝２ｏｎ／口　とすれば、信号線の時定
数τけ、 τ＝Ｊ”　’　Ｌ　’　ｃ／Ｗ で表わされるから、τ＝　３００ｎｓｅｃとなる。クロ
・Ｉり信号が電源電圧の９０ｃ４立ち上がる時間は、こ
の２．３倍であるから、６９０　ｎｓｇｃとなる。ドラ
イバーの動作周波数をＩＭＨｚとした場合、その半周期
Ｉｄ　５００　ｎ５ｅｃ　であるから、この場合、ドラ
イバーを１ＭＨ４で動作させるのけ大変困難なものとな
る。As a countermeasure against this problem, a measure is usually taken to increase the wiring width W, but since this increases the area of a portion of the driver compared to K, the size of W is practically limited. W: 100μ?
1L, wiring length L = 50im, additional capacitance tC = 50PF, sheet resistance fa = 2on/port, then the time constant of the signal line is expressed as τ = J''' L ' c/W, so τ = The time required for the black/I signal to rise at 90c4 of the power supply voltage is 2.3 times this, so it is 690 nsgc.If the operating frequency of the driver is IMHz, its half cycle is Id 500 n5ec. Therefore, in this case, it is very difficult to operate the driver at 1MH4.

〔目的〕〔the purpose〕

本発明の目的は、配線材料に高抵抗材料（多結晶シリコ
ン、ＩＴＯ等）を使用した場合においても、信号線内に
おけるクロ・ツク信号等の立ち上がり時間を小さなもの
に抑銀、高速動作する薄膜ドライバーを実現し、ドライ
バー内蔵型ＴＰＴアクティブマトリクス基板の製造工程
を軽減し、低コストなものとする事である。The purpose of the present invention is to reduce the rise time of clock signals in signal lines even when high resistance materials (polycrystalline silicon, ITO, etc.) are used as wiring materials, and to provide a thin film that operates at high speed. The objective is to realize a driver, reduce the manufacturing process of a TPT active matrix substrate with a built-in driver, and make it low-cost.

〔概要〕〔overview〕

本発明の概要は、ドライバー内蔵型アクティブマトリク
ス基板におけるドライバ一部の信号線材料をアクティブ
マトリクスアレイ内におけるものと同一のものとし、該
信号線へ複数個所から信号を入力することである。The outline of the present invention is to use the same material for the signal lines of part of the driver in the active matrix substrate with a built-in driver as that in the active matrix array, and to input signals to the signal lines from a plurality of locations.

〔実施例〕〔Example〕

＠３図に本発明の実施例を示す。これは、第１図に示す
ドライバー内蔵型アクティブマトリクス基板におけるド
ライバ一部のクロ・・り信号線の両端からクロック信号
を入力する例である。第３図ＶＣおいて、第１図と同一
の記号は填１閲と同一のものを表わす。３０１及び３０
２はそれぞれデータ側ドライバー１１５及び１１６にお
ける４口９り信号線のもう一端に設けたクロック信号入
力端子で、’３０３及び３０４けそれぞれゲート側ドラ
イバー１１３及び１１４におけるクロック信号線のもう
一端１で設けたクロック信号入力端子である。Figure @3 shows an embodiment of the present invention. This is an example in which a clock signal is input from both ends of the clock signal line of a part of the driver in the active matrix board with a built-in driver shown in FIG. In FIG. 3 VC, the same symbols as in FIG. 1 represent the same items as in the first review. 301 and 30
2 is a clock signal input terminal provided at the other end of the 4-output 9 signal line in the data side drivers 115 and 116, respectively, and '303 and 304 are provided at the other end 1 of the clock signal line in the gate side drivers 113 and 114, respectively. This is a clock signal input terminal.

第４図に第３図妬おけるドライバ一部の構造（簡略化し
たもの）を示す。全ての配線は多結晶シリコン及びＩＴ
Ｏで行われている。第４図において、第２図と同一の記
号は第２図と同一のものを表わす。４０１乃至４０３け
ＩＴＯによる配線領域であり、特に４０２及び４０３け
クロック信号線である、 肌５図に本発明のもう一つの実施例を示す。これＦ−７
Ｍ１図に示すドライバー内Ｒ型アクティブマトリクス基
板におけるドライバ一部のタロツク信号線の両端及び中
間部の、３個所からクロック信号を入力する例である。FIG. 4 shows the structure (simplified version) of a part of the driver in FIG. 3. All wiring is polycrystalline silicon and IT
It is being held at O. In FIG. 4, the same symbols as in FIG. 2 represent the same things as in FIG. Another embodiment of the present invention is shown in Fig. 5, in which the wiring area is 401 to 403 made of ITO, and in particular, 402 and 403 are clock signal lines. This is F-7
This is an example in which clock signals are input from three locations, one at both ends and one in the middle of the tarock signal line of a part of the driver in the R-type active matrix board in the driver shown in Figure M1.

第５図において第１図及び第３図と同一の記号けそｈぞ
れ＠１図及び第３図と同一のものを表すす。５０１及び
５０２けそれぞｈデータ側ドライバー１１５汲び１１６
１Ｃ卦けるクロック信号線の中間部に設けたクロ９り信
号入力端子で、５０６及び５０４はそｈぞれゲート側ド
ライバー１１３及び１１４にむけるクロック信号線の中
間部に設けたクロック信号入力端子である。In FIG. 5, the same symbols as in FIGS. 1 and 3 represent the same symbols as in FIGS. 1 and 3, respectively. 501 and 502 respectively h data side driver 115 and 116
The clock signal input terminals 506 and 504 are clock signal input terminals provided in the middle of the clock signal lines for the gate side drivers 113 and 114, respectively. be.

さらに本発明の応用例としては、電源入力端子及びデー
タ（ｌｌｌ１１ドライバーにおけるビデオ信号入力端子
を複数個設け、それぞれの信号線へ複数個所から信号を
入力することが考えられる。Furthermore, as an application example of the present invention, it is conceivable to provide a plurality of power supply input terminals and a plurality of video signal input terminals in the data (llll11 driver), and input signals to each signal line from a plurality of locations.

〔効果〕〔effect〕

第６図の場合、々口・リフ（Ｎ嘱綜の両端からクロ・ｌ
り信号を入力しているが、これは第１図の場合に比べ、
信号線の長さＬが半分に、幅Ｗが２倍になった効果があ
る。前記定数において、この効果を考慮すると、信号線
の時定数τ＝　７５　ｎｓｅ’ｃとなり、クロック信号
が電源電圧の９０係立ち上がる時間は、１７０ｎｓｅｃ
となる。よってドライバーを１ＭＨｚで、動作させる事
が充分可能となる。また、第てわかる通り、本発明の実
施によりドライバー内蔵型ＴＰＴアクティブマトリクス
基板ＶＣ′！？ける配線を全て多結晶シリコン及びＩＴ
Ｏで行う事が可能となり、該基板の構造がシンプルなも
のとなり製造工程が軽減することにより該基板製造にお
ける低コスト化が実現される。In the case of Fig. 6, there is a cross-section rift (from both ends of the N-cross
However, compared to the case in Figure 1, this is
The effect is that the length L of the signal line is halved and the width W is doubled. Considering this effect in the above constant, the time constant of the signal line τ = 75 nsec'c, and the time for the clock signal to rise by 90% of the power supply voltage is 170 nsec.
becomes. Therefore, it is fully possible to operate the driver at 1 MHz. Also, as can be seen, by implementing the present invention, a driver built-in TPT active matrix substrate VC'! ? All interconnections are polycrystalline silicon and IT
It becomes possible to perform the process using O, the structure of the substrate becomes simple, the manufacturing process is reduced, and the cost of manufacturing the substrate is reduced.

第５図の場合、クロ９７４８号線の両端及び中間部から
信号を入力しているが、これは第３図の場合に比べ、さ
らに信号線の長さＬが半分、幅Ｗが２倍になった効果が
ある。前記定数においてさらにこの効果を考慮に入れる
と、信号線の時定数τ＝１９ｎｓｅｃ、クロック信号が
電源電圧の９０ｑｂ立ち上がる時間は４３ｎＢｅＣとな
り、ドライバーは第３図における場合よりさらに高速動
作する。In the case of Figure 5, signals are input from both ends and the middle of Kuro 9748, but compared to the case of Figure 3, the length L of the signal line is half and the width W is twice. It has a positive effect. If this effect is further taken into consideration in the above constants, the time constant τ of the signal line is 19 nsec, and the time for the clock signal to rise by 90 qb of the power supply voltage is 43 nBeC, and the driver operates even faster than in the case shown in FIG.

以上述べた如く、本発明を用いることにより、配線に高
抵抗材料を使用した場合においても信号線内における信
号の立ち上がり時間が小さくなり、高速動作するドライ
バー回路が実現される。このため、ドライバー内蔵型Ｔ
ＰＴアクティブマトリクス基板における配線を多結晶シ
リコン及びＸＴＯの２層で行うことが可能となり、低コ
ストかつ高品質のドライバー内蔵型アクティブマトリク
ス央板が実Ｊ１される。As described above, by using the present invention, even when a high resistance material is used for the wiring, the rise time of the signal in the signal line is shortened, and a driver circuit that operates at high speed is realized. For this reason, the built-in driver T
It becomes possible to conduct wiring on a PT active matrix substrate using two layers of polycrystalline silicon and XTO, and a low-cost, high-quality active matrix center board with a built-in driver can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図及び第２図は従来のドライバー内蔵型アクティブ
マトリクス基板を説明するための図、第３図及び第４図
は本発明の詳細な説明するための図。 第５図は本発明のもう一つの実施例を説、明するだめの
図。 以　ト 出願人　株式会社　諏訪精工舎 １ 第１＠ 第４図 第５図1 and 2 are diagrams for explaining a conventional active matrix board with a built-in driver, and FIGS. 3 and 4 are diagrams for explaining the present invention in detail. FIG. 5 is a diagram for explaining and explaining another embodiment of the invention. Applicant: Suwa Seikosha Co., Ltd. 1 Figure 1 @ Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 周辺駆動回路内蔵型アクティブマトリクス基板において
、周辺駆動回路内の信号線の配線材料をアクティブマト
リクスアレイ内におけるものと同一のものとし、該信号
線へ複数個所から信号を入力する、信号線への信号入力
方法。In an active matrix substrate with a built-in peripheral drive circuit, the wiring material of the signal line in the peripheral drive circuit is the same as that in the active matrix array, and signals are input to the signal line from multiple points. input method.