JPS6015953B2 - Split screen display circuit in display device - Google Patents

Description

【発明の詳細な説明】 この発明はディスプレイ装置における分割スクリーン表
示回路に関し、特にメモリに表示すべき事項を連続的に
記憶しておき、これを読出して分割表示できるようにす
るためのアドレス発生手段を有するディスプレイ装置に
おける分割スクリーン表示回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a split screen display circuit in a display device, and in particular to an address generating means for continuously storing items to be displayed in a memory and reading out the items for split screen display. The present invention relates to a split screen display circuit in a display device having a display device.

ディスプレイ装置におけるディスプレイスクリーンの１
行あたりの文字数より少ない文字数をもったデータを表
示するとき、データの文字数に合わ・せて第１図に示す
ようにディスプレイスクリーン面を分割して表示するこ
とは従来から行なわれている。1 of the display screens in the display device
When displaying data having fewer characters than the number of characters per line, it has been conventional practice to divide the display screen surface according to the number of characters of the data as shown in FIG.

通常のディスプレイスクリーンは、第１図に示すように
、例えば６４文字からなる行が２５行、合計１６００文
字を表示する。ここでディスプレイスクリーン面上の数
字（０、１、２、・・・・・・・…・・１５９９）は表
示される各文字のアドレス番号を示している。いま１行
３Ｚ文字で４併ｉからなるデータＡと、同じく１行３Ｚ
文字で１併；からなるデータＢを表示するときは、第１
図のように、データＡを１行３Ｚ文字で２０行からなる
データＡ，とんに分割し、データＢを１行３２文字で５
行からなるデータＢとＢ２に分割して表示すればよいこ
とになる。A typical display screen displays, for example, 25 lines of 64 characters, for a total of 1600 characters, as shown in FIG. Here, the numbers (0, 1, 2, . . . 1599) on the display screen indicate the address number of each character to be displayed. Now data A consists of 3Z characters in 1 line and 4 i's, and also 3Z in 1 line.
When displaying data B consisting of one character;
As shown in the figure, data A is divided into 20 rows of 3Z characters per row, and data B is divided into 5 rows of 3Z characters per row.
This means that it is sufficient to display the data by dividing it into data B and B2 consisting of rows.

一方、ディスプレイのラスタは、ディスプレイスクリー
ンを分割して表示していると否とにかかわらず、左端か
ら右端までの６４文字分のスキャンを通して行なってい
るので、第１図のような分割表示を行なう場合には、１
スキャンの中間でデータがＡ，からＡ２に跳ぶことにな
る。On the other hand, the display raster is displayed by scanning 64 characters from the left edge to the right edge, regardless of whether the display screen is divided or not. In this case, 1
In the middle of the scan, the data will jump from A to A2.

そこでデータをメモ川こ書込み、表示のために読出しを
行う場合に特別な工夫が必要になる。このような場合、
従釆の一つの方式は、メモリにデータを書き込むときに
は、第２図イに示すように、まず第１行目のデータ（０
），（１），（２）”．“．”．”．（３１），（６４
０），（６４１）”・”・”・”・（６７１）を、次に
第２行目のデータ（３２），（３３）”・”・”・”・
（６３），（６７２），（６７３）・・・・・・・・・
・・・（７０３）を書込み、以下同様にして各行におい
てＡ，のデータとＡ２のデータを交互に書込んでゆき、
Ａ，とＡ２のデータの書込みが終了するとＢ，とＢ２の
データの書込みを行なう。Therefore, special measures are required when writing data into a memo and reading it for display. In such a case,
One of the subordinate methods is that when writing data to memory, the first row of data (0
), (1), (2)".". ”．”． (31), (64
0), (641)”・”・”・”・(671), then the second line data (32), (33)”・”・”・”・
(63), (672), (673)...
...(703), and in the same way, data for A and data for A2 are alternately written in each row,
When the writing of the data of A and A2 is completed, the writing of the data of B and B2 is performed.

そしてデータを読出すときは、第２図イに示したこの書
込み順にしたがって順次ラスタのスキャンに合わせて謙
出せばよい。この第１の方式はメモリからデータを読出
すためのハードは簡単であるが、データをメモリに書込
むときのソフトが非常に面倒になり、またソフト上で画
面管理が大変複雑になるという欠点がある。When data is read out, data can be read out sequentially in accordance with the raster scan according to the writing order shown in FIG. 2A. In this first method, the hardware for reading data from memory is simple, but the software for writing data into memory is very cumbersome, and the screen management on the software is very complicated. There is.

また、従来の他の方式として、第２図口に示すように、
メモリにデータを書込むときは、Ａ，のデータを各行順
に（０），（１）…………（３１），（３２），（３３
）・””・”・・・・（６３）・一”・“・”・・・（
６０８）・・………・（６３９）と書込み、次いでＬの
データを（６４０）…………（６７１），（６７２）“
．”．・．．・．・（１２４８）”．”．”．”．（１
２７９）と順次書込む。In addition, as another conventional method, as shown in the opening of Figure 2,
When writing data to memory, write the data in A in each row in order (0), (1)......(31), (32), (33).
)・””・”・・・(63)・１”・“・”・・・(
608).........(639), then write the data of L (640)......(671), (672)"
．． ”...(1248)”. ”．”． ”.(1
279) in sequence.

それから同様にして次にＢ、その次にＢ２のデータを書
込む。そしてこれを表示するときに、まず第１行目とし
て（０），（１）”・”・”・”・（３１），（６４０
）”・”・”・”・（６７１）、次いで第２行目を（３
２），（６３），（６７２）…・・・・…・・（７０３
）と読出してゆく方式がある。この第２の方式はメモ川
こデータを書き込むときは非常に容易であるが、これを
諸出すときに、（３１）の次は（６４０）を議出し、（
６４）の次には（６７２），（６３９）の次は（１２４
８）と６０９を加算したものをアドレスとしたり、また
（６７１）の次は（３２），…………（１２４７）の次
は（６０８）と、６３９を減算したものをアドレスとす
る必要がある。さらにデータＢのときには（１３１１）
の次は（１４４０）…………（１４３９）の次は（１５
６８）と１２９を加算したものをアドレスとする必要が
あり、一方（１４７１）の次は（１３１２），…………
（１５６７）の次は（１４０８）と１５９を減算したも
のをアドレスとする必要がある。このように第２の方式
は書込みのときのソフトは容易であるが、謙出すときの
アドレス回路が加算回路、減算回路等を組合せた複雑な
回路となるので、この読出すときのハードが複雑になる
という欠点がある。Then, in the same manner, data of B is written next, and then data of B2 is written. When displaying this, the first line is (0), (1)”・”・”・”・(31), (640
)”・”・”・”・(671), then the second line is (3
2), (63), (672)... (703
). This second method is very easy when writing memo data, but when outputting it, (31) is followed by (640), and (
64) is followed by (672), and (639) is followed by (124).
The address should be the addition of 8) and 609, or (671) should be (32), and (1247) should be (608), and 639 should be subtracted. be. Furthermore, when it is data B (1311)
Next is (1440)......(1439) is (15
The address must be the sum of 68) and 129, while (1471) is followed by (1312), etc.
After (1567), the address must be (1408) minus 159. In this way, in the second method, the software for writing is simple, but the address circuit for outputting is a complicated circuit that combines an addition circuit, a subtraction circuit, etc., so the hardware for reading is complicated. It has the disadvantage of becoming

したがって本発明は、このような従来の方式の有する欠
点を改善して、データ書込みのときのソフトを容易にす
るとともに、議出しのときのハードも簡単な構成のもの
としたディスプレイ装置における分割スクリーン表示回
路を提供することを目的とするものである。Therefore, the present invention provides a split screen in a display device that improves the shortcomings of the conventional system, simplifies the software for writing data, and has a simple hardware configuration for displaying the data. The purpose is to provide a display circuit.

そしてこのために本発明におけるディスプレイ装置にお
ける分割スクリ−ン表示回路では、分割されて表示され
るデータの一行分のアドレスをカウントする毎に出力を
発生する文字カウンタと、該文字カウンタの出力をカウ
ントすることにより走査された行数を出力する行カウン
タと、該行カウンタの出力を受けその行数に対応したス
タートアドレスを発生するスタート情報メモリと、この
スタートアドレスと上記文字カウンタからのアドレスの
両者からデータアドレスを合成する手段とを具備するこ
とを特徴とする。以下本発明の一実施例を第３図〜第５
図にもとづき、第１図および第２図を参照しつつ説明す
る。For this purpose, the split screen display circuit in the display device of the present invention includes a character counter that generates an output every time it counts the address of one line of data to be displayed in a divided manner, and a character counter that counts the output of the character counter. A line counter that outputs the number of lines scanned by scanning, a start information memory that receives the output of the line counter and generates a start address corresponding to the number of lines, and both this start address and the address from the character counter. and means for synthesizing a data address from. An embodiment of the present invention is shown below in Figures 3 to 5.
The explanation will be made based on the figures and with reference to FIGS. 1 and 2.

第３図は本発明の−実施例構成を示し、第４図および第
５図はデータアドレスの説明図である。FIG. 3 shows the configuration of an embodiment of the present invention, and FIGS. 4 and 5 are explanatory diagrams of data addresses.

まず、本発明では、データをメモリに書込むときは、第
２図口に示すように、各行順に順次メモＩＪ‘こ書込む
。すなわち、Ａ，のデータを各行順に（０），（１）”
・”・”・“・（３１），（３２）”・”・”・”・（
６３），（６４）”・””川”・（９５）”・”・”・
”・（６０８）…………（６３９）と書込み、続いてＡ
２のデータを（６４０）…………（６７１），（６７２
）”・”・”・”・（７０３），（７０４）”・“・”
・”・（７３５）”・・””・”・（１２４７），（１
２４８）・”“．“・…（１２７９）と書込む。これに
続いてＢ．のデータを（１２８０）…………（１３１１
），（１３１２）”．”．“・“．（１３４３）”・”
・．”・”（１４０８）・・・・・…・・・・（１４３
９）と書込み、さらにＢのデータを（１４４０）………
…（１４７１），（１４７２）”．”．”・・．・（１
５０３）”．・．．・””．（１５６７），（１５６８
）……・・・…（１５９９）と書込む。すなわちこの場
合、データはそのアドレス順に書込めばよいので書込む
ときのソフトはきわめて容易なものとなる。次にメモリ
からデータを謙出す方式について説明する。First, in the present invention, when data is written into the memory, the memo IJ' is sequentially written in each row in order, as shown at the beginning of FIG. In other words, the data of A is (0), (1) in each row in order.
・”・”・“・(31),(32)”・”・”・”・(
63), (64)”・””river”・(95)”・”・”・
”・(608)……(639), then A
2 data (640)…………(671), (672
)”・”・”・”・(703),(704)”・“・”
・”・(735)”・・””・”・(1247),(1
248)・”“. “・…(1279) is written.Following this, the data of B. is written as (1280)…(1311)
), (1312)”.”. “・“． (1343)”・”
・．． ”・”(1408)・・・・・・・・・・・(143
9) and then write the data of B (1440)...
...(1471), (1472)".". ”...(1
503)"..."". (1567), (1568
)......Write (1599). That is, in this case, the data can be written in the order of the addresses, so the software for writing becomes extremely simple. Next, a method for extracting data from memory will be explained.

第１図から明らかなように、各画面Ａ，，Ａ２，Ｂ，塁
の左端のスタートアドレスが得られれば、それじ汎降の
アドレスはこれを順次０，１，２…・・・・・・・・・
３１と増加してゆく関係にあるので容易にそのアドレス
を指定することができる。この発明ではスタート情報Ｒ
ＯＭ５にあらかじめ各画面Ａ．，Ａ２，Ｂ，＆の左端の
スタートアドレスを記憶させておくことにより、簡単な
回路構成で分割スクリーン表示に必要なデータを順次読
出すことができるようにしたものである。As is clear from Fig. 1, if the start address of the left end of each base is obtained for each screen A, A2, B, then the address for each base is sequentially 0, 1, 2, etc.・・・・・・
31, so the address can be easily specified. In this invention, start information R
Each screen A. , A2, B, &, the data necessary for split screen display can be sequentially read out with a simple circuit configuration.

第３図において、１はクロックパルス発生器であって、
これから発生するクロツクバルス毎にデータのアドレス
が１ずつ進む。In FIG. 3, 1 is a clock pulse generator,
The data address advances by 1 for each clock pulse generated from now on.

３は各画面の文字数に等しい３２進カウンタからなる文
字カウンタであって、０〜３１までのアドレスを発生す
るものである。3 is a character counter consisting of a 32-decimal counter equal to the number of characters on each screen, and generates addresses from 0 to 31.

４は行カウンタで文字カウンタ３から入力が印加される
毎に１ずつ進み、そのカウント数を出力する。4 is a line counter which advances by 1 each time an input is applied from the character counter 3, and outputs the counted number.

そして画面Ａ，，ん，Ｂ，＆の行の合計すなわちこの例
では５の；をカウントすると０に復帰するようになって
いるので、６ビットからなる５Ｇ隻カウントと同じであ
る。５は各画面のスタートアドレスを記憶するスタート
情報ＲＯＭであり、本発明の特徴とするものである。Then, when the sum of the rows of screens A, , B, &, that is, 5 in this example, is counted, it returns to 0, so it is the same as the 5G ship count consisting of 6 bits. 5 is a start information ROM that stores the start address of each screen, and is a feature of the present invention.

このスタート情報ＲＯＭの動作について次に説明する。
第１図により明らかな如く、ディスプレイスクリーンの
各行、各画面Ａ，，Ａ２，Ｂ，Ｂの各行のスタートアド
レスおよび文字カウンタ３の出力の関係は第４図に示す
如くなっている。この第４図によれば、行カウンタ４の
出力と各画面のスタートアドレスは１対１の対応をして
いることがわかる。したがつて行力ウンタ４の出力に対
応したスタートアドレスをあらかじめスタート情報ＲＯ
Ｍ５に記憶しておき、行カウンタ４の出力をアドレスと
してスタート情報ＲＯＭ５に謙出すようにすれば、特別
な加・減算回路を使用することもなく容易に所定のスタ
ートアドレスを発生することができる。次に第１図の各
画面Ａ，，ん，Ｂ，鷲の各行のスタートアドレス０，３
２，６４…………６０８，６４０，６７２…………１２
４８および１２８０，１３１２・・・・・・・・・・・
・１４０８，１４４０・・・・・・・・・・・・１５６
８等に着目すると、いずれも各画面の１行あたりの文字
数である３２の整数倍になっていることがわかる。The operation of this start information ROM will be explained next.
As is clear from FIG. 1, the relationship between the start addresses of each line of the display screen, each line of each screen A, A2, B, and B, and the output of the character counter 3 is as shown in FIG. According to FIG. 4, it can be seen that there is a one-to-one correspondence between the output of the line counter 4 and the start address of each screen. Therefore, the start address corresponding to the output of the power counter 4 is set in advance as the start information RO.
By storing it in M5 and outputting the output of the row counter 4 as an address to the start information ROM 5, a predetermined start address can be easily generated without using a special addition/subtraction circuit. . Next, start addresses 0 and 3 for each line of each screen A, , B, and eagle in Figure 1.
2,64…………608,640,672…………12
48 and 1280, 1312...
・1408,1440・・・・・・・・・156
If we focus on numbers such as 8, we can see that they are all integral multiples of 32, which is the number of characters per line on each screen.

すなわち各スタートアドレスを２進数で表示したときの
下位５ビットはオール「０」になつている。そこで各ス
タートアドレスを第５図に示すように、３沙〆上を示す
上位アドレス部分と、３２未満のアドレス部分を示す下
位アドレス部分の二つに２分し、上位アドレス部分をス
タート情報ＲＯＭ５の出力により指定し、下位アドレス
部分を文字カウンタ３によって指定するようにすれば、
文字カウンタ３とスタート情報ＲＯＭ５の出力の組合わ
せで、データのすべてのアドレスを容易に指定すること
ができるものとなる。スタート情報ＲＯＭ５に記憶され
る上位アドレスは、各行のスタートアドレスの下位５ビ
ットを除いた値、すなわち０、２０＝６４０／３２、１
＝３２／３２、２１＝６７２／３２、２＝６４／３２、
２２＝７０４／３２・・・・・・．・．．・・１９＝６
０８／３２、３９＝１２４８／３２、４０＝１２８０／
３２・・・………４９＝１５粥／３２等で、この値が第
４図の右側に示されている。That is, when each start address is expressed as a binary number, the lower five bits are all "0". Therefore, each start address is divided into two parts, as shown in FIG. If you specify it by output and specify the lower address part by character counter 3,
The combination of the character counter 3 and the output of the start information ROM 5 makes it possible to easily specify all addresses of data. The upper address stored in the start information ROM 5 is the value obtained by removing the lower 5 bits of the start address of each row, that is, 0, 20 = 640/32, 1
=32/32, 21=672/32, 2=64/32,
22=704/32...・．． ．．・19=6
08/32, 39=1248/32, 40=1280/
32......49=15 porridge/32, etc., and this value is shown on the right side of FIG.

このようにすることにより、スタート情報ＲＯＭ５は出
力も入力もともに６ビットの小容量のメモリで構成する
ことができる。そしてスタ−ト情報ＲＯＭ５と文字カゥ
ンタ３からの上位および下位のアドレスはデータアドレ
ス合成回路６によって合成され、データアドレスとなっ
て図示省略したデータバスを経由してデータメモリに印
加され、所望のデータの議出しを行なうことができる。
この構成において、図示省略したスキャン部によって発
生されたラスタにより表示されるべきＡ，画面の第１行
目のデータ（０）〜（３ １）が読出されるときは、文
字カウンタ３、行カゥンタ４の出力は「０」であり、ス
タート情報ＲＯＭ５の発生する上位アドレスは０となる
。By doing so, the start information ROM 5 can be configured with a small capacity memory of 6 bits for both the output and input. The upper and lower addresses from the start information ROM 5 and the character counter 3 are synthesized by a data address synthesis circuit 6, and the data address is applied to the data memory via a data bus (not shown) to generate the desired data. can make proposals.
In this configuration, when the data (0) to (31) on the first line of the screen A to be displayed by the raster generated by the scanning unit (not shown) is read out, the character counter 3 and the line counter 4 is "0", and the upper address generated by the start information ROM 5 is "0".

したがって文字カウンタ３からの出力０〜３１がそのま
まデータアドレスとなる。そしてラスタがん画面に進む
と、文字カウンタ３の出力により行カウンタ４は「１」
を出力するのでスタート情報ＲＯＭ５の発生する上位ア
ドレスは、２０すなわち６４０のスタートアドレスを発
生する。一方文字カウンタ３がラスタの進行とともにク
ロックパルス発生タ器１からのクロツクバルスにより０
〜３１と増加してゆくので、全体のデータアドレスは６
４０〜６７１となる。ラスタがディスプレイスクリーン
の第２行目のスキャンに移行し、Ａ，画面の第２行目を
議出し０ているときは、文字カウンタ３の出力により行
カウンタ４の出力は「２」となるので、スタート情報Ｒ
ＯＭ５の上位アドレスは「１」すなわちスタートアドレ
スは３２となる。Therefore, the outputs 0 to 31 from the character counter 3 serve as data addresses as they are. Then, when proceeding to the raster cancer screen, the line counter 4 is "1" due to the output of the character counter 3.
Therefore, the upper address generated by the start information ROM 5 generates a start address of 20, that is, 640. On the other hand, as the raster progresses, the character counter 3 is zeroed by the clock pulse from the clock pulse generator 1.
〜31, so the total data address is 6.
It becomes 40-671. When the raster moves to scan the second line of the display screen and the second line of the screen is 0, the output of the line counter 4 becomes "2" due to the output of the character counter 3. , start information R
The upper address of OM5 is "1", that is, the start address is 32.

したがって文字カウンタ３と合成されたデータアドレス
は３２〜６３となる。次いでＡ２の画面に進むと行カウ
ンタ４の出力は「３」となるので、スタート情報ＲＯＭ
５の上位アドレスは２１すなわちスタ−トアドレスは６
７２となる。したがって合成されるデータアドレスは６
７２〜７０３となる。以下同機にしてラスタのスキャン
に対応して、画面Ａ，，Ａ２，Ｂ，＆の各行のアドレス
が形成され、メモリからデータの読出を行なうことがで
きる。なお上記実施例では縦に２分割した例であるが、
文字カウンタ３、スタート情報ＲＯＭ５の内容を変更し
、下位５ビットもアドレスカウンタにセットできるよう
にすれば、縦方向を３分割以上にすることができる。Therefore, the data addresses combined with character counter 3 are 32-63. Next, when proceeding to the screen A2, the output of the line counter 4 becomes "3", so the start information ROM
The upper address of 5 is 21, that is, the start address is 6.
It becomes 72. Therefore, the data address to be synthesized is 6
72 to 703. Thereafter, addresses for each line of the screen A, , A2, B, & are formed in response to raster scanning by the same machine, and data can be read from the memory. In addition, although the above example is an example in which it is divided into two vertically,
By changing the contents of the character counter 3 and start information ROM 5 so that the lower 5 bits can also be set in the address counter, the vertical direction can be divided into three or more.

本発明の他の実施例を第６図について説明する。Another embodiment of the invention will be described with reference to FIG.

第６図では、スタート情報ＲＯＭ５′を使用して保守の
ために、例えば装置内の状態、エラー情報等の保守情報
を表示する方式を示したものである。FIG. 6 shows a method of displaying maintenance information such as the internal status of the device and error information for maintenance using the start information ROM 5'.

この例では、保守状態表示か否かを示すモード信号をス
タート情報ＲＯＭ５′に供給する。In this example, a mode signal indicating whether or not maintenance status is to be displayed is supplied to the start information ROM 5'.

行カウンタ４の出力が３３午以上でも、保守状態表示モ
ードが「０」のときは「０」をスタ−ト情報ＲＯＭ５′
に供給して前述の動作を行なわせる。保守状態表示モー
ドのときはモード信号が「１」となり「１」がスタート
情報ＲＯＭ５′に供給される。このときスタート情報Ｒ
ＯＭ５′は行カウンタ４の出力が４９になったとき、次
は図示省略したメモリの１６００のアドレスを読むよう
にする。そしてこの１６００以降のアドレスで保守情報
に関するデータを謙出せば、ディスプレイスクリーンの
第２３；目‘こ保守情報が表示されることになる。この
ようにすることにより通常の状態で使用できる行数を減
少させないことができる。以上説明した如く、本発明に
よればデータ書込みを行なうときのソフトが容易である
とともに、データを読出すためのハードも簡単なもので
よい分割スクリーン表示回路を得ることができる。Even if the output of the line counter 4 is 33 minutes or more, if the maintenance status display mode is "0", the information ROM 5' starts at "0".
to perform the operations described above. In the maintenance status display mode, the mode signal becomes "1" and "1" is supplied to the start information ROM 5'. At this time, start information R
When the output of the row counter 4 reaches 49, the OM 5' next reads the address 1600 of the memory (not shown). If data related to maintenance information is retrieved from addresses after 1600, the 23rd item maintenance information will be displayed on the display screen. By doing this, the number of lines that can be used under normal conditions can be prevented from being reduced. As described above, according to the present invention, it is possible to obtain a split screen display circuit that requires simple software for writing data and simple hardware for reading data.

しかも使用されるＲＯＭの容量も小容量のものでよいの
で、ＲＯＭにある余分の入出力端子やメモリを利用して
保守情報の表示ができる等、多くの効果を達成すること
ができる。なお上記説明ではスタート情報メモリとして
ＲＯＭを使用した例について説明しが勿論ＲＯＭにのみ
限定されるものではない。Furthermore, since the ROM used only needs to have a small capacity, many effects can be achieved, such as being able to display maintenance information by using the extra input/output terminals and memory in the ROM. Note that in the above description, an example in which a ROM is used as the start information memory is explained, but of course the start information memory is not limited to the ROM.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は分割スクリーン表示の説明図、第２図は分割ス
クリーン表示に使用されるメモリのデータセット状態説
明図、第３図は本発明の一実施例構成、第４図および第
５図はデータアドレス説明図、第６図は本発明の他の実
施例である。 図中、１はクロツクパルス発生器、３は文字カウンタ、
４は行カウンタ、５はスタート情報ＲＯＭ、６はデータ
アドレス合成回路をそれぞれ示す。 ナー風 了２囚 了Ｊ図 ナご皿 ナ４肋 ナ‘凶Fig. 1 is an explanatory diagram of split screen display, Fig. 2 is an explanatory diagram of the data set state of the memory used for split screen display, Fig. 3 is the configuration of an embodiment of the present invention, and Figs. 4 and 5 are A data address explanatory diagram, FIG. 6, is another embodiment of the present invention. In the figure, 1 is a clock pulse generator, 3 is a character counter,
4 is a row counter, 5 is a start information ROM, and 6 is a data address synthesis circuit. Na wind ryo 2 prisoners ryo J figure na go plate na 4 ribs na' evil

Claims (1)

【特許請求の範囲】[Claims] １ 分割されて表示されるデータの一行分のアドレスを
カウントする毎に出力を発生する文字カウンタと、該文
字カウンタの出力をカウントすることにより走査された
行数を出力する行カウンタと、該行カウンタの出力を受
けその行数に対応したスタートアドレスを発生するスタ
ート情報メモリと、このスタートアドレスと上記文字カ
ウンタからのアドレスの両者からアドレスを合成する手
段とを具備することを特徴とするデイスプレイ装置にお
ける分割スクリーン表示回路。1. A character counter that generates an output every time it counts the address of one line of divided and displayed data, a line counter that outputs the number of scanned lines by counting the output of the character counter, and a line counter that outputs the number of scanned lines by counting the output of the character counter. A display device comprising: a start information memory that receives an output from a counter and generates a start address corresponding to the number of lines; and means for synthesizing an address from both the start address and the address from the character counter. Split screen display circuit.