JPS60154783A

JPS60154783A - ビデオ信号発生装置

Info

Publication number: JPS60154783A
Application number: JP997584A
Authority: JP
Inventors: Jiyunya Ameshiro; 天白　順也
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-01-25
Filing date: 1984-01-25
Publication date: 1985-08-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明はビデオ信号発生装置に関する。

技術の背景近年の情報化社会の進展は目覚しく次々にニー−メディ
アの出現をみるに至っている。特にホームｌ？デオ、ノ
母−ソナルコンピュータ（パン：１ン）の急速な普及に
よシ、一般家庭内においても小規模ながら情報化社会の
波が浸透しつつある。このようなニー−メディアの１つ
として本発明はビデオ信号の重畳、いわゆるテロ、プあ
るいはスーツマーインポーズについて言及する。

従来技術と問題卓第１図は現在量も一般的に行われているテロップを実現
するビデオ信号発生装置の一例を示す回路図である。本
図において、１１が従来のビデオ信号発生装置であシ、
第１ビデオ信号ｖ１　と第２ビデオ信号ｖ２とを受信し
、第２ビデオ信号ｖｚＯ方全優先して第１ビデオ信号に
重畳し、結果としてアナログの合成ビデオ信号Ｖｏｕｔ
ｋ得る。仮に、第１ビデオ信号ｖｌが洋画のスクリーン
であったとすれば、第２ビデオ信号ｖ２はその中の会話
の吹替え文字ということになる。そして合成ビデオ信号
Ｖ。ｕｔは家庭用のテレビに入力することができる。

第１図に示すビデオ信号発生装置において特に注意すべ
きところは、アナログスイッチ１２および１３であ夛、
これらは相補的にオン・オフする。

寸方わち、第２ビデオ信号ｖ２がない部分では、スイッ
チ１２がオンでスイッチ１３がオフであシ、信号ｖｌが
そのまま信号Ｖ。ｕｔとなる。一方、信号ｖ２がある部
分では、スイッチ１２がオフでスイッチ１３がオンであ
シ、信号Ｖ１に代えて信号ｖ２を選択し、信号Ｖ。ｕｔ
とする。第１図中の他の構成要素は本発明に係るビデオ
信号発生装置につい′〔も共通であるので後述する。

第２図は第１図の回路構成を、パーソナルコンピュータ
を含むテロッパーに流用した場合の概略構成を示す回路
図である。本図において、２１はパーソナルコンピュー
タ（ＰＣ）であり、これより三原色すなわちＲ（ｒｅｄ
　）　、Ｇ（ｇｒｅｅｎ　）　。

Ｂ　（ｂｌｕｅ　）の分離色信号からなるディジタルの
第１ビデオ信号ｖ１が供給される。この信号■１には、
ビデオ信号発生装置１１において、アナログスイッチ１
２および１３を介して、ディジタルの第２ビデオ信号■
２が重畳し、アナログの合成ビデオ信号Ｖ。ｕｔとなる
。ここで特に注意すべきことは、信号■１の処理経蕗上
に、ＲＧＢ／Ｖ変換回路（■はｖｉｄｅｏ　）２２とレ
ベルシフト回路本３を必−要とすることである。変換回
路２２は、ディジタルのＲＧＢ信号を、通常のテレビに
そのまま受け入れられる信号に変換するために不可欠で
あり、又、レベルシフト回路２３は、変換回路２２から
の信号レベルを通常のテレビの信号入力レベルに合わせ
るために不可欠である。

上記の第１図および第２図に鑑み、従来は上記の問題を
有していた。第１には、アナログスイッチ１２および１
３を必須の構成要素としていることである。しかしアナ
ログスイッチの使用は余シ好ましくない。その理由は、
一般にアナログスイッチのＤＧ　（ｄｉｆｆｅｒｅｎｔ
ｉａｌ　ｇａｉｎ　）　、ＤＰ（ｄｉｆｆｅｒｅｎｔｉ
ａｌ　ｐｈａｓｅ　）特性は劣シ、テレビで要求される
当該特性を十分に満足できないことである。第２には、
第２図に示す如くディジタルの第１ビデオ信号■ｌを入
力とするときには、回路２２．２３等の兄長な回路を必
要とすることである。

発明の目的上記問題点に鑑み本発明は、前記アナログスイッチを用
いずに、ディジタル信号の状態で第１および第２ビデオ
信号を合成し、さらにアナログ信号に変換して所望の合
成ビデオ信号を得るように１−たことを特徴とするもの
である。

発明の構成第３図は第２図の構成を本発明に従って構成した場合の
概略を示す回路図である。本図中、３１が本発明に基づ
くビデオ信号発生装置であシ、・や−ソナルコンピュー
タ２１からのディジタルの第１ビデオ信号Ｖｌ　（ＲＧ
Ｂ分離色信号）を、第２図の構成要素１２．１３，２２
および２３を介在させることなく、第２ビデオ信号ｖ２
と合成し、合成ビデオ信号Ｖ。ｕｔを得る。なお、５Ｙ
ＮＣは外部同期信号であシ、外部同期回路１８を介して
装置３１に印加され、信号ｖ１　と信号ｖ２の合成に必
要なタイミングを確保する。ただし、この点は一般的な
事項である。

第４図はビデオ信号発生装置の機能を図解的に表わした
表示パターン例の図で＄ｆｉ、ＲＧＢの分離色信号から
なるディジタルの第１ビデオ信号ｖ１によって構成され
る第１表示・ぐターンＰＶ１の上に、ディジタルの第２
ビデオ信号ｖ２によって構成される第２表示・やターン
ＰＶｚをテロップし、合成ビデオ信号Ｖ。ｕｔによって
構成されるテロップ表示パターンＰＶｏｕｔを得る例を
示す。

第５図は本発明に基づくビデオ信号発生装置の一実施例
全示す回路図である。ビデオ信号発生装置３１は、図示
する如く、情報源になるべく近い側に、本発明の特徴を
なす切換回路３２を設置する。切換回路３２は、共にデ
ィジタルのビデオ信号ｖｌおよびＶ２　ｋ入力としてこ
れらの中の一方を選択的に送出するディジタルスイッチ
からなシ（後述）、従来のアナログスイッチは完全に排
除されている。このディ・ゾタルスイッチは、優先度の
高いビデオ信号（この例ではＶ２　）がある部分では信
号ｖ１に代えて信号Ｖ２　ｆ出力し、信号ｖ２かない部
分では信号Ｖｌを出力する、ということを自動的に行っ
ている。切換回路３２よシ後段の回路は、切換えて出力
されたディジタルのビデオ信号Ｖ１又はＶ２をアナログ
信号に変換し且つ最終的な表示装置（テレビ）に入力す
るのに必要な信号処理を加えるための回路であって、第
１図に示した当該回路と共通する。ただし、これらの共
通回路は本発明の本質ではないので後に簡単に触れる。

４６図は第５図の切換回路３２の具体的な一例金示す回
路図である。切換回路３２は、ＲＧＢの分離色信号から
なるディジタルの第１ビデオ信号Ｖ１と、メモリ（例え
ばＲＡＭ　）からのＲＧＢの分離色信号からなるディジ
タルの第２ビデオ信号Ｖ２とを受信して、且つ、必要に
応じてディジタルの輝度信号Ｌ（例えば明るい赤又は暗
い赤等全生成する）を受信して、第１　ＮＡＮＤダート
群６１群上１第２　ＮＡＮＤダート群６２全６２ぞれ対
応するｒ−トに入力する。第１および第２　ＮＡＮＤダ
ート群６１群上１６２は択一的に開となる。すなわち、
優先度の高い第２ビデオ信号ｖ２が存在することが（そ
のＲ，Ｇ、Ｂ、Ｉの少なくとも１つがＨ’）、０１”−
）６３によって検出韻ると、その出力″Ｈ＃は爾２　Ｎ
ＡＮＤダート群６２全６２し、一方、その出力″Ｈ′を
イン・ぐ−夕６４によって反転した出力は第１ＮＭＤｒ
−）群６１を閉にする。すなわち第２ビデオ信号Ｖ２の
ＲＧＢ　Ｌ信号、例えば（Ｈ＃ｆ＋Ｌ”Ｌ”Ｉ（”）が
、（６Ｌ”Ｈ”Ｈ″１し”）として＄　２　ＮＡＮＤケ
―ト群６２より出力され、インバータ群６５全通して、
２進・１６進度変換回路１４へ供給すべきディジタルの
ビデオ信号となる。このとき、第１　ＮＡＮＤケ゛−ト
群６１の出力はブローティングであることが好捷しいの
で、これらゲート群の各々は例えばオーノンコレクタ形
式のＴＴＬグートヲ用いて構成するのが適当である。こ
のために設けたのが、クランプ抵抗群６６である。逆に
第２ビデオ信号ｖ２が存在しないときは、第２　ＮＡＮ
Ｄダート群６２全６２第１ＮＡＮＤケ９−ト群６１が閉
となシ、第１ビデオ信号Ｖ１のＲ，Ｇ、Ｂ、Ｉの各ビッ
トが２進・１６進変換回路１４に供給される。

第７図は第６図の切換回路３２に現われる要部の信号を
一例をもって示す波形図である。ただし、Ｒ，Ｇおよび
Ｂの中の任意の１つの系、例えばＲのビットについて表
わしておシ、同図第（１）欄は、第２ビデオ信号■２の
Ｒビットの波形、第（２）欄は、第１ビデオ信号ｖ１　
のＲのビットの波形１．ｒ！（３）欄はこれらの信号の
合成波形（Ｖ２優先）である。

第５図に戻ると、第２ビデオ信号Ｖ２は前記のメモリ１
９よシ供給される。メモリ１９の内容は予め準備されて
お）、アドレス回路１７によって順次読出される。アド
レス回路１７は、水晶発振子Ｑ′ｆｔ有する画像同期回
路１６からのクロック信号に同期して駆動される。画像
同期回路１６は、ブランキング信号Ｓｓと水平同期信号
Ｓ■と垂直同期信号ＳＶも出力する。ブランキング信号
ＳＢは、いわゆるフライバック期間中のビデオ信号を消
去するものであり、２進・１６進変換回路１４の入力の
１つをなす。該回路１４はいわばデコーダであり、切換
回路３２の出力（第６図参照）のＲ，Ｇ、Ｂ。

工の４ビツトパターンに対応した］６進の１つのビット
出力を送出する。これらは第８図中の■。

■、■・・・［Ｆ］の如く示される。

第８図は第１図および第５図に示す規定電圧発主回路１
５の一具体例を示す回路図である。本回路１５はいわば
Ｄ／Ａ変換器であシ、例えばテレビに規定されたアナロ
グ電圧を合成ビデオ信号■。ｕｔとして出力する。本図
ではいわゆる抵抗ラダーとして組み立てられており、各
ラダー毎にスイッチ（ＦＥＴとして示す）８１．８２が
接続され、常にいずれか１つのみが開となる。ブランキ
ングＳＢが発生するときは、本図中の■■■・・・■の
信号は出力されない。■、■、■・・・［Ｆ］等のビッ
トはＲ３Ｇ、Ｂおよび輝度（必要に応じて）の情報であ
り、ＳＲビットはパックポーチと、フロントポーチを表
わすブランキング信号（ブランクレベルＶＢ）、水平お
よび垂直同期信号Ｓ、　、Ｓｖは、パックポーチ、フロ
ント７−チよｐさらに低いシンク（同期）レベル（Ｖｓ
）の信号を送出させる。ただし、これらは通常のテレビ
における周知事項である。なお、抵抗ラダー８３によシ
テレビの入力に規定されたｊｌ高’Ｎ、圧ＶＢ（白レベ
ル）カラシンクレベル（Ｖｓ）までを発生する。

発明の詳細な説明したように本発明によれば、小形、簡易でしかも
ＤＧおよびＤＰ特性に優れたビデオ信号発生装置が実現
される。

【図面の簡単な説明】

第１図は現在最も一般的に行われているテロップを実現
するビデオ信号発生装置の一例を示す回路図、第２図は
第１図の回路構成を、ノや一ンナルコンピュータを含む
テロッパーに流用した場合の概略構成を示す回路図、嘱
３図は第２図の構成を本発明に従って構成した場合の概
略を示す回路図、第４図はビデオ信号発生装置の機能全
図解的に表わした表示Ａ？ターン例の図、第５図は本発
明に基づくビデオ信号発生装置の一実施例を示す回路図
、第６図は第５図の切換回路３２の具体的な一例を示す
回路図、第７図は第６図の切換回路３２に現われる要部
の信号を一例をもって示す波形図、第８図は第１図およ
び第５図に示す規定電圧発生回路１５の一具体例を示す
回路図でちる。３１・・・ビデオ信号発生装置、３２・・・切換回路、
６１　・＠　Ｉ　ＮＡＮＤ　ダート群、　６２　・＠　
２　ＮＡＮＤ　ｆｆ−トート群３・・・ＯＲＩ’−）、
ｖｌ　・・・第１ビデオ信号、Ｖｚ−４２ビデオ信号、
ｖＯｕｔ・・・合成ビデオ信号。特許出願人富士通株式会社特許出願代理人弁理士　青　木　朗弁理士西舘和之弁理士　内　１）幸　男弁理士　山　口　昭　之第１図１．′ｌ第２図第４図第５図第６図第７図第８図世＼か、 ■■■■−−−［Ｆ］ＳＢＳＨ５Ｖ

Claims

【特許請求の範囲】１、少なくとも三原色に対応する分離色信号からなるデ
ィジタルの第１ビデオ信号と、少なくとも三原色に対応
する分離色信号からなるディジタルの第２ビデオ信号と
を入力として、該第２ビデオ信号があるときのみ該第１
ビデオ信号に換えて該第２ビデオ信号を選択的に出力し
、又、該第２ビデオ信号がないときは、該第１ビデオ信
号全選択的に出力するディジタルスイッチかうする切換
回路を具備し、該切換回路の出力をディノタルアナログ
変換して合成ビデオ信号とすることを特徴とするビデオ
信号発生装置。２、前記切換回路が、前記第１ビデオ信号の少なくとも
前記三原色に対応する分離色信号を表示する各ビット出
力を入力とする第１　ＮＡＮＤ　ｒ　−）群（６１）と
、前記第２ビデオ信号の少なくとも前記三原色に対応す
る分離色信号を表示する各ビット出力を入力とする第２
　ＮＡＮＤダート群（６２）と、該第２ビデオ信号の前
記各ビット出方の少なくとも１つが存在することを検出
するＯＲダート（６３）とを備え、該ＯＲグー）（６３
）の出方を、一方において、そのまま該第２　ＮＡＮＤ
ダート群（６２）の共通入力とし、他方において、イン
バータ（６４）を介して、該第１　ＮＡＮＤダート群（
６１）の共通入力となし、該第１および第２ＮＡＮＤダ
ート群の各出力が前記三原色の各々に対応して合成され
る特許請求の範囲第１項記載のビデオ信号発生装置。